DE2322198A1 - Monolithische speicherzelle und verfahren zur herstellung - Google Patents

Monolithische speicherzelle und verfahren zur herstellung

Info

Publication number
DE2322198A1
DE2322198A1 DE2322198A DE2322198A DE2322198A1 DE 2322198 A1 DE2322198 A1 DE 2322198A1 DE 2322198 A DE2322198 A DE 2322198A DE 2322198 A DE2322198 A DE 2322198A DE 2322198 A1 DE2322198 A1 DE 2322198A1
Authority
DE
Germany
Prior art keywords
resistance
monolithic
bistable
storage cell
current flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2322198A
Other languages
English (en)
Inventor
Jack Arthur Dorler
John Lawrence Forneris
Donald Joseph Swietek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2322198A1 publication Critical patent/DE2322198A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/39Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using thyristors or the avalanche or negative resistance type, e.g. PNPN, SCR, SCS, UJT
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Description

Amtliches Aktenzeichen:
Neuanmeldung
Aktenzeichen der Anmelderin: FI 971 106
Monolithische Speicherzelle und Verfahren zur Herstellung
Die Erfindung betrifft eine monolithische Speicherzelle mit energieunabhängigem Speichervermögen, die zwischen zwei Zuständen unterschiedlichen Widerstandes umschaltbar ist.
Elektrische Schaltvorgänge zwischen einem Zustand hohen und einem Zustand niedrigen Widerstandes wurden bereits in dünnen Schichten verschiedenster Materialien beobachtet. Schalt- und Speicherverhalten bei Halbleiteranordnungen ist beispielsweise in "Proceedings IRE", Vol. 47, 1959, Seiten 1207 bis 1213 beschrieben. Auch in "Applied Physics Letter", 1970, Vol. 17, Nr. 4, Seiten 141 bis 143. ist eine bistabile Anordnung beschrieben, die aus einem materialverschiedenen Halbleiterübergang von ZnSe-Ge, ZnSe-GASAs, GaP-Ge, oder GaP-Si besteht.
Die Nachteile der bekannten bistabilen Anordnungen liegen in den relativ komplizierten Herstellungsverfahren und in ihren elektrischen Eigenschaften, die mit den gegenwärtig üblichen integrierten Halbleitertechnologien unverträglich sind.
Es ist die der Erfindung zugrunde liegende Aufgabe, eine monolithische Speicherzelle mit anzugeben, die in der Lage ist, ihr energieunabhängiges Speichervermögen über eine große Zeitdauer aufrechtzuerhalten, daß sie sich bei geringem Leistungsbedarf
309883/0910
in hoher Dichte integrieren läßt, die hohe Schaltgeschwindigkeiten aufweist und die sich bei hoher Ausbeute mit der gegenwärtigen Halbleitertechnologie verwirklichen läßt.
Gemäß der Erfindung wird diese Aufgabe für eine monolithische Speicherzelle mit energieunabhängigem Speichervermögen dadurch gelöst, daß sie aus zwei gegeneinander in Reihe geschalteten Schottky-Dioden auf einem die gemeinsame Elektrode bildenden Halbleitersubstrat besteht und daß das bistabile Widerstandsverhalten durch Anlegen einer Spannung in der einen und dann in der entgegengesetzten Richtung an die Reihenschaltung herbeigeführt wird. Ein vorteilhaftes Verfahren zur Herstellung der Speicherzelle besteht darin, daß zur Herbeiführung des bistabilen Verhaltens ein Stromfluß in einer ersten Richtung zwischen den beiden Metallkontakten erzeugt wird, wobei sich die Widerstandscharakteristik im ersten Quadranten verändert, daß dann ein Stromfluß in der zweiten, entgegengesetzten Richtung erzeugt wird, wobei sich die Widerstandscharakteristik im dritten Quadranten verändert, und daß schließlich ein Stromfluß in der ersten Richtung erzeugt wird, wobei sich die Widerstandscharakteristik im ersten und dritten Quadranten verändert.
Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 die Draufsicht einer monolithischen integrierten
Halbleiterstruktur mit zwei gegeneinander in Reihe geschalteten Schottky-Dioden, die die Ausgangselemente für eine Speicherzelle mit energieunabhängigem Speichervermögen bilden,
Fig. 2 eine Schnittansicht entlang der Linie 1-1 der
Struktur gemäß Fig. 1,
Fig. 3 die normale Strom-Spannungscharakteristik der
FI 971 106
309883/0910
gegeneinander in Reihe geschalteten Schottky— Dioden,
Fig. 4 die Veränderungen der Charakteristik nach der
Durchführung einer Reihe von Prozeßechritten,
Fig. 5 das elektrische Ersatzschaltbild der Struktur
gemäß Fign. 1 und 2, und
Fig· 6 die elektrische Charakteristik der erfindungsge-
mäßen, bistabilen Speicherzelle mit energieunabhängigem Speichervermögen.
Die in der Struktur gemäß Fign. 1 und 2 enthaltenen Schottky-Dioden lassen sich in bekannter integrierter Schaltungstechnik herstellen· Ein P-leitendes Halbleitersubstrat 10 trägt eine N-dotierte Epitaxieschicht 12* P -dotierte Isolationszonen 16, umgeben einen bestimmten Bereich dieser Epitaxieschicht, in dem die beiden Schottky-Dioden 20 und 22 angeordnet sind. Die Schottky-Dioden 20 und 22 sind mit Kontakten B und A versehen. Ein geeignetes Verfahren zur Herstellung der Schottky-Dioden ist beispielsweise der Patentanmeldung P 2 259 188 zu entnehmen. Das elektrische Ersatzschaltbild des Schottky-Diodenpaares 20 und ergibt sich aus Fig. 5. In einem bevorzugten Ausführungsbeispiel sind die beiden Kontakte A und B etwa 200 pm. voneinander entfernt.
Wie bekannt und auch allgemein zu erwarten, weist ein Schottky-Diodenpaar eine Strom-Spannungscharakteristik auf, wie sie aus Fig. 3 zu ersehen ist. Dies ist das normale Verhalten eines Diodenpaares· Die beiden gegeneinander in Reihe geschalteten Schottky-Dioden weisen einen nichtlinearen Widerstand auf. Die Eigenschaft, Information zu speichern, ist nicht vorhanden.
Der Fig. 4 sind die Maßnahmen zu entnehmen, die es gestatten, die elektrischen Eigenschaften des Diodenpaares so zu verändern, daß eine bistabile Speicherzelle mit energieunabhängigem Speicher-
FI 971 106
309883/0910
vermögen entsteht.
Im ersten Schritt wird an den Kontakt A eine in gegenüber dem Kontakt B positive Spannung von etwa 20 Volt angelegt. Dabei wird die Spannung ausgehend von 0 Volt, langsam so lange erhöht, bis die Charakteristik im Bereich des ersten Quadranten 30 in einen Zustand niedrigeren Widerstandes umschaltet. Mit anderen Worten, wenn Strom vom Kontakt A zum Kontakt B geleitet wird, so wird die Charakteristik im Bereich des ersten Quadranten so modifiziert, daß vom gestrichelten Verlauf 32 in den ausgezogenen Verlauf 30 umgeschaltet wird.
Im Schritt 2 wird der Schritt 1 in entgegengesetzter Richtung wiederholt. Das heißt, an den Kontakt B wird eine gegenüber dem Kontakt A positive Spannung angelegt, so daß ein Strom von Kontakt B zum Kontakt A fließt. Dabei wird man so vorgehen, daß man die Spannung von 0 Volt allmählich auf etwa 20 Volt anhebt. In diesem Schritt 2 ändert sich die Charakteristik der gegeneinander in Reihe geschalteten Dioden 20, 22 im Bereich des dritten Quadranten. Die Charakteristik wird vom normalen, durch die gestrichelte Kurve angedeuteten Zustand in einen durch die Kurve 36 gekennzeichneten Zustand umgeschaltet.
Im dritten Schritt wird die erforderliche Änderung der Charakteristik in einer abschließenden Personalisierung vervollständigt, wobei eine binäre 1 eingeschrieben wird oder das Diodenpaar dauernd in den Zustand niedrigen Widerstandes umgeschaltet wird. Dabei wird an Kontakt A eine in bezug auf Kontakt B positive Spannung angelegt. Diese Spannung wird so gewählt, daß ein Leistungsverbrauch von etwa 300 Milliwatt auftritt. Bei diesem abschließenden Schritt wird also die gebildete bistabile Anordnung in den Zustand niedrigen Widerstandes umgeschaltet, was durch die ausgezogene Kurve 40 angedeutet ist.
Der bei der Herstellung der bistabilen Speicherzelle mit energieunabhängigem Speichervermögen ablaufende physikalische Vorgang
FI 971 106
309883/0910
ist noch nicht vollständig geklärt. Man hat vermutet, daß das energieunabhängige bistabile Speicherverhalten daraus resultiert, daß ein gegenseitiges Zusammenwirken zwischen den beiden Schottky-Dioden und einem Ladungstransport bei relativ hoher Leistung stattfindet. Man hat auch schon behauptet, die Zufuhr des Stromes wirke sich so auf die bekannte Anordnung aus, als würde ein Hetero-Übergang gebildet. Nach einer anderen Theorie soll das Speicherverhalten dadurch entstehen, daß sich eine Tunnel-Strecke in der Größenordnung von 1 Mikron ausbildet.
Wie das auch sei, fest steht, daß nach Einwirkung der drei beschriebenen Schritte auf eine normale Schottky-Diodenanordnung eine völlig neue Anordnung entsteht, die einen Zustand niedrigen Widerstandes aufweist, und die in ihrer Strom-Spannungskennlinie im ersten und dritten Quadranten einen symmetrischen Verlauf zeigt. Nachdem die Diodenanordnung in den Zustand niedrigen Widerstandes gebracht ist, kann die Betriebsspannung abgeschaltet werden. Die energieunabhängige Speicherzelle hält diesen Speicherzustand während vieler Stunden, ohne daß eine Energie zugeführt wird.
Aus der Fig. 6 ist zu ersehen, wie die Speicherzelle in den Zustand hohen Widerstandes, was beispielsweise einer binären 0 entspricht, gebracht werden kann. Die Kurve 42 in Fig. 6 zeigt wieder den Zustand niedrigen Widerstandes, der bei einem durchgemessenen Ausführungsbeispiel beispielsweise in der Gegend von 200 Ohm lag. Das Umschalten der Speicherzelle in den Zustand hohen Widerstandes erfolgt durch Anlegen eines gegenüber dem Kontakt A positiven Potentials an den Kontakt B. Die Kurve 44, die im wesentlichen aus einer im ersten und dritten Quadranten symmetrisch verlaufenden geraden Linie besteht, entspricht dem Zustand hohen Widerstandes. Bei einem Ausführungsbeispiel wurden Widerstände in der Größenordnung von 8000 Ohm gemessen. Es ergibt sich also ein Widerstandsverhältnis von etwa 40 zwischen den beiden Zuständen.
Von Bedeutung ist, daß die Speicherzelle im Zustand hohen und FI 971 106
309883/0910
2322193
niedrigen Widerstandes eine symmetrische Charakteristik aufweist. Daraus resultiert, daß der monolithische Aufbau und die Herstellung der Speicherzelle vereinfacht wird. Diese Charakteristik erlaubt es auch, daß die Speicherzelle mit anderen elektrischen Komponenten zusammenschaltbar ist, da hier die Anschlußwiderstände, Spannungen und Ströme aufeinander abgestimmt sein müssen.
FI 971 106
309883/0910

Claims (3)

  1. - 7 PATENTANSPRÜCHE
    Monolithische Speicherzelle mit energieunabhängigem Speichervermögen, die zwischen zwei Zuständen unterschiedlichen Widerstandes umschaltbar ist, dadurch gekennzeichnet, daß sie aus zwei gegeneinander in Reihe geschalteten Schottky-Dioden auf einem die gemeinsame Elektrode bildenden Halbleitersubstrat besteht, und daß das bistabile Widerstandsverhalten durch Anlegen von Spannungen in der einen und dann in der entgegengesetzten Richtung an die Reihenschaltung herbeigeführt wird.
  2. 2. Monolithische Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Schottky-Dioden aus zwei benachbart auf die Oberfläche des Halbleitersubstrats aufgebrachten Metallkontakten bestehen.
  3. 3. Verfahren zur Herstellung der monolithischen Speicherzelle nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß zur Herbeiführung des bistabilen Verhaltens ein Stromfluß in einer ersten Richtung zwischen den beiden Metallkontakten erzeugt wird, wobei sich die Widerstandscharekteristik im ersten Quadranten verändert, daß dann ein Stromfluß in der zweiten, entgegengesetzten Richtung erzeugt wird, wobei sich die Widerstandscharakteristik im dritten Quadranten verändert, und daß schließlich ein Stromfluß in der ersten Richtung erzeugt wird, wobei sich die Widerstandscharakteristik im ersten und dritten Quadranten verändert.
    FI 971 106
    309883/0910
DE2322198A 1972-06-21 1973-05-03 Monolithische speicherzelle und verfahren zur herstellung Withdrawn DE2322198A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US26510372A 1972-06-21 1972-06-21

Publications (1)

Publication Number Publication Date
DE2322198A1 true DE2322198A1 (de) 1974-01-17

Family

ID=23009011

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2322198A Withdrawn DE2322198A1 (de) 1972-06-21 1973-05-03 Monolithische speicherzelle und verfahren zur herstellung

Country Status (7)

Country Link
US (1) US3769559A (de)
JP (1) JPS5314428B2 (de)
CA (1) CA1023856A (de)
DE (1) DE2322198A1 (de)
FR (1) FR2197238B1 (de)
GB (1) GB1421817A (de)
IT (1) IT981611B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4606781A (en) * 1984-10-18 1986-08-19 Motorola, Inc. Method for resistor trimming by metal migration
JPS63299956A (ja) * 1987-05-30 1988-12-07 Tokyo Electric Co Ltd ラインプリンタ付電子キャッシュレジスタ
KR100657944B1 (ko) * 2005-01-12 2006-12-14 삼성전자주식회사 상전이 램 동작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3519999A (en) * 1964-11-20 1970-07-07 Ibm Thin polymeric film memory device
US3324531A (en) * 1965-03-29 1967-06-13 Gen Electric Solid state electronic devices, method and apparatus
US3480843A (en) * 1967-04-18 1969-11-25 Gen Electric Thin-film storage diode with tellurium counterelectrode
DE2023219C3 (de) * 1970-05-12 1979-09-06 Siemens Ag, 1000 Berlin Und 8000 Muenchen Programmierbarer Halbleiter-Festwertspeicher

Also Published As

Publication number Publication date
JPS4958791A (de) 1974-06-07
JPS5314428B2 (de) 1978-05-17
FR2197238B1 (de) 1977-07-29
IT981611B (it) 1974-10-10
US3769559A (en) 1973-10-30
FR2197238A1 (de) 1974-03-22
CA1023856A (en) 1978-01-03
GB1421817A (en) 1976-01-21

Similar Documents

Publication Publication Date Title
DE2235801C3 (de) Monolithischer Festwertspeicher und Verfahren zur Herstellung
DE2041343C3 (de) Festwertspeicher mit einmaliger Einschreibemöglichkeit
DE2303409A1 (de) Monolithisch integrierbare speicheranordnung
DE3131302A1 (de) "nichtfluechtiges statisches speicherelement (ram) mit direktem zugriff"
DE2460150C2 (de) Monolitisch integrierbare Speicheranordnung
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE2113306A1 (de) Zugangsschaltungsanordnung fuer eine ausgeglichene Belastung in integrierten schaltungsanordnungen
DE2142721A1 (de) Integrierte bistabile Speicherzelle
DE1959744A1 (de) Monolithische Halbleiteranordnung
DE2153284A1 (de) Speichermatrix
DE2801285C2 (de) Integrierte Schaltung
DE2228931C2 (de) Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb
DE2322198A1 (de) Monolithische speicherzelle und verfahren zur herstellung
DE1942558A1 (de) Halbleiterschaltung
DE2253614A1 (de) Halbleiterschieberegister
DE2612666C2 (de) Integrierte, invertierende logische Schaltung
DE2152109A1 (de) Speicher mit Feldeffekt-Halbleiterelementen
DE2816949A1 (de) Monolithisch integrierte halbleiteranordnung und deren verwendung zum aufbau einer speicheranordnung
CH626488A5 (de)
DE1132662B (de) Flaechentransistor mit zwei ohmschen Steuerelektroden fuer den Emitter-Kollektor-Strom an der Basiszone
DE2348984A1 (de) Anordnung mit feldeffekttransistoren
DE2223341C3 (de) Speicherelement und daraus aufgebaute dynamische Randomspeicher
DE2128014B2 (de)
DE2132570C3 (de) Programmierbarer Festwertspeicher und Verfahren zu dessen Herstellung
DE2012712B2 (de) Integrierte bistabile kippschaltung mit feldeffekttransistoren

Legal Events

Date Code Title Description
OD Request for examination
8139 Disposal/non-payment of the annual fee