DE2316260A1

DE2316260A1 - Vorrichtung zum erzeugen eines synchronsignals fuer eine fernsehanlage

Info

Publication number: DE2316260A1
Application number: DE2316260A
Authority: DE
Inventors: Naoyuki Kokado
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1972-03-31
Filing date: 1973-03-31
Publication date: 1973-10-18
Also published as: NL162535B; DE2316260B2; CA1011873A; JPS48101014A; GB1432236A; NL7304536A; JPS521847B2; NL162535C; US3814855A; DE2316260C3

Description

Vorrichtung zum Erzeugen eines Synchronsignals für eine

Pernsehanlage

Die Erfindung betrifft eine Vorrichtung zum Erzeugen eines Synchronsignals für eine Fernsehanlage, insbesondere eines Vertikalsynchronsignals ohne die "Verwendung eines Generators η it Hilfe eines Rüekzählausganges ei.ner mehrstufigen Sählerkette, der Eingangstaktimpulse geliefert werden, die eine IJiederholungsfrequeiis aufweisen, die ein ganzes Vielfaches der ¹JIe-derliolungsfreQuena eines Hör isontalsynchron impuls es ist.

Bei einer ITernsehanlage v;ird im allgemeinen in der Sendestation eine Zeilensprungabtastung, bei der ein Vollbild dargestellt wird, durch die Abtastung von zv/ei Halbbildern erzielt, die im eine halbe Seile (eine Ilülfte eines Horizontal— abtastsyklus) voneinander versetzt sind, wobei die von der oben erwählten RückzälilsLililerkotte erhaltenen Horizontal— und

309842/0907

Vertikalsynchronsignale verwandt v/erden. '' - ■

Vom Standpunkt.der Kosten war es jedoch bei einem herkömmlichen Fernsehempfänger schwierig, ein Rückzählsystem einzuführen, das die oben genannte Zählerkette verwendet.-'Der- herkömmliche Fernsehempfänger ist so ausgelegt, dass die Videosignale von einer Sendestation durch einen Synchronimpulsseparator an eine Differenzierschaltung und einen Integrator angelegt werden, um die Horizontal- und Vertikalsynchronimpulse von den empfangenen Videosignalen zu trennen. Dem Empfänger werden die Horizontal- und Vertikalsynchronsignale durch eine Eingabesperre der jeweiligen Horizontal- und Vertikalsynchronsignaloszillatoren durch die getrennten Horizontal- und Vertikalsynchronimpulse erhalten.

Bei einem Fernsehempfänger, der eine solche Eingabesperre für die vertikale Synchronisation verwendet (ein Integrator wird gewöhnlich dazu verwandt, die Vertikalsynchronimpulse von den empfangenen Videosignalen zu trennen), wird jedoch eine unerwünschte Störung der vertikalen Synchronisation in der Umgebung eines schwachen elektrischen Feldes und starken Rauschens (im folgenden im allgemeinen als eine Umgebung eines -geringeren S/F-Verhältnisses bezeichnet) infolge seiner geringen Rauschunterdrückungseigenschaft erzeugt, was eine unvollständige Zeilensprungabtastung zur Folge hat. Weiterhin wird nicht nur in der Umgebung eines geringeren S/F—Verhältnisses, " sondern auch zum Zeitpunkt der Kanalumschaltung oder zum Zeitpunkt der Schaltung von Fernsehkameras im Studio ein vertikales Wandern der Bilder auf dem Fernsehschirm beobachtet und ergibt sich des öfteren die ITotwendigkeit, die vertikale Synchronisation durch einen Vertikalsynchronisationseinstellknopf einzuregulieren. Selbst wenn der Einstellknopf reguliert ist, gibt es einen Fall, an dem keine vertikale Sjmchronisation erhalten wird, was vom Zustand des empfangenen Signals abhängt und zur Folge, hat, dass das vertikale Wandern der Bilder auf dem Bildschirm nicht angehalten wird.

30 984 2/0907

Da eine Differenzierschaltung verwandt wird, um die Horizontalsynehronimpulse von den empfangenen Videosignalen zu trennen und die getrennten Horizontalsynchronsignale gewöhnlich einer automatischen Frequenzsteuerung unterworfen worden, wird die horizontale Synchronisation kaum gestört.

Eine bemerkenswerte Entwicklung in jüngster Zeit auf dem Gebiet der integrierten Schaltungen macht es möglich, ein Erzeugersystem für ein Synchronsignal einzuführen, das die oben genannte Rüekzählsählerkette verwendet, und bei dem ein Vertikalsynehronsignaloszillator und eine Einstelleinrichtung für die vertikale Synchronisation auch in einem Fernsehempfänger unnötig sind. Ss sind bereits einige Fernsehempfänger entwickelt worden, in die eine ein Synchronsignal erzeugende integrierte Schaltung eingebaut ist, die die oben genannte Rückzählzahlerkette verwendet.

Sämtliche bisher vorgeschlagenen Synchronsignalerzeugerschaltungen für einen Fernsehempfänger, die eine Rückzählzähler— kette verwenden, sind so ausgelegt, dass sie als Horizontalabtastäusgang für den Empfänger nur ein Ausgangssignal von 'der Zählerkette liefern, das synchron mit den Vertikalsynchronsi^nalen von aussen hergeleitet wird, wobei es immer phasengleich mit dem Yert ikalsyne.hr on impuls ist und das Aus— gangenigr.al eine grösserc Impulsbreite als die ankommenden Vertikalnynehroiisignale auf v/eist. Jedoch haben die bekannten Synchroiisignalcrseugers ehalt magen 5 die wie oben angeführt unter Verwendung einer PaieksählzäKLerkette aufgebaut sind,' den !lachteil, dass sie zwar praktische Verwendung bei einem Standardfsynchronnystem, beispielsweise einem Typ zum Empfang von Standardfernsehwellen, bei denen die Frequenzen der Horizontalund"Vertikalsynchronsignale im wesentlichen eine vorbestiaate Beziehung erfüllen (gegenwärtig werden bei einer intcrnatio-ialeü Fernsehanlagc sv/ei jiezioliungen, 15750 Hz ϊ 60 Fz s= 525 : 2 und 13750 Hz : 60 Hs = 625 : 2 verwandt, wobei diene !Spezifikation nur als eine detaillierte Darstel-

309842/0907

lung des oben.gesagten anzusehen ist) gefunden, sie jedoch bei einem einfachen Synchronisationssystem, beispielsweise anderen Videogeräten wie einer ITV-Kamera, einem EVR und Farbbalkengenerator nicht verwendbar sind, bei denen die Vertikalsynchronisierungsfrequenz beträchtlich au den ITaehbarfrequeiizen von 60 Hz abweicht, da die Vertikalsynchronisation merklich gestört ist.

Das bedeutet, dass selbst bei Empfang von standardfernsehwellen die' vertikale Synchronisation merklich gestört ist, insbesondere in der Umgebung eines geringeren Signalrauschverhältnisses und dass das Vertikalsynchronsignal verschwindet, was zur Folge hat, dass nur eine einzige horizontale Linie auf dem Bildschirm dargestellt wird.

Es ist daher das Ziel der Erfindung, eine Vorrichtung zum Erzeugen eines Synchronsignals für eine _■ Fern sehanlag e zu entwickeln, die eine Rückzählzählerkette verwendet,-"die Notwendigkeit der Verwendung eines Oszillators für ein VertikaIr Synchronsignal und eine Einrichtung zum Einstellen der vertikalen Synchronisation beseitigt und nicht nur die Funktionsweise der Zeilensprungabtastung verbessern "kann, sondern auch zufriedenstellend praktisch entweder dann, wenn die Vertikalsyiiehronisierfrequenz etwas abweicht oder selbst in einer Umgebung eines geringeren Signalrauschverhältnisses verwandt werden kann.

Die erfindmigsgemässe Vorrichtung zum Erzeugen eines Synchronsignals umfasst einen- ersten Zähler zum Empfang von Taktiapulsen, die eine Frequenz aufweisen, die ein ganzes Vielfaches der eines Horizontalsynchronsignals ist, um Ausgangs impulse mit einer Vertikalsynchronisierfrequens und einer grossoren Impulsbreite als die des Takt impulses zu erzeugen, einen zweiten Zähler, um synchron mit dem-Ankommen eines Vertikalsynchronsignals von a us s en die Takt impulse su zählen, einen'" Vergleichs impulsgenerator, der mit dem zweiten" Zähler gele op-.

309842/0907

pelt ist, um einen vom zweiten Zähler gezählten Taktimpuls zu einem Zeitpunkt abzuleiten, der nahezu der Mitte der Breite des Ausgangsimpulses vom ersten Zähler entspricht, einen Phasenkomparator, um die Phase der Ausgangs impulse vom Vergleichs impulsgenerator mit der der Ausgangs impulse vom ersten Zähler zu vergleichen, einen Ausgangsschalter, um den Ausgangs impuls vom ersten Zähler als ein Vertikalsynchronausgangssignal abzuleiten, wenn vom Komparator festgestellt wurde, dass der Ausgangs impuls des ersten Zählers und der Ausgangs impuls des Vergleichsimpulsgenerators in Phase sind, und .den mit dem Vertikalsynchronsignal, das durch den zweiten Zähler von aussen erhalten wird, synchronisierten Ausgangs impuls abzuleiten, wenn der Komparator festgestellt hat, dass sie ausser Phase sind.

Eine lernsehanlage, die eine solche Vorrichtung zum Erzeugen eines Synchronsignales verwendet, kann die Funktionsweise der Ze ilensprungabtastung verbessern, die Notwendigkeit der Verwendung eines Oszillators für ein Vertikalsynchronsignal und einer Einrichtung zum Einstellen der vertikalen Synchronisation überwinden und selbst in der Umgebung eines geringeren Signalrauschverhältnisses, sowie dann, wenn ein Vertikalsynchronsignal von aussen die gleiche Frequenz oder eine etwas abweichende Frequenz von einem Standardsynchronsignal aufweist, praktische Verwendung finden.

"Weiterhin kann ein dritter Zähler vorgesehen sein, der einige Zilhlausga^~ssignale vom ersten Zähler zählen kann und in den Eückstellzustand durch das nicht in Phase befindliche Ausgangssignal vom Phasenkomparator gebracht werden kann, und kann der Ausgangsschalter nur dann, wenn kein Ausgangssignal von diesem Zähler abgeleitet wird, arbeiten, um das Vertikalsynchronausgangssignal synchron mit dem Vertikalsynchronsignal von aussen zu erzeugen. I-Iit einer solchen Anordnung ist es vorteilhafterweise möglich, jeden fehlerhaften Betrieb infolge eines kurzzeitigen Störeingangssignales zu vermeiden.

30 9842/0907

Im folgenden werden beispielsweise "bevorzugte Ausführungsformen der Erfindung anhand der zugehörigen Zeichnung näher erläutert: .

Pig. 1 zeigt ein schematisches Blockschaltbild eines Fernsehempfängers, der eine Ausfiihrungsform der erfindungsgemässen Schaltung zum Erzeugen .eines Synchronsignales enthält. ^:

Fig. 2 zeigt ein praktisch verwendbares logisches Schaltbild der in Figur 1 dargestellten Schaltung zum Erzeugen eines Synchronsignals.

Fig. 3A bis 3M zeigen in Ablaufdiagrammen die Wellenform jedes Abschnittes des. .in.Figur 2 dargestellten Schaltungsaufbaues.

Fig. 1 zeigt ein schematisches Blockschaltbild eines Fernsehempfängers, der eine Ausführungsform der erfindungsgemässen Schaltung zum Erzeugen eines Synchronsignales enthält. An eine Klemme 11 wird ein Videosignal angelegt, das vom Empfänger empfangen wird. Bas Videosignal wird einem Synchronsignalseparator 12 geliefert, um die darin enthaltenen 'Synchron-* Signalkomponenten, beispielsweise ein Horizontalsynchronsignal fH von· 15750 Hz und ein Vertikalsynehronsignal fV von 60 Hz zu trennen. Die so erhaltene Vertikalsynclironsignalkoraponente fV wird an einem Integrator 15 demoduliert. Die Horizontalcynchronsignalkomponente fli wird als Takt- oder Phasenvergleichssignal an einen Taktimpulsoszillator angelegt, um Taktimpulse Gp zu erzeugen, die eine Frequenz aufweisen, die ein ganzes Vielfaches der des Horizontalsynchronsigaales, beispielsweise 31,5 kHz, d.h. zweimal die Frequenz des Horizontalsynchronsignals ist (wenn die Zeit einer horizontalen Zeile H = 63,5 /isec ist, beträgt die Impulsbreite etwa 0,25 H). Die Taktimpulse Cp mit einer Frequenz von 31,5 kHz werden

30 9842/0907

zusammen mit dem Yertikalsynchronsignal fY durch den Integrator 13 demodu liert, und zu einer Ausführungsform der erfindungsgemässen Schaltung 15 zum Erzeugen eines Synchronsig— nales geleitet, die eine Rückzählzählerkette enthält, wie es im späteren beschrieben wird. Die Schaltung 15 zum Erzeugen dos Synchronsignales erzeugt ein Horizontalsynchron— ausgangssignal Hout mit einer !Frequenz von 15750 Hz, das einem Horizontalablenkblock 16 geliefert wird, und ein Y er— tikalsynchronausgangssignal Tout mit einer Frequenz von etwa 60 Hz, das einem Yertikalablenkblock 17 geliefert wird, wobei diese Signale immer phasengleich mit dem durch den Integrator 13 abgeleiteten Yertikalsynchronsignal fY sind. Das Ausgangssignal des Horizontalablenkblockes 16 wird ebenfalls als ein automatisches Frequenzsteuersignal dem Taktimpuls oszillator 14 geliefert.

Fig. 2 zeigt einen praktisch verwendbaren logischen Schal— tungsaufbau einer Ausführungsform der erfindungsgemässen Schaltung 15 zum Erzeugen eines Synchronsignals. Die Schaltung 15 zum Erzeugen eines Synchronsignals enthält eine ex'ste mehrstufige frequenzteilende Zählerkette 22, die aus zehnstufig in Kaskade geschalteten J-K Flip-Flops Ii¹J¹11 bis FF20 bestellt, die die Taktimpulse Cp mit einer Frequenz von 31,5 kHz empfangen, die vom Taktimpulsgenerator 14 an eine Klemme 21 -angelegt werden, einen J-K Flip-Flop FF1 um die Frequenz der Taktimpulse Cp zu halbieren und ein Horizontalsynchro-.iausgangssignal Hout mit einer Frequenz von 15750 Hz an der Klemme 23 zu erzeugen, und eine zv?eite Zäh-Herkette 26, die aus fünfstufig in Kaskade geschalteten J-K Flip-Flops FF21 bis FF25 besteht, die so ausgelegt sind, dass sie die Taktimpulse Cp synchron mit einem Yertikalsynchronsignal Ysync zählen,, dass von aussen an eine Klemme 25 durch eine Gatterschaltung 24 angelegt wird, die später beschrieben wird. Der Taktimpuls Cp weist eine Impulsbreite von etwa 0,25 H auf, wie es in Figur 3A dargestellt ist. Ein Standard-

3098A2/0907

Synchronsignal, das das die Frequenz von 60 Hz des Vertikal— synehronsignalesVsync aufweist, das an die Klemme" 25 ange- !bgt wird, weist eine Impulsbreite von 3 H auf, wie es in Figur 3B dargestellt ist.

Der Flip-Flop FF11 der ersten Stufe in der ersten Zählerkette .22 wird an der abfallenden Flanke jedes Taktimpulses Cp vom Rucksteil- in den Vorstellzustand und umgekehrt umgeschaltet und die anderen Flip-Flops FF12 bis FF20 werden an der abfallenden Flanke jedes Ausgangssignals jedes vorhergehenden Flip-Flops vom Rückstell- in den Vorstellzustand umgeschaltet. Daher wird die Endstufe oder der zehnte Flip-Flop FF20 an der abfallenden Flanke des Taktimpulses Cp der .

die 512. Stelle (= 2^) der Reihenfolge der an der Klemme 21 erscheinenden Signale einnimmt, von dem Rückstellzustand in den Vorstellzustand umgeschaltet. Eine UIfD-Gattersehaltung G1 ist vorgesehen, um als Eingangssignale jedes Q-Ausgangssignal der Flip-Flops FFH, FF13, FF14 und FF20 der ersten, zweiten, vierten und zehnten Stufe zu empfangen. Alle Flip-Flops FF11 bis FF20 in der. Zählerkette 22 ,sind so ausgelegt, dass sie durch das Ausgangssignal der UITD-Gatterschaltung G1 selbst rückgestellt werden. Bei diesem Aufbau ist es theoretisch möglich, immer dann, wenn ein Taktimpuls Cp an die Klemme 21-angelegt wird, der in der Reihenfolge die Stelle 525 (= 2⁹ + 2³ + 2² + 2°) einnimmt, ein Abzählausgangssignal zu erzeugen, das eine Impulsbreite von etwa 6,5 E= 413 /usec (was einer Breite entspricht., die von 13 Takt impulsen Cp eingenommen wird) aufweist, und eine Frequenz von 60 Uz trägt, die gleich der eines Standard-Vertikalsynchronsignals ist. Da das Ausgangssignal der UiTD-Gatterschaltung G1 eine sehr enge.Impulsbreite aufweist und damit seine Funktionsweise instabil ist, ist es praktisch wünschenswert, daß die Flip-Flops FF11 bis FF20 so ausgelegt sind, dass sie in den Rückstellsustand durch den Q—Ausgang (der eine Impulsbreite aufweist, die gleich der der Takt impulse

30 9 8 42/0907

ist, eines "bistabilen Speichers (R-S Flip-Flop) M1 gebracht werden, der in den Yorstellzustand durch ein Ausgangssignal, das durch eine ODER-Gattersehaltung G2 von der UITD-Gatterschaltung G1 oder von einem äusseren Rückstellregler 27, der später beschrieben wird, gesandt wird, und in den Rückstellzustand durch die Taktimpulse Cp gebracht werden Kann. In der Zählerkette 22 sind eine UND-Gatterschaltung G3, die als Eingänge eine vorbestimmte Kombination der Ausgange Q und Q des ersten bis zehnten Flip-Flops FF11 bis FF20 empfangen kann, und zu dem Zeitpunkt durchgeschaltet werden kann, wenn beispielsweise der Taktimpuls Cp, der in der Reihenfolge die Stelle 26 (= 2 + 2? + 2⁴) einnimmt, von der Zählerkette 22 gezählt wird, und eine UIID-Gatterschaltung G4 vorgesehen, die als Eingänge eine vorbestimmte Kombination der Ausgänge Q und Q der Flip-Flops I¹IT11 bis FF2O empfangen kann, um ein Ausgangs signal zu dem Zeitpunkt zu erzeugen-, an dem beispielsweise der Taktimpuls Cp, der in der Reihenfolge die Stelle 452 (= 2 + 2 + 2^S) einnimmt, und eine obere Grenzfrsquenz (d.h. eine betriebslose Periode) für die Schaltung 15, in diesem Falle etwa 63,3 Hz, bestimmt,von der Zählerkette 22 gezählt wird. Ein Ausgangssignal der UITD-Ga tterschaltung G3 wird an die Rucksteilklemme R eines bistabilen Zählers (R-S Flip-Flop) M2 angelegt, der eine Vorstellklemme S aufweist, die mit dem Q-Ausgang des zehnten Flip-Flops FF20 verbunden ist, um so zu arbeiten, dass eine Verbreiterung der Impulsbreite (die derjenige:! entspricht, die von 13 Taktimpuls en Cp eingenommen wird) eines Abzählausgangssignals von 60 Hz, das vom Flip-Flop FF2O abgeleitet wird, auf eine Impulsbreite bewirkt wird, die derjenigen entspricht, die von 26 Taktimpulsen Cp eingenommen wird (13 H = 825yusec). Das heisst, dass das Abzählausgangssignal mit einer Frequenz von 60 Ez, das ein Ausgangssignal der Zählerkette 22 ist, eine Impulsbreite von et v/a 413/isec aufweist, die derjenigen entspricht, die von 13 Taktimpulsen Gp eingenommen wird. Die Breite des Abzählausgangssignals kann als Vertikalsynchron-

309842/0907

eingangssignal Yout im Falle eines herkömmlichen --Ablenksystems verwandt" werden, wurde jedoch-in Anbetracht der Verwendung eines Vertikalablenksystems, das beispielsweise aus einer SEPP-Pumpsehaltung besteht, auf- wie oben angeführt eine zweimal so grosse Impulsbreite von 825/usec verbreitert. Der so verbreiterte Abzählausgang Y1out der Zählerkette 22 ist vom Q-Ausgang des bistabilen Speichers M2 mit einem Eingang einer UTTD-Gatt erschalt ung G5 verbunden. Der andere Eingang der UITD-Gatters ehalt ung G5 ist, wie es später beschrieben wird, mit dem ^-Ausgang eines bistabilen Speichers (E-S Flip-Flop) M3 zum Schalten des Ausgangssignals verbunden. Die Q- und ^-Ausgänge des Flip-Flop FF2Ö der letzten Stufe in der Zählerkette 22 sind als Eingänge einer dritten Zählerkette 23 geschaltet, die aus dreistufig in Kaskade geschalteten J-K Flip-Flops FF31 bis FFJ3 besteht., Daher arbeitet der Q-Ausgang des Flip-Flops FF33 der letzten Stufe in der Zählerkette 23 als Speicherelement, während einer Dau— .er von vier vertikalen Abtastungen und ist zusammen mit einem Ausgang der UITD-Gatt er schalt ung G4 über eine UlTD-Gatterschaltung G-6 mit der Vorstellklemme S eines bistabilen Phasengleichheitsspeichers (R-S Flip-Flop) M4₉ der später beschrieben wird, und ebenfalls mit einem Eingang jeder der UITD-Gatt ers ehalt ungen G7 und GS verbunden. Der andere Eingang der UITD-Gatt ers ehalt ung G? ist mit der Klemme 21, an die der Taktimpuls Cp angelegt wird, und der-Ausgang der UITD-Gatt ersehaltung G7 ist durch eine ODEE-Gattersehaltung G9 mit der"Rucksteilklemme R jedes der Flip-Flops FF31 bis FF33 verbunder:, die die dritte Zählerkette- 23 bilden, so'danrj die Flip-Flops FF31 bis FF33 in ihre Rückstellzustände gebracht werden, wenn einmal die UITD-Gattersclnaltung G6 durchgeschaltet ist." Der Ausgang der UITD-Gatterschaltung G4 ist in Abwesenheit eines Sjmchronsignals Vsync an der.Klemme 25 mit einem Eingang einer UiTD-Gatterschaltung G 10 und mit dem Eingang eines J-K Flip-Flop FF55 verbunden, um unabhängig den Vertikalsynclaronausgang Vout auf den Abzählausgang von der UITD-Gatterschaltung G5 umzuschalten. Die UITD-Gatterschp.l-

309 842/0907

•bung G1O vie ist einen anderen Eingang auf, der mit dem Q-Ausgang des Flip-Flop FF50 verbunden ist und der Ausgang der TJITD-Gatterschaltung G10 steht zusammen mit dem Ausgang der TOD-Gatterschaltung "GS mit den Eingängen einer ODER-Gatterschaltung G11 in Verbindung. Der Ausgang der ODER-Gatterschaltung G-11 ist mit der Rucks teilklemme R des bistabilen Speichers M3 sum Schalten des Ausgangs verbunden. In der zweiten Zählerkette 26 sind drei UlTD-G at t er schaltung en G12, G13 und G14 vorgesehen. Die UHD-Gatterschaltung G12 weist Eingänge auf, die mit einer vorbestimmten Kombination der Q- und Q-Außgänge des Flip-Flops FF21 bis IT 2 5 verbunden sind, und ist so ausgelegt, dass sie, wie in Figur 3E gezeigt, sechs Takt impulse Cp erzeugt, die über eine Gatterschaltung 24 an die Zählerkette 26 angelegt werden. Ähnlich weisen die UITD-Gatt er schaltungen G.13 und G14 jeweils Eingänge auf, die mit vorbestimmten Kombinationen der Ausgänge Q und § der Flip-Flops FF21 bis FF25 verbunden sind.

Der Ausgang der UITD-Gattersehaltung G12 ist zusammen mit dem Ausgang der ersten Zählerkette 22, d.h. dem tl-Ausgang. des sehnten Flip-Flop FF20 mit den Eingängen einer UITD-Gatterschaltung G15 verbunden, die einen ersten Phasenkomparator bildet. Der Ausgang der UND-Gattersehaltung G15 steht mit dem anderen Eingang der ODER-Gatterschaltung G9 und mit der Rückstellklemme R d-es bistabilen Phasengleichhc itsspe ich ers M4 sowie mit der Rück stellklemme R eines J-K Flii>-j?lop FF4O in Verbindung, um eine Synchronisation zu bewirken, wenn die Ausgänge der Zählerkette 22 und der ÜITD-Gatterschaltung G12, die später beschrieben wird, ausser Phase geraten sind. Der Q—Ausgang des bistabilen Phasengleichheitsspeichers M4 ist mit einem Eingang einer UZD-Gatterschaltung G16 verbunden. Der Ausgang der UIID-Gatt ers ehalt ung GI6 steht mit den Eingängen des Flip-Flop FF4O und mit dem anderen Eingang einer U17D-Gatterschaltung G17 in Verbindung, die einen mit dem Q-Ausgang des Flip-Flop FF4O verbundenen Eingang aufweist. Der

309842/0-9 07

Ausgang der UITD-Gat torschaltung (M 7 steht mit der Vorstellklemme S eines bistabilen Speichers (R-S Hip-Flop) M5, der als Rückstellrggler für den bistabilen Speicher M5 zum Schalten des Ausgangs wirkt, und mit der Vorstellklemrne des bistabilen Speichers M5 zum Schalten des Ausgangs über eine ODSR-Gatterschaltung G-18 in Verbindung. Der (^-Ausgang des bistabilen Speichers M5 ist mit dem anderen "!Eingang der UlTD-Ga tt erschalt ung GS und der Q~Ausgang des bistabilen Speichers M3 zum Schalten des Ausgangs mit einem Eingang einer ü3JD~Gatterschaltung G-19 verbunden« Der Ausgang der. UlO)-Gatterscha.ltung G12 ist ebenfalls mit der Rückstell·- = klemme des Flip-Flop FF50 und mit der Vorstellklemme S eines bistabilen Speichers (R-S Flip-Flop) M6 verbunden* der so arbeitet, dass er ein Vertikalsynchronhilfsausgangssignäl V2out synchron mit einem Vertikalsynchronsignal Vsync erzeugt, das von aussen an die Klemme 25 angelegt "wird. Der bistabile Speicher Μβ weist eine mit dem Ausgang der UlTD-Gatterschaltung G14 verbundene Rückstellklemme R auf und erzeugt von dem Q-Ausgang, der-mit dem anderen Eingang der MD-Gatterschaltung G19 verbunden ist, das Vertikalsynchronhilfsausgangssignal V2out, das eine Impulsbreite aufweist, die gleich der des Q-Ausgangs (siehe Figur 3.1) des bistabilen Speichers M2 ist, wie es in Figur 3H dargestellt ist.

Der Ausgang der UITD-Gatterschaltung G13 steht mit jeweils einem Eingang der TJITD-Gatters ehalt ung en G2O und G21. im äusseren Rückstellregler 27 in Verbindung. Der Regler 27 enthält weiterhin eine ODER-Gatterschaltung G22₅ deren Eingänge mit den Ausgängen der UlTD-Ga tt er schalt ung G15 und-G16-" verbunden sind und der Ausgang der ODER-Gatterschaltung G22 steht mit der Rückstellklemme R eines. J-K Flip-Flop FF60 in Verbindung. Der Flip-Flop FF60 weist einen Q-Aüsga.ng_s der mit dem anderen Eingang der ÜITD-Gatterschaltung 'G21 verbunden ist und eine Vorstellklemme S auf₉ die mit einem

3098A2/0907

Eingang einer ODER-Gattersohaltung 6-23 so verbunden ist, dass sie gemeinsam mit einem Ausgang der IJIiD-Ga tt er schaltung G21 in Verbindung steht. Der andere Eingang der ODER-Gatterschaltung (23 ist mit dem Ausgang der UND-Gattersehaltung G2O und der Ausgang der ODER-Gatterschaltung G23 ist'zusammen mit dem Ausgang der UlTD-Gattersehaltung G1 mit der ODER-Schaltung G2 und dann mit der Vorstellklemme S des bistabilen Speichers M1 verbunden.

An die zweite Zählerkette 26 ist ebenfalls eine UlTD-Gatterschaltung G24 gekoppelt, die zwei Eingänge aufweist, die mit den Q-Ausgängen des ersten und zweiten Plip-Plop PP22 und PF23 verbunden sind. Daher arbeitet die UHD-Gatterschaltung G24 so, dass sie ein Ausgangssignal erzeugt, wenn ein sechster !Taktimpuls von der Klemme 21 an die Zahlerkette angelegt ist, d.h. unmittelbar nach dem Abfallen des Ausgangssignals (siehe Figur 3E) der UID-Gatterschaltung G12. Das so erhaltene Ausgangs s ignal von der UMMjatt er schaltung G24 wird zur Vorstellklemme S eines bistabilen Speichers (R-S Pl ip-Plop) M7 geleitet, der die Punktion hat, ein Rauschen zu beseitigen oder eine betriebslose Zeitspanne festzulegen. Die Rückstellklemme R des bistabilen Speichers M7 ist mit dem Ausgang der UITD-Gatterschaltung G4 und seine Q-Ausgangsklemme ist mit einem Eingang einer H0R-Gatterscha3.tung G25 in der Gatterschaltung 25 verbunden. Die Klemme 25 steht über einen Inverter 11 mit dem anderen Eingang der 1?OR—Gattersehaltu;ig G25 und der Ausgang der ITOK-Gattersciialtung G25 mit einem Eingang einer ODER-Gatterschaltung G26 in Verbindung, Dor andere Eingang der ODER-Gatterschaltung G26 ist mit dem Q-Ausgang des bistabilen Speichers H6 verbunden. Der Ausgang der ODER-Gatterschaltung G26 ist mit einem Eingang einer TTJD-Gattersehaltung G27 und durch einen Inverter 12 mit jeder der Rücksteinklemmen R sämtlicher Plip-Plops PP21 bis PP25 in der Zählerkette 26 verbunden. Die Klemme 21 steht

30984 2/090?

über einen Inverter 13 mit dem anderen Eingang.der schaltung G27 in Terbindung. Die G-attersGlialtung 24 arbeitet so, dass sie die Lieferung eines ausseren S;vnchronslgnals Vsync von der Klemme 25 zur Zählerkette 26 blockiert, wenn das Q-Ausgangssignal vom bistabilen Speicher M7 vorhanden ist und damit eine Versorgung mit {ßaktimpulsen Cp von der Klemme 21 zur Zählerkette 26 durch die Funktion der UlTIMiatterschaltung G27 blockiert. . ' _;;

Der erste Phasenkomparator, der aus einer MD-Gatt er schaltung Gt5 besteht, arbeitet so, dass er die Phase zwischen:dem Ausgangssignal Pt (älehe Figur 3E)der IJiB-Ga tters ehaltung GT2 zum Erfassen eines sechsten taktimpuls es Cp, nachdem ein Vertikalsynchronsignal Vsync von aussen an der Klemme 25 angekommen ist, und dem ^-Ausgang P2 (siehe Figur 3C: Diese Figur zeigt den Q~Ausgang des Flip-Flop FF20, v/orauf besonders hingewiesen werden soll) des Flip-Flop FF20 der letzten Stufe der ersten Zählerkette 22 vergleicht. Im ersten Phasenkomparator G-15 wird daher auf der G-ründlage des Ausgangssignals Pt der ülID-G-att er schaltung G12 innerhalb eines Bereiches, der in der Phase um 238/Usee auf der positiven Seite und etv/a 175/isec auf der negativen Seite verschoben ist oder abweicht, festgestellt, ob das Abzählausgangssignal P2 der ersten Zählerkette 22 sich in Phase befindet. Bei einer praktischen Anwendung sollte Jedoch eine Impulsbreite, bei der das Abzählausgaiigssignal P2 der ersten Zählerkette 26 als mit dem Ausgangssignal P1 der UIID-Gatterschaltung G12, das dieselbe Impulsbreite (0,25 H = 15,9 usec) wie der taktimpuls Cp aufweist, in Phase befindlich bewertet wird, vorzugsweise durch die maximal mögliche, Abweichung der Aufnahmelage eines ilusgangsimpulses Pt, der von einer TJITD-Gattersehaltung G12 aufgenommen wird, innerhalb eines Variationsbereiches der Impulsbreite des Vertlkalsyiiei'-ronsig— nals Vsyne bestimmt werden, das unter "einem.'schwachen elelctri.-schen Feld an, die Klemme 25 angelegt v/ird. Experimente haben gezeigt, dass ein Ausgangsimpuls,der unter einem schwachen

3 Q S8 4 2T

elektrischen PeId von der UHD-Gatterschaltung G12 erfasst wurde, maximal um.+ 1 H (= 63,5yusec) von der in "Figur 3D dargestellten normalen Lage abgewichen war. Bei dieser Ausführungsform der Erfindung wird zusätzlich zu dem Abzählaus— ganges ignal der Zählerkette 22 ein v/eiterer Vergleichs inipuls gebildet, der eine Impulsbreite von etv;a 2,5 II aufweist, wie es in Figur 3D dargestellt ist, und der in der unten dargestellten Anordnung erzeugt wird, wobei eine Impulsbreite 0,25 H des Ausgangssignals von der UITD-Gatt ers chalt ung G12 mit einer Impulsbreitenvariation von + 1 H in Betracht gesogen wurde. Das heisst, dass weiterhin eine UITD-Gatt ers ehalt ung G28, deren Eingänge mit einer vorbestimmten Kombination der Ausgänge Q und U des ersten bis vierten und zehnten Flip-Flop FF11 bis FF14 und FF20 in der Zählerkette 22 verbunden sind und die so ausgelegt ist, dass sie das in schraffierten Linien in Figur 3J dargestellte Ausgangssignal von jedem Ausgangesignal der Flip-Flops FF11 bis FF14 erzeugt, wie es in den Figuren 3J bis 3M dargestellt ist, und eine U31>*G-atter~ schaltung G29 vorgesehen sind, deren Eingänge mit einer vorbestimmten Kombination der Ausgänge Q und Q des dritten, vierten und sehnten Flip-Flops FF13, FF14- und FF20 verbunden sind und die das in schraffierten Linien in-Figur 3L dargestellte AuDgangssignal erzeugen kann. Wenn die Ausgangssignale von beiden TJITD-Gatterschaltungeri G28 und G29 an eine ITOR-Gatterschal-tung G30 angelegt v/erden, ist es möirlich, einen gewünschten Vergleichsimpuls F3 su erhalten, der, wie es in Figur 3D dargestellt ist, eine Impulsbreite von 2,5 H aufweist. Der so erhaltene Vergleichsimpuls ist zusammen mit · den Ausgängen der UITD-Gatt ers chalt ung G12 und des Flip-Flops FF20 der letzten Stufe der Zählerkette 22 mit den Eingängen einer UITD-Gatt ers chalt ung G31 verbunden, die einen zweiten Phasenkomparator bildet. Der Ausgang der TJITD-Gatterschaltung G31 steht mit dem anderen 3ingang einer TJITD-Gatter— schaltung G16 in Verbindung. Daher arbeitet die UIID-Gatterschaltung G31 so, dass sie die Phase zwischen dem Ausgangs-

309842/0907

signal P1 (siehe Figur 3E) der ÜHD-Gatterschaltung G-12 und eines Ausgangs impulses vergleicht, der die Summe des Ausgangssignals der ITOR-Gatterschaltung G30 und des Ausgangssignals des Flip-Plop FF2O bildet. Dieser Ausgangs impuls weist nahezu in seiner Mitte den Vergleichsimpuls P3, der eine Impuls-"breite T2 von 2,5 II hat, und das Ausgangssignal der. ITOR-Gatt erschalt ung G-30 ist, an seiner linken oder negativen Seite des Vergleichs impulses P3 eine Komponente, die eine ■Impulsbreite T1 von 1,5 H hat, und in der Phase dem Vergleichsimpuls P3 entgegengesetzt ist und an seiner rechten oder positiven Seite des Vergleichs impulses P3 eine Komponente auf, die eine Impulsbreite 13 von 2,5·H hat, und in der Phase dem Vergleichsimpuls P3 entgegengesetzt ist. Vfie in Figur 3D dargestellt, weisen alle zusammen eine G-esamtimpulsbreite T auf, die gleich der des Abzählausgangssignals P2 der Zählerkette 22 ist. Die Ausgänge der TJFD-Gatterschal-•tungen G-5 und G19 sind mit einem Ausgang 29 verbunden, um davon ein Vertikalsynchronausgangssig'nal V1out oder V2out der Schaltung 15 über eine ODER-G-atters ehalt ungG-23 und einen Inverter 13 zu erzeugen.

Im folgenden wird die Arbeitsweise der Ausführungsform der erf indungsgeinässen Schaltung 15 zum Erzeugen eines Synchronsignales erläutert.

Es wird angenommen, dass die Flip-Flops FFI1 bis FF20, FF21 bis FF25, FF31 bis FF33, FF4O, FF5O, FF60 und die bistabilen Speicher M1 bis M7 in der Schaltung 15 zum Erzeugen eines Synchronsignals alle in den Ruckstollzustand gebracht sind. Wenn die Taktimpulse Cp (siehe Figur 3A) an die Klemme 21 gleichzeitig mit dem Anlegen eines Vertikalsjmchronsignals Vsync (siehe Figur 3B) von aussen an die Klemme 25 angelegt werden,, zählen die Flip-Flops FF11 bis FF2O der ersten Zählerkette 22 die Taktimpulse Cp. Zu dem Zeitpunkt, an dem ein 525. Taktimpuls Cp gezählt ist, werden die Flip-Flops FF11 bis FF20 alle in ihren Rucksteilzustand durch das Ausgangs—

309842/0907

signal der UiTD^Gatterschaltung G1 gebracht und wird als Ausgang des letzten Flip-Flop FF20 das Abzählausgangssignal P2 mit einer Frequenz von 60 Hz erhalten, das eine Impulsbreite von etwa 4-13/isec aufweist, wie es in Figur 3C dargestellt ist. Die erste Zählerkette 22 führt diesen Vorgang wiederholt durch. Andererseits zählt die zweite Zählerkette 26 durch die Punktion der Gatterschaltung 24 die von der Klemme 21 synchron nit dem an die Klemme 25 angelegten Vertikalsynchronsignal Vsync angelegten Taktimpulse Cp und erzeugt zu dem Zeitpunkt, an dem sechs Taktimpulse Cp gezählt sind, den ersten Vergleichsimpuls P1 von der UHD-Gattersehaltung G-12, wie es in Figur 3E dargestellt ist (die zweite Zählerkette 26 arbeitet so, dass sie ein von der Klemme 25 geliefertes Signal als ein Vertikalsynchronsignal nur dann einschätzt, wenn der erste Vergleichsimpuls P1 erfasst wird). Der erste Vergleichsimpuls P1 bringt den bistabilen Speicher M6 in den Vorstellzustand und wird zusammen mit dem zweiten Vergleichsimpuls P2 der in seiner Polarität dem ersten Vergleichsimpuls P1 entgegengesetzt ist, und den ^-Ausgang des Flip-Flop FF20 der letzten Stufe der ersten Zählerkette 22 bildet, an den ersten Phasenkomparator G-15 angelegt. Der Phasenkomparator G15 arbeitet daher derart, dass er nur dann ein Ausgangssignal erzeugt, wenn der erste und der zweite Vergleichsimpuls ausser Phase sind, lieiin der erste und der zweite Vergleichs impuls ausser Phase sind, dann wird ein Ausgangssigiial vom ersten Phasenkomparator G15 erzeugt, um die Plip-Flops PF31 bis FP33, die bistabilen Speicher M3 und ΓΙ5 ur.d den Flip-Flop FF40 in ihren Riickstellsustand zu bringen und gleichzeitig den bistabilen Speicher M3 zum Schalten des Ausganges durch die ODEE-Gatterschaltung G-13 in den Vorstellzustand zu bringen. Als Folge davon werden die beiden Q-Ausgänge des bistabilen Speichers 113 zum Schalten des'Ausgangs und des bistabilen Speichers M6 zu der UIiD-Gatterschaltuiig G19 geleitet, wo sie der logischen Operation UIID unterworfen werden. Synchron mit dem Vertikalsynchronsig-

309842/0907

.- 18 -

nal wird von der Klemme 29 durch, die ODER-Gattersehaltung G32 and einen Inverter. 13 ein zweites oder Hilfsvertikalsynchronausgangssignal V2oat erzeugt. Die Impulsbreite des Vertikalsynchronausgangssignals T2out wird von dem bistabi-·· len Speicher 1-16 bestimmt. Das he isst, dass die. Zählerkette 26 dann, wenn das Q-Ausgangssignal des bistabilen Speichers M6 an die ODER-Gattersehaltung G26 in der Gatterschaltung 24 angelegt wird, die Zählung der Taktimpulse Cp, die von der Klemme 21 geliefert werden, selbst nachdem das Yertikalsynchronsignal Ysync, das an die Klemme 25 angelegt wird, verschwindet, fortsetzt und zu dem Zeitpunkt, an dem ein dreizehnter Taktimpuls Cp (siehe Figur 31?) gezählt wird, bewirkt, dass alle Flip-Plop FF11 bis PP20 in der ersten Zählerkette 22 durch einen äusseren Rückstellregler 27 in ihren Rüekstellzustand gebracht werden.

Dadurch wird bewirkt,, dass die Phase eines Abzählausgangssignals von der ersten Zählerkette 22 mit der Phase des Vertikalsynchronsignals Ysync synchronisiert wird, das von. aussen an die Klemme 25 angelegt wird. Die zweite Zählerkette 26 setzt die Zählung der Taktimpulse Cp weiter fort und bewirkt zu dem Zeitpunkt, an dem ein 31.Taktimpuls,Cp (siehe Pigur 3G) durch die UITD-Gatt erschalt ung GH gezählt wird, dass der bistabile Speicher M6 in den Rückstellsustand ge~ bracht wird. Als Folge davon wird von der Klemme 29 das Hilfäv&ttikalsynefcronausgangssignal Y2out erzeugt, wie es in Figur 3Π dargestellt ist, das eine Impulsbreite.von etwa 825 /is ep aufweist, d-ie der Anzahl der Takt impulse Cp (in diesem Palle 31 - 6 = 25) entspricht, die vom Vorstellen zum pLÜckstellen des bistabilen Speichers MS erforderlich ist. Gleichzeitig beendet die zweite Zählerkette 26 ihren Zählbetrieb.

Andererseits zählen die Flip-Flops FP31 bis FF33 in der dritten Zählerkette 23 die Abζählausgangssignale von der ersten

309842/0907

Zählerkette 22. Obwohl die dritte Zählerkette 23 vier Abzählausgangssignale von der ersten Zählerkette 22 zählen kann, die einer Dauer von vier Abtastungen _ entsprechen, beendet sie ihren Zählbetrieb auf halbem liege, wenn der erste und der zweite Yergleichsimpuls einmal ausser Phase geraten sind. Dann werden alle Flip-Flops FF31 bis FF33 durch den Ausgang des ersten Phasenkomparator G15 in ihren Rückstellzustand gebracht.

Wenn in solch einem Fall der bistabile Speicher M3 zum Schalten des Ausgangs im Yorstellzustand durch das Ausgangssignal vom ersten Phasenkomparator gehalten wird, wird das oben angeführte Hilfsvertikalsynchronausgangssignal Y2out durch die TJlID-Ga tt er schaltung G19 von der Klemme 29 weiter erzeugt. Weiterhin wird die Erzeugung des Hilfsvertikalsynchronausgangss ignals Y2out während des Zählbetriebes durch die dritte Zählerkette 28 fortgesetzt. Wenn der zweite Yergleichsimpuls P2 jedoch in Phase mit dem ersten,Yergleichsimpuls P^ über die Dauer von vier Abtastungen · ist, wird von der dritten Zählerkette 28 ein Ausgangssignal erzeugt. Das so erhaltene • Q-Ausgangsaignal des Flip-Flop FF33 der ersten Stufe in der Zählerkette 28 bewirkt, dass der bistabile Speicher ΙΉ in den Yorstellzustand durch die UND-Gattersehaltung G6 gebracht wird, dass die Flip-Flop FF31 bis FF33 in ihren Rücksteilzustand en durch die ODSR-Gatterschaltung G9 gehalten werden und dass dor bistabile Speicher 113 zum Schalten dos Ausgangs im Rückst eilzustand durch die UIFD-G-atterschaltungen G-6 und G8 und die OD3E-Gattersehaltung G11 gehalten wird. Damit wird die UITD-Gatt erschalt ung G19 nicht durchgeschaltet und statt dessen die U77D~Gatterschaltung G5 durch den Empfang des CJ-Ausgangssigr.alc des bistabilen Speichers M3 zum Schalten des Ausgangs und des ^-Q-Ausgangssignals des bistabilen Speichers M2 als Eingangssignale durchgeschaltet. Der bistabile Speicher H2 kann in den Yorstellzustand an der ansteigenden Flanke des

309842/0907

Q-Ausgangsignales des Flip-Flop FF20 der letzten Stufe in der ersten Zählerkette 22 und später in den Rückstellzustand zu dem Zeitpunkt, an dem ein 26.Takti.mpuls Op gezählt wird, gebracht werden* Als Folge davon wird anstelle des Hilfsvertikalsynchronausgangssignals V2out ein-erstes oder Hauptvertikalsynchronausgangssignal Y1out (siehe Figur 31) synchron mit dem Ausgangssignal der Zählerkette 22 von der Klemme 29 erzeugt.

Nachdem das von der Klemme 29 durch das Ausgangssignal der dritten Zählerkette 23 erzeugte Ausgangssignal vom Hilfsausgang V2out zum Hauptausgang V1out umgeschaltet ist, wird ein Phasenvergleich durch den zweiten Phasenkomparator G-17 zwischen dem ersten Vergleichsimpuls P1, der in Figur 3E dargestellt ist, und dem dritten Vergleichsimpuls P3, der in Figur 3D dargestellt ist, bewirkt. Wenn der erste Vergleichsimpuls P1 im Zeitintervall T2 im dritten Vergleichsimpuls liegt und das Vertikalsynchronsignal Vsync, das an die Klemme 25 angelegt wird, sich in Phase mit dem zweiten Vergleichsimpuls befindet, der ein Ausgangssignal der Zählerkette 22 ist, wird kein Ausgangssignal vom zweiten Phasenkomparator G17 erzeugt und wird damit die Erzeugung des Vertikalsynchronausgangss ignals V1out fortgesetzt. Memo, der erste Vergleichsimpuls P1 jedoch vom Zeitabschnitt T2 des dritten Vergleichsimpulses P3 versetzt ist und im Zeitabschnitt T1 oder D?3 liegt, erzeugt der zweiten Phasenkomparator G-17 ein Ausgangss ignal, das seinerseits an die UITD-Gatt er schaltung G-16 angelegt wird. Da zu diesem Zeitpunkt der bistabile Speicher M5 bereits in den Rückstellzustand gebracht ist, wird die UITD-G-att er schaltung G16 durchgeschaltet. Das Ausgangssignal der ÜIID-Gatterschaltung G16 bewirkt, dass alle Flip-Flops FF11 bis FF20 in der Zählerkette 22 in ihren Rückstellzustand durch den äusseren Rückstellregler 27 gebracht werden und dass die-Phase des Abzählausgangssignals P$ wieder mit der Phase des -

309842/0907

ersten Vergleichsimpulses P1 oder der Phase des Vertikalsyn-chronsignals (Vsync) von der Klemme 25 synchronisiert wird. Der oben beschriebene Phasenvergleich wird durch' den zweiten Komparator GM7 abgesichert. Wenn nach dem Phasenabgleich der erste Vergleichsimpuls im Zeitabschnitt T1 oder T3 des dritten Vergleichs impulses liegt, wird der zweite Phasenkomparator G17 wieder durchgeschaltet. Dadurch wird der bistabile Speicher M5 durch den Flip-Flop FF40 ^ⁿ äen Vorstellzustand gebracht und die UITD-Gatterschaltung G8 nicht durchgeschaltet, was zur Folge hat, dass ein Rückstellimpuls, der an den bistabilen Speicher M3 zum Schalten des Ausganges angelegt wird, verschwindet. Zur selben Zeit wird der Speicherte durch die ODEE-Gatterschaltung* G18 in den Vorstellzustand gebracht. Aus den obigen Ausführungen ist ersichtlich., dass anstelle des Ausganges V1out der UITD-Gatt er schalt ung G-5 wieder das Hilfsvertikalsynchronausgangssignal V2out von der Klemme 29 durch die TJHD-Gatterschaltung G19 erzeugt werden kann. Wenn die Lieferung des Vertikalsynchronsignals Vsync zur Klemme 25 aus irgendwelchen Gründen unterbrochen wird, während das Hilfsvertikalsynehron-ausgangssignal V2out synchron mit dem Vertikalsynchronsignal, das an die Klemme 25 von aussen angelegt wird, von der Klemme 29 erzeugt wird, bewirkt das Ausganges ignal der TJlTD-Ga tterschaltung G4 ane Schaltung des Flip-Flop FF5O. Die ÜITD-Gatterschaltung G1O wird durch ein zweites Ausgangssignal von der UND-Gattersehaltung G4- durchgeschaltet, um zu bewirken, dass der bistabile Speicher M3 zum Schalten des Ausgangs durch die ODEE-Ga tters ehalt ung G11 in den Eüclcstellsustand gebracht wird. In einem solchen Zustand ohne Eingangssignal wird das Eauptvertikalsynchronausgangssignal V1out synchron mit dem Ausgangssignal der Zahlerkette 22 anstelle des Hilfsvertikalsynchronausgangssignals von der Klemme 29 erzeugt. Solange das vertikale Synchronsignal Vsync an der Klemme anliegt, wird die oben angeführte Ausgangsumschaltung nicht .bewirkt, da der Flip-Flop FF5O für jedes Ausgangssignal

309842/0907

der TJITD-G-attersehaltang G-12 in den Ruckstellzustand. gebracht wird. Damit ist die erf indungsgemässe Schaltung 15 zum Erzeugen eines Synchronsignals in der lage, eine vorbestimmte vertikale Abtastung vorteilhaft entweder in der Umgebung eines geringeren Signalrauschverhältnisses oder, wenn das an die Klemme 25 von aussen angelegte Tertikaisynchronsignal Vsync etwas in der Frequenz variiert, durchzuführen, es sei denn, dass der an die Klemme 21 angelegte Taktimpuls Cp unterbrochen wird. · "■■-·""

Erfindungsgemäss gibt es keinen Signalzeitabschnitt, in dem von der ersten ZählerketiB kein Abzählausgangssignal mit einer Freauenz von 60 Hz erscheint, die gleich der eines Standardvertikalsynchronsignals ist und.512 laktimpulsperioden entspricht. In Anbetracht einer Frequenzabweichung des "Vertikalsynchronsignals von +10 ist eine UHD-G-attersehaltung G-4 vorgesehen, um zu dem Zeitpunkt ein Ausgangssignal zu erzeugen, an dem der 452.Taktimpuls Cp durch die Zählerkette 22 gezählt wird. Das Ausgangssignal der UITD-Gatters ehalt ung G4 bewirkt, um in den Ruckstellzustand gebracht zu werden, dass der bistabile Speicher WJ in den Vorstellzustand durch das Ausgangssignal der XJlTD-G-atters ehalt ung G-24 gebracht wird, um unmittelbar nach Erfassen des ersten Vergleichs impulses ein Ausgangssignal zu erzeugen. Der Speicher HT arbeitet .derart, dass er die Lieferung irgendeines "Elngangssignals, das an der Klemme 25 erscheint, zu der Zählerkette 26 durch seinen Q-Ausgang blockiert, bis er durch das Ausgangssignal der ÜITD-Gatterschaltung G-4 in den Rucks teil zustand gebracht ist. Daher vollführt die erfindungsgemässe Schaltung 15 zum Erzeugen eines Synchronsignals nicht nur den oben beschriebenen Vorgang, sondern erfüllt auch die Funktion, einen möglichen fehlerhaften Betrieb infolge von Störeingangssignalen zu vermeiden, die zwischen den Vertikalsynchronsignalen auftreten.

309842/0907

Claims

Pa tentansprüche

Vorrichtung zum Erzeugen eines Synchronsignals für eine Fernsehanlage, gekennzeichnet durch einen ersten Zähler für den Empfang- von Taktimpulsen, die eine Frequenz aufweisen, die ein ganzes Vielfaches der eines Horisontalsynchronsignals ist, um einen Aus— ' gangs impuls mit einer Vertikalsynchron is ierungsfreiiuenz und einer grö'sseren Breite als die der Takt impulse zu erzeugen, einen zweiten Zähler, um synchron mit der Ankunft eines Vertikalsynchronsignals von aussen die Taktimpulse zu zählen, einen Vergleichs impulsgenerator, der mit dem zweiten Zähler gekoppelt ist, um den vom zweiten Zähler gezählten Taktimpuls zu dem Zeitpunkt zu erzeugen, der nahezu der Mitte der Breite des Ausgangs impulses vom ersten Zähler entspricht, einen^Phasenkomparator zum Vergleich der Phase des Ausgangsimpulses vom Vergleichsimpulsgenerator mit der des Ausgangs impulses vom ersten Zähler, und eine Einrichtung zum Schalten des Ausgangs.zur Erzeugung des Ausgangsimpulses des ersten Zählers als Vertikalsynchronausgangssignals für die 3?ernsehanlage, wenn der Ausgangs impuls vom ersten Zähler und der vom Vergleichs impulsgenerator von Phasenkomparator als in Phase befindlich "beurteilt werden und zum Erzeugen des synchron mit dem Vertikalsyr.chroiisignals von aussen verbundenen Ausgangsicapulses, wenn sie vom Phasenkomparator als nicht in Phase "befindlich "beurteilt werden.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass weiterhin ein dritter Zahler vorgesehen ist, der irgendeine Anzahl von Ausgangsimpulsen vom ersten Zähler zählen kann

309842/0907

und durch das Signal vom Phasenkomparator, das die Phasen-. Ungleichheit repräsentiert, in den Rucksteilzustand gebracht werden kann, und dass die Einrichtung· zum Schalten des Ausgangs so ausgelegt ist, dass sie einen Ausgangsimpuls vom ersten Zähler nur dann freigibt, wenn ein Ausgangssignal vom dritten Zähler abgeleitet wird.

"3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass weiterhin ein anderer Phasenkomparator vorgesehen ist, um die Phase des Ausgangs impulses vom Vergleichsimpulsgenerator mit der Phase eines Impulses zu vergleichen, der eine geringere Breite als der Ausgangs impuls vom ersten Zähler aufweist und' damit synchron ist, und dass die Einrichtung zum Schalten des Ausgangs so ausgelegt- ist, dass sie den Ausgangs impuls vom ersten Zähler nur dann frei— gibt, wenn der andere Phasenkomparator ein Ausgangssignal erfasst, das anzeigt, dass beide Impulse sich in Phase befinden, wobei der an zweiter-Stelle genannte Impuls eine grössere Breite als der Ausgangs impuls vom Vergleichs impulsgenerator aufweist.

4-. Vorrichtung nach Anspruch 1 , dadurch gekennzeichnet, dass sie weiterhin - einen Kauschunterdrücker aufweist, um ein Signal zu erzeugeii, den Zeitabschnitt des ersten Zählers ohne Ausgangs impuls anzuaeigen und die Lieferung derjenigen Störsignale zu unterbrechen, die von aussen an die Vorrichtung angelegt werden und zwischen den tatsächlichen Vertikalsynchronsignalen erzeugt werden.

5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass sie weiterhin eine Schaltung enthält, um den Ausgangs im— • puls vom ersten Zähler von der Einrichtung zum Schalten des Ausgangs frei zu geben, wenn immer von aussen an-die Vorrichtung kein Vertikalsynehronsignal geliefert wird, wobei die Schaltung durch ein Ausgangesignal vom Rausch-

309842/0907

Unterdrücker in Betrieb gehalten wird und durch den Ausgangs impuls vom Yergleichsimpulsgenerator ausser Betrieb gesetzt wird.

309842/0907

Leerseife