DE2257201A1 - Verfahren zum herstellen eines elektrischen zwischenverbindungs-leiterzugmusters - Google Patents

Verfahren zum herstellen eines elektrischen zwischenverbindungs-leiterzugmusters

Info

Publication number
DE2257201A1
DE2257201A1 DE2257201A DE2257201A DE2257201A1 DE 2257201 A1 DE2257201 A1 DE 2257201A1 DE 2257201 A DE2257201 A DE 2257201A DE 2257201 A DE2257201 A DE 2257201A DE 2257201 A1 DE2257201 A1 DE 2257201A1
Authority
DE
Germany
Prior art keywords
conductive layer
layer
conductor
pattern
cover layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2257201A
Other languages
German (de)
English (en)
Inventor
Rudolf August Herbert Heinecke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE2257201A1 publication Critical patent/DE2257201A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
DE2257201A 1971-12-02 1972-11-22 Verfahren zum herstellen eines elektrischen zwischenverbindungs-leiterzugmusters Pending DE2257201A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB55959/71A GB1299837A (en) 1971-12-02 1971-12-02 Method of producing electrical interconnection patterns

Publications (1)

Publication Number Publication Date
DE2257201A1 true DE2257201A1 (de) 1973-06-14

Family

ID=10475337

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2257201A Pending DE2257201A1 (de) 1971-12-02 1972-11-22 Verfahren zum herstellen eines elektrischen zwischenverbindungs-leiterzugmusters

Country Status (4)

Country Link
DE (1) DE2257201A1 (enExample)
FR (1) FR2162038B1 (enExample)
GB (1) GB1299837A (enExample)
ZA (1) ZA727342B (enExample)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2088595A5 (enExample) * 1970-04-17 1972-01-07 Cii
US3700508A (en) * 1970-06-25 1972-10-24 Gen Instrument Corp Fabrication of integrated microcircuit devices

Also Published As

Publication number Publication date
ZA727342B (en) 1973-06-27
FR2162038B1 (enExample) 1976-04-23
GB1299837A (en) 1972-12-13
FR2162038A1 (enExample) 1973-07-13

Similar Documents

Publication Publication Date Title
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE69222586T2 (de) Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE2017613B2 (de) Verfahren zum Herstellen von Koaxial-Schal tungsanordnungen
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE2346565A1 (de) Verfahren zur herstellung von mehrlagen-metallisierungen bei integrierten halbleiteranordnungen
DE3856439T2 (de) Halbleiteranordnung mit einer zusammengesetzten isolierenden Zwischenschicht
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
DE2734176A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE68918983T2 (de) Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung.
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE2740757C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE3123213A1 (de) Hybridschaltung mit integrierten kondensatoren und widerstaenden und verfahren zu ihrer herstellung
DE2351943A1 (de) Verfahren zur herstellung integrierter schaltungen
DE3782389T2 (de) "lift-off" verfahren zur herstellung von leiterbahnen auf einem substrat.
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE2629996A1 (de) Verfahren zur passivierung und planarisierung eines metallisierungsmusters
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE3688627T2 (de) Verfahren zum herstellen eines musters in einer metallschicht.
DE3034980A1 (de) Verfahren zur herstellung von verbundkoerpern
DE3784902T2 (de) Verfahren zur herstellung von verbindungslinien und von kreuzungspunkten verschiedener metallisierungsebenen auf einer integrierten schaltung.
DE2132099C3 (de) Verfahren zur Herstellung eines Musters sich kreuzender oder überlappender elektrisch leitender Verbindungen
DE4437963C2 (de) Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung