DE2256808B2 - Schaltungsanordnung zur wechselseitigen datenuebertragung zwischen einer zentrale und einem magnetischen aufzeichnungstraeger - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Steuerung der Umsetzung und wechselseitigen Übertragung von Informationen zwischen einer je-

3weils ein Zeichen parallel verarbeitenden Zentrale und einem mehrspurigen, magnetischen Aufzeichnungsträger, auf dem ein Zeichen in mehreren Teilschritten dargestellt ist.

Die Aufzeichnung einer derartigen Information auf beispielsweise Magnetkarten kann sowohl im rein seriellen Einspurverfahren als auch im Mehrspurverfahren erfolgen. Während bei ersterem insbesondere Schwierigkeiten bei der Taktgewinnung, der Informationstrennung durch Marken, der Erkennung von Fehlern u. dgl. auftreten, können diese mittels des Mehrspurverfahrens umgangen werden. So gestattet dieses Verfahren beispielsweise auch bei Verwendung von Schreibverfahren, die lediglich beim Lesen einer »1« einen Abtastimpuls entstehen lassen, und bei geeigneter Codewahl die Gewinnung des Taktes direkt aus der Information, bewirkt es durch Wegfall der separaten Taktierung eine Vergrößerung der Informationsspeicherfläche und ermöglicht es mittels bekannter Paritätskontrollverfahren mit hoher Wahrscheinlichkeit die Erkennung von Aufzeichnungs- oder Übertragungsfehlern.

Bei hoher Dichte der magnetischen Aufzeichnung und einer Vielzahl an parallelen Spuren tritt jedoch der Nachteil auf, daß bereits ein geringfügiger Schräglauf des Aufzeichnungsträgers zu einer falschen Informationswiedergabe führen kann. Zwecks Vermeidung dieses Fehlers ist es bekannt, jeder Aufzeichnungsspur einen Taktgeber, einen Pufferspeicher, einen Eingangszähler, eine Vergleichsschaltung und allen Spuren einen gemeinsamen Ausgangszähler zuzuodnen (DT-PS 1 125698). Die Bits einer Spur werden hierbei unter Weiterschaltung des jeweiligen Eingangszählers in aufeinanderfolgende Stellen des zugehörigen Pufferspeichers übertragen, alle Eingangszähler mit der Stellung des gemeinsamen Ausgangszählers verglichen und bei Übereinstimmung die parallel zugeordneten Bits zu einem Ausgabespeicher weitergeleitet. Diese Schaltungsanordnung ist verhältnismäßig aufwendig und deshalb für kleinere Geräte der Datenverarbeitungstechnik nicht akzeptabel. Auch die in der DT-OS 1959480 beschriebene Einrichtung zur Datenübertragung von einer Anzahl Datenquellen zu einer Benutzungseinrichtung befaßt sich lediglich mit der Adressierung für mehrere Speicher unter Beachtung einer variablen Vorrangsteuerung und offenbart keine Lösung für einen wechselseitigen Datenaustausch zwischen einer Zentrale und einem magnetischen Aufzeichnungsträger.

Die Aufgabe der Erfindung besteht demzufolge darin, eine einfache Schaltungsanordnung zur Steuerung der Umsetzung und wechselseitigen Übertragung von Informationen zwischen einer Zentrale und einem mehrspurigen Aufzeichnungsträger anzugeben, bei der die Zentrale jeweils ein Zeichen (Byte) parallel abgibt und übernimmt, während es auf dem Aufzeichnungsträger in mehreren Teilschritten (serienparallel) dargestellt ist. Eine Schaltungsanordnung der genannten Art ist erfindungsgemäß dadurch charakterisiert, daß die Ausgangssignale eines in beiden Übertragungsrichtungen mit jedem Teilschritt eines Zeichens schaltbaren Zählers, dessen Zählkapazität der Anzahl an Zeichenschritten entspricht,

a) zur Bildung der zu einem Zeichen gehörenden Aufzeichnungsschritte einem Parallcl-Serien-

Umsetzer,

b) zur Bildung von Wortmarken und Längsredundanzzeichen während bestimmter Aufzeich-

nungsschritte einer Marken- und Kontrollzeichenschaltung,

c) zur Eintragung der Wiedergabezc ichenschritte in die zugeordneten Speicherplätze einem als Serien-Faiallel-Wandler wirkenden Wiedergabespeicher,

d) einer Markenerkennungsschaltung zur Identifizierung des Markencodes und Prüfung der richtigen Lage der bestimmten Zeichenschritten zugeordneten Markenschritte und

e) Verknüpfungsschaltungen zur Ansteuerung eines die Ausgangssignale bereitsteilenden Puffers zuführbar sind.

Ein weiteres Merkmal der Erfindung besteht darin, daß die Markenerkennungsschaltung zur Identifizie- ¹S . ung der Markenschritte eine der Anzahl an Zeichenschritten entsprechende Anzahl Deco^ierschaltungen beinhaltet, deren Ausgänge gemäß der Anzahl zusammengehöriger Markenschritte durch erste logische Glieder zu η Markensignalen zusammengefaßt und diese durch zweite logische Glieder mit je einem Zählersignal verknüpft sind und zu einem Speicherkreis für Marken führen und daß η bis 1 nicht zyklusrichtige Markensignale zusätzlich ein Fehlersignal erzeugen. In einer bevorzugten Ausführungsform ist vorgesehen, daß der Zähler durch das im Speicherkreis eingestellte Markensignal in die Grundstellung bringbar ist.

Kennzeichnende Merkmale sind ferner, daß der Puffer aus Speicherkreisen für Daten, Marke, Steuersignal und Fehler besteht und schließlich, daß dem Puffer-Speicherkreis für Fehler ein Fehlerspeicherkreis für Querparitäts- und Markenvcrschiebefehler vorgeschaltet ist.

Die erfindungsgemäß gefertigte Datenübertragungseinrichtung stellt so mit einer geringen Anzahl, darüber hinaus teilweise mehrfach genutzter Bauelemente und -gruppen und der Möglichkeit, den größten Teil aller auftretenden Aufzeichnungs- und Übertragungsfehler festzustellen, einen aufwandsoptimalen Umsetzer dar.

Die Erfindung wird nachfolgend an einem Ausführungsbeispiel beschrieben. Es zeigt

Fig. 1 eine Schaltungsanordnung zur Übertragung von Informationen auf den Aufzeichnungsträger,

Fig. 2 eine Schaltungsanordnung zur Wiedergabe der Informationen vom Aufzeichnungsträger,

Fig. 3 eine Schaltungsanordnung zur Erkennung und Auswertung von Marken.

Zur besseren Verständlichkeit des anschließend zu beschreibenden Schaltungsaufbaus sollen vorausgehend einige grundlegende Bemerkungen zum Informationsaufbau erfolgen.

Von einer nicht zur Erfindung gehörigen, die Daten verarbeitenden Zentraleinheit werden die zu übertragenden Informationen zeichenweise, wobei jedes Zeichen aus acht Bits besteht, bereitgestellt. Als externer Speicher, auf dem diese Informationen festgehalten werden, ist ein 3-Spur-Magnetstreifen vorgesehen, entweder auf einem Band oder als Teil einer Magnetkarte bzw. Magnetkontokarte.

Um bei Wiedergabe der Daten vom Magnetstreifen den Takt aus den Informationen selbst ableiten zu können, muß bei Verwendung von Wechsclschrift jeweils in mindestens einer Spur ein L-Bit enthalten sein, was dadurch erreicht wird, daß jeweils zwei Daten-Bits des Zeichens zusammen mit einem Paritätsbit, welches auf ungerade Anzahl an L-Bits ergänzt, zeitlich gemeinsam als Triade aufgezeichnet werden.

für ein S-Bit-Zeichen sind so vier Aufzeichnungsschritte erforderlich. Mehrere 8-Bit-Zeichen bilden ein Wort.

Zur Trennung der rein alpha-numerischen Daien untereinander dient eine Wortmarke, die in zwei Schritten - also zwei Triaden — aufgezeichnet wird, wobei jede einzelne Triade der ungeraden Parität nicht gehorcht. Die Unterscheidung von einem Fehler ist dadurch gegeben, daß die gleiche Bitkombination in gerader Parität zweimal nacheinander vorhanden sein muß.

Weitere Sonderzeichen bilden das Längsparitätskomrollzeichen (Längsredundanz), welches die Bits eines Wortes in jeweils einer Spur ebenfalls zu einer ungeraden Anzahl ergänzt und schließlich ein aus Iediglich L-Bits bestehendes »blindes« Zeichen, dessen Funktion an späterer Stelle erläutert wird. Die Wortmarke (zwei Schritte), das Längsparitätskontrollzeichen und das blinde Zeichen (je ein Schritt) folgen in insgesamt vier Schritten unmittelbar aufeinander.

In Fig. 1 ist in einem Blockschaltbild die Verbindung von im einzelnen bekannten Baugruppen für die Übertragung de; S -Bit- Zeichen auf einen 3-spurigen magnetischen Aufzeichnungsträger dargestellt. Ein dazu erforderlicher Parallel-Serien-Umsetzer 1, dem das 8-Bit-Zeichen auf Datenleitungen £1 bis £8 in paralleler Form anliegt, besitzt Ausgangsleitungen Ll, L2, L3 zu Aufzeichnungsverstärkern Kl, V2, Vh und einer aus drei, jeweils den Spuren zugeordneten Flip-Flops bestehenden Längsredundanzschaltung 2.

Einer Marken- und Kontrollzeichenschaltung S, der die Ausgangspotentiale der Flip-Flops der Längsredundanzschaltung 2 anliegen, ist ein Speicherkreis 6 vorgeschaltet, der von einem Signal »Wortmarke« auf Leitung £9 eingestellt und von einem Signal »Wortmarke negiert« auf Leitung £10 wieder gelöscht wird. Sowohl dem Parallel-Serien-Umsetzer 1 als auch der Marken- und Kontrollzeichenschaltung S werden die 4 Zählstellungen - im folgenden mit Tl, Tl, Γ3, TA bezeichnet - eines Modulo-4-Zählers 4 auf den Ausgangsleitungen LTl bis LTA zugeführt. Die Weiterschaltung des Modulo-4-Zählers 4 - im folgenden als Zähler 4 bezeichnet — erfolgt durch Impulse eines Taktgenerators 3 dann, wenn auf einer Leitung £11 der Befehl »Aufzeichnen« anliegt und durch ein Transportsignal S angezeigt wird, daß der Aufzeichnungsträger aufnahmebereit ist.

Die Schaltungsanordnung zur Wiedergabe (Fig. 2) bedient sich sowohl des Zählers 4 als auch der Längsredundanzschaltung 2, die bereits bei der Aufzeichnungsanordnung Verwendung fanden. Über Wiedergabeverstärker KIl, K12, K13 gelangen die von den drei Spuren des Aufzeichnungsträgers empfangenen Leseimpulse in einen Eingüngsspeicher 10 für zwöll Bits, entsprechend einem Zeichen einschließlich Paritätsbits. Zwölf Informationsleitungen L14 bis L25 verbinden den Eingangsspeicher 10 mit einer Markenerkennungsschaltung 11 und, da alle zur Weiter gäbe an die Zentraleinheit vorgesehenen Informationen in einem Puffer 12 zwischcngespcichert werden einem Datenpuffer 13. Neben dem Datenpuffertei 13 beinhaltet der Puffer 12 die Teile Wortmarkenpuf fer 14, Steuersignalpuffer 15 und Fehlerpuffer 16. Dii die Aufzeichnungsverstärker KIl, K12, K13 verlas senden Wiedergabcleitungen LIl, L12. L13 führei zu einem NOR-Glied 21 und über nicht dargestellt! Konjunktionen, die von einem Zwischenspeicherkrei

19 für das von der Markenerkcnnungsschaltung 11 angebotene Wortmarkensignal über Leitung /.33 gesteuert werden, zu den Kontroll-Flip-Flops der Längsredundanzschaltung 2. Dem NOR-Glied 21, das ein negiertes Taktsignal auf Leitung L26 abgibt, ist ein Negator 22 nachgeordnet, der den Takt für den gesamten Wiedergabevorgang liefert. Dieses Taktsignal wird auf Leitung LTl dem Zähler 4 zugeleitet, auf dessen vier Ausgangsleitungen L 71, LTl. LTi, LTA nacheinander entsprechende Zählersignale 71, Tl, 73. 74 auftreten.

Die Ausgangsleitungen L71 bis LT4 verbinden den Zähler 4 mit dem Eingangsspeicher 10, der Markenerkennungsschaltung 11, einem UND-Glied 26, das dem Zwischenspeicherkreis 19 nachgeschaltet ist. sowie einem Speicherkreis 25 für das Zählersignal 74. Der Speicherkreis 25 ist so geschaltet, daß dieses Zählersignal nur in Selbsthaltung gehen kann, wenn kein Wortmarkensignal vorliegt. Er wird mit dem Zählersignal 71 des Folgezeichens wieder gelöscht. Das Ausgangssignal des Speicherkreises 25 erzeugt durch die konjunktive Verknüpfung (UND-Glied 23) mit dem negierten Taktsignal (Leitung Lift) über einen monostabilen Multivibrator 24 ein Pufferansteuerungssignal auf Leitung L28. Dieses Pufferansteuerungssignal wird dem Datenpuffer 13 und dem Steuersignalpuffer 15 direkt sowie - durch ein UND-Glied 29 mit der Wortmarkenausgangsinformationdes Zwischenspeicherkreises 19 verknüpft - auch dem Wortmarkenpuffer 14 zugeleitet.

An die Ausgangsleitungen des Datenpuffers 13 ist eine Querparitätsprüfschaltung 17 angeschlossen, deren Ausgang L29 einen Fehlerzwischenspeicher 18 einzustellen vermag. Dieselbe Einstellung bewirkt ein von der Markenerkennungsschaltung 11 auf Leitung L30 abgegebenes Markenverschiebesignal. Zur Ansteuerung des Fehierpuffers 16 dient eine aus UND-Gliedern 26, 27, 28 bestehende Anordnung. Davon liegt das Ausgangssignal des UND-Gliedes 26 den beiden anderen UND-Gliedern 27, 28 an, wobei weiterhin das UND-Glied 27 mit dem Ausgang des Fehlerzwischenspeichers 18 und das UND-Glied 28 mit dem disjunktiv (ODER-Glied 30) verknüpften Ausgangssignal der Längsredundanzschaltung 2 beaufschlagt wird. Zur Löschung ist der Fehlerzwischenspeicher 18 mit dem Ausgang des Wortmarkenpuffers 14 verbunden.

Zwecks Herbeiführung einer Grundstellung wird der Zähler 4 sowohl mit einem beim Überlaufen eines Merkmals für den Speicherbereich des Datenträgers erzeugten, nicht näher bezeichneten Signal als auch mit dem Ausgangssignal (Leitung L32) eines das Wortmarkensignal der Markenerkennungsschaltung 11 mit dem negierten Taktsignal verknüpfenden UND-Gliedes 20 angesteuert.

Im folgenden wird nun die Wirkungsweise der beschriebenen Schaltungsanordnung erläutert.

Der Aufzeichnungsvorgang

Sollen Informationen aus beispielsweise dem Rechenwerk oder einem Hauptspeicher der Zentraleinheit auf den Datenträger aufgebracht werden, so liegen diese in Form jeweils eines 8-Bit-Zeichens an nicht dargestellten Konjunktionen des Parallel-Serien-Umsetzers 1 statisch an. Mit dem Befehl »Aufzeichnen« wird zunächst der Transport des Aufzeichnungsträgers ausgelöst und sobald dieser die Stelle erreicht hat, an welcher der Aufzeichnungsvorgang beginnen kann, das Transportsignal S abgegeben, auf Grund dessen der Taktgenerator 3 zur Abgabe von Taktimpulsen angeregt wird, die den Zähler 4 schallen. Die Ausgangsleitungen L711 bis L74 des Zählers 4 führen nun nacheinander einen L-lmpuls, der innerhalb des Parallel-Serien-Umsetzers 1 mit jeweils 2 Bits des S-Bit-Zeichens konjunktiv verknüpft und im Falle eines L-Bits auf die Leitungen Ll. Ll gegeben wird.

ίο Mittels einer Äquivalenzschaltung werden diese 2 Bits durch ein Paritätsbit auf Leitung L3 ergänzt und nunmehr zusammen als Triade über die Aufzeichnungsverstärker Vl, Vl, Vb zu den Aufzeichnungsmagnetköpfen geleitet und damit auf dem Datentragei parallel aufgezeichnet. Gleichzeitig triggern die L-Bits die den Spuren zugeordneten Flip-Flops der Längsredundanzschaltung 2. Mit dem 4. Aufzeichnungstakt, bei dem der Zähler 4 wieder in Grundstellung gelangt, entsteht ein nicht näher bezeichnetes

2c Rückmeldesignal, wodurch das nächste Zeichen an den Datenleitungen £1... £8 bereitgestellt wird. Die Aufzeichnung dieses und der weiteren Zeichen erfolgt sodann unter Steuerung durch den Zähler 4 im gleichen Rhythmus. Sendet die Zentraleinheit über die Leitung E9ein Kommando »Wortmarke«, wird selbiges in dem Speicherkreis 6 gehalten. Von dessen Ausgang wiederum werden über die Marken- und Kontrollzeichenschaltung 5 im Parallel-Serien-Umsetzer 1 sowohl Datenleitungen als auch Paritätsbitbüdung gesperrt, während der nächsten zwei Schaltstellungen (Aufzeichnungstakte) des Zählers 4 in der Marken- und Kontrollzeichenschaltung 5 der Wortmarkencode erzeugt und diese - eingangs beschriebene - Bitkombinationsfolge über den Parallel-Serien-Umsetzer 1 zur Aufzeichnung gebracht. Mit dem dritten Aufzeichnungstakt des Zählers 4 erfolgt die Aufzeichnung des Längsparitätskontrollzeichens. indem die Schaltstellung der getriggerten Flip-Flops der Längsredundanzschaltung 2 verwendet wird, um über die Marken- und Kontrollzeichenschaltung 5 und den Parallel-Serien-Umseuer 1 in allen drei Spuren eic gleiche Längsparitatsbedingung zu erzeugen und somit alle Flip-Flops in einen gleichen Schaltzustand zu bringen, der nach Aufzeichnung des Kontrollzeichens erreicht wird. Die letzte während dieses Viererzyklus vorgesehene Bitkombination ist das lediglich L-Bit enthaltende »blinde Zeichen«, das zugleich mit seiner Aufzeichnung das Rückstellen der Kontroll-Flip-Flops in die Grundstellung bewirkt. Nach Beendigung

dieses Zählerzyklus und bei Vorhandensein des Kommandos »Aufzeichnen« kann nun die Übertragung der nächsten Zeichen stattfinden. Sind alle Worte aufgezeichnet und wird das Kommando »Aufzeichnen« abgeschaltet, liefert der Taktgenerator 3 nur noch soviel Impulse, wie zur Beendigung des Zählerzyklus notwendig sind, und der Zähler 4 sowie die Kontroll-Flip-Flops der Längsredundanz-Schaitung 2 werder in die Ausgangsstellung gebracht, sofern ein Fehlei vorgelegen hat und diese Stellung deshalb nicht bereit«

vorher eingenommen ist.

Die Wiedergabe

Mit dem von der Zentraleinheit ausgegebenen ebenfalls nicht näher bezeichneten Kommando »Wie dergabe« und dessen Speicherung setzt sich der Aufzeichnungsträger, dem die Informationen entnommer werden sollen, in Bewegung. Nach Überlaufen dei Wiedergabeköpfe durch den Magnetstreifenanfang is

die Schaltung empfangsbereit. Der zuerst eintreffende Impuls der ersten Triade erzeugt über das NOR-Glied 21 ein negiertes Taktsignal, welches über einen monostabilen Multivibrator 31 in Verbindung mit dem Ausgangssignal Tl des Zählers 4 die Löschung der ersten sechs Speicherplätze des Eingangsspeichers 10 veranlaßt. Da die einzelnen Wiedergabeimpulse selbst langer sind als dieses Löschsignal, werden anschließend die Speicherstellen eins bis drei, sofern sie über die Leitungen LIl, L12 bzw. L13 einen L-Impuls erhalten, gesetzt. Während die Rückflanken der einzelnen Wiedergabeimpulse die Flip-Flops der Längsredundanzschaltung 2 triggern, werden der Zähler 4 von der Rückflanke des Wiedergabetaktes geschaltet und über dessen Ausgangsleitung LTl die nächsten drei Speicherplätze im Eingangsspeicher 10 vorbereitet. Demzufolge werden die drei Bits der anschließenden Triade in gleicher Weise aufgenommen und der Zähler 4 durch den Wiedergabetakt weitergeschaltet. Vor dem Einspeichern der dritten Triade erscheint wiederum ein kurzer Löschimpuls, nunmehr für die Speicherplätze sieben bis zwölf. Mit dem vierten Wiedergabetakt ist die volle Kapazität des Eingangsspeichers 10 erreicht. Im Speicherkreis '25 wird das Zählersignal T'% festgehalten, bevor der Zähler 4 selbst von der Taktrückflanke wieder in die Ausgangsstellung getriggert wird. Im Zusammenhang mit dem gespeicherten Zählersignal TA bewirkt das Verschwinden der Wiedergabesignale auf LIl, L12, L13 und somit das Einschalten des negierten Taktsignals auf Leitung L26 über den monostabilen Multivibrator 24 ein Pufferansteuerungssignal und damit die Übernahme der Informationen aus dem Eingangsspeicher 10 in den Datenpuffer 13. Nach Abschalten des Pufferansteuerungssignals, das vorher den Steuersignalpuffer 15 eingestellt hat, erscheint an dessem Ausgang ein Steuersignal, welches die Übertragung des im Datenpuffer 13 stehenden Zeichens zur Zentraleinheit veranlaßt. Mittels eines Rückmeldesignals der Zentraleinheit nach Empfang der Informationen wird anschließend über Leitung L31 die Löschung des Steuersignalpuffers 15 bewirkt.

Die Markenerkennung

Nach der bereits eingangs gegebenen Definition der Wortmarke besteht diese aus der Bitkombination »LLO« als Triade, zweimal nacheinander. Zur Erkennung der Wortmarke dient die Markenerkennungsschaltung 11, die in Fig. 3 im einzelnen dargestellt ist.

Den vier im Eingangsspeicher 10 eingetragenen Triaden entsprechend sind vier Decodierschaütungen 32, 33, 34, 35 zur Erkennung je eines Markenschrittes, der Bitkombination »LLO«, vorgesehen, deren jeweils zwei benachbarte Ausgänge zu einem der UND-Glieder 36, 37, 38, 39 führen. Jedes L-Ausgangssignal eines der UND-Glieder 36... 39 bedeutet Vorliegen einer Wortmarke. Diese Markensignale werden über zweite UND-Glieder 40, 41,42 bzw. im Falle von UND-Ausgang 37 über ein NAND-Glied 43 jeweils mit dem Zählersignal verknüpft, welches auf die jeweils zuletzt eingetroffene Triade im Eingangsspeicher 10 folgt, d.h., die Triaden eins und zwei über die Decodierschaltungen 32, 33 und das UND-Glied 37 mit dem Zählersignal 73, die Triaden zwei und drei analog mit dem Zählersignal T4, die Triaden drei und vier mit 71 des Folgezeichens und die Triaden vier und eins mit dem Zählersignal Tl. Lediglich dem UND-Glied 41 ist ein weiteres UND-Glied 45 vorgeschaltet, dessen einer Eingang mit einem Speicherkreis 44 für das Zählersignal 74 verbunden ist. Diese Maßnahme verhindert in dem noch zu erläuternden Fall der Verschiebung der Wortmarke die zweimalige Abgabe des Wortmarkensignals. Der Speicherkreis 44 wird mit dem folgenden Signal 71 wieder gelöscht. Die Ausgänge der UND-Glieder 40, 41 und 42 münden in einem NOR-Glied 46, dessen Ausgangssignal einmal ein negiertes Fehlersignal zur Einstellung des Fehlerzwischenspeicherkreises 18 ist und zum anderen zusammen mit dem Ausgang des NAND-Gliedes 43 die Eingänge eines weiteren NAND-Gliedes 47 bilden. Letzteres ist einem Spei-

¹S cherkreis 48 vorgeschaltet, der bei Erkennung einer Wortmarke in Selbsthaltung geht und mit dem Zählersignal Γ4 wieder gelöscht wird, nachdem das Wortmarkensignal in dem nachfolgenden Zwischenspeicherkreis 19 eingestellt ist.

^ao Im Normalfall belegt die Wortmarke die Triaden eins und zwei eines Zeichens, so daß die Decodierschaltungen 32 und 33 »L«-Potential führen. Das Ausgangssignal dieser durch das UND-Glied 37 verknüpften Potentiale wird durch das NAND-Glied 43

*5 mit dem Zählersignal 73 verknüpft und stellt über das NAND-Glied 47 den Speicherkreis 48 ein. Mit dem negierten Taktsignal auf Leitung L26 wird die Wortmarkeniqformation über das UND-Glied 20 in den Zwischenspeicherkreis 19 übertragen und übei Leitung L32 der Zähler 4 in die Stellung gebracht, daß bei der folgenden Triade das Zählersignal Γ4 entsteht, was in diesem Falle ohnehin dem normalen Ablauf entspräche.

Vom Ausgang des Zwischenspeicherkreises 19 erfolgt über L33 die Sperrung der Wiedergabesignale der einzelnen Spuren zu den Kontroll-Flip-Flops, die damit bis zur Löschung des Kreises 19 durch das Signal 71 in der Stellung verbleiben, die sie nach der dritten Triade innehaben. Nach Beendigung der vierter Triade (»blindes Zeichen«) entsteht mit dem negierten Taktsignal L26 auf Leitung L28 wiederum das Pufferansteuerungssignal, durch das die Wortmarkeninformation über das UND-Glied 29 in den Wortmarkenpuffer 14 übertragen wird und zur Ausgabe

♦5 an die Zentraleinheit bereitsteht. Auf Grund einei Querverbindung zwischen den Pufferteilen 14 und 1£ kann jetzt kein Steuersignal für die Zentraleinheit gebildet werden.

Nach Übernahme der Wortmarke durch die Zentraleinheit wird durch ein Endsignal auf Leitung L31 der Wortmarkenpuffer 14 wieder gelöscht.

Fehlererkennung

In der bisherigen Beschreibung wurde stets von einer ordnungsgemäßen Übertragung der Daten ausgegangen. Bei der Informationswiedergabe können jedoch mehrere Arten von Fehlern auftreten, die zt einem hohen Prozentsatz durch die Schaltungen dei Übertragungseinrichtung erkannt und zur Zentraleinheit gemeldet werden. Dazu gehören:

1. Querparitätsfehler

2. Längsparitätsfehler

3. überzahl oder Fehlen von Informationen

Da nur jedes Wort, in dem ein beliebiger Fehlei

enthalten ist, als falsch gekennzeichnet wird, werder alle Fehler unabhängig von ihrer Art bei Erkennung

gespeichert und ersi am Wortende ein einheitliche« Fehlersignal zur verarbeitenden Zentraleinheit ge-

609 516'26C

sendet.

Die an sich bekannte Querparitätsprüfschaltung 17 ist an die Ausgangsleitungen des Datenpuffers 13 angeschlossen. Bei Feststellung eines diesbezüglichen Fehlers während der Übertragung der einzelnen Zeichen aus dem Datenpuffer 13 zur Zentraleinheit wird der Fehlerzwischenspeicher 18 eingestellt. Nach Einspeichern des Wortmarkensignals in den Zwischenspeicherkreis 19 erfolgt mit dem Zählersignal 7"4 über die UND-Glieder 26 und 27 die Übernahme des Fehlersignals in den Fehlerpuffer 16. Von hier aus wird schließlich die Fehlermeldung an die Zentraleinheit abgegeben.

Die Prüfung der Parität pro Spur geschieht in der Längsredundanzschaltung 2. Beiinden sich eines oder mehrere Flip-Flops dieser Schaltung nach der Wiedergabe der Triade, während der die Wortmarke erkannt wird (im Normalfall eine dritte Triade), nicht in definierter Soll-Stellung, wird über ODER-Glieder 30 sowie UND-Glied 28 während des nachfolgenden Zählersignals TA der Längsparitätsfehler direkt in den Fehlerpuffer 16 übertragen.

Der Ausfall oder das Hinzukommen von einer, zwei oder drei Triaden in einem Wort bewirkt eine Verschiebung der Wortmarke, die von der Markenerkennungsschaltung 11 festgestellt, als Fehlersignal auf Leitung L30 an den Fehlerzwischenspeicher 18 abgegeben wird und gemeinsam mit dem Querparitätsfehler in den Fehlerpuffer 16 gelangt.

Bei Ausfall einer Triade im Wort erscheint die Wortmarke bereits während der Zählersignale 74 und 71 (statt 7Ί und Tl). Mit dem Signal TA liegt am Ausgang der Decodierschaltung 35 sofort »L«-Potential, welches über eine Leitungsverbindung Z,34 die Bildung des Steuersignals und damit die Weitergabe des fehlerhaften Zeichens an die Zentraleinheit verhindert. Mit dem folgenden Takt und dem Zählerausgangssignal 71 gelangt der zweite Teil der Wortmarke (die Speicherstellen sieben bis zwölf des Wiedergabespeichers 10 sind währenddessen noch nicht gelöscht) in den Wiedergabespeicher 10, wird von der Decodierschaltung 32 identifiziert und durch das UND-Glied 36 mit der ersten Wortmarkentriade verknüpft. Während des anschließenden Zählersignals Tl liefert das UND-Glied 40 »L«-Potential, wodurch am Ausgang des NOR-Gliedes 46 »O«-Potential auftritt und über das NAND-Glied 47 der Speicherkreis 48 eingestellt wird. Durch das am Ausgang des Negators 49 vorhandene »L«-Signal auf Leitung L30 wird der bereits für Querparitätsfehler vorhandene Fehlerzwischenspeicher 18 eingestellt und damit eine Fehlermeldung ausgelöst. Die Übertragung der Wortmarke in den Zwischenspeicherkreis 19, die Vorbereitung des Zählers für das Zählersignal TA und die Sperrung der Wiedergabesignale zu den Flip-Flops der Längsredundanzschaltung sind die gleichen wie bei normalem Ablauf.

Der Vorgang bei Ausfall oder Hinzukomme zweier Triaden, wobei die Wortmarke während de Zählersignale Ti und 7"4 auftritt, ist analog dem ebei beschriebenen.

Eine geringfügige Abweichung ist lediglich erfor derlich, wenn die Wortmarke mit den Zählersignalei TZ und T3 auftritt und mit dem 74-Signal über di< UND-Glieder 38,45,41, das NOR-Glied 46 und dai NAND-Glied 47 den Speicherkreis 48 einstellt.

Über eine Ausgangsleitung L35 des Speicherkrei ses 48 wird vorerst das Pufferansteuerungssignal ver hindert. Nach Einstellen der Wortmarke in den Zwischenspeicherkreis 19 und Vorbereiten des Zählers 4 für das Signal TA, das damit ein zweites Mal entsteht

¹S wobei der Speicherkreis 48 gelöscht wird, sperrt dei mit der Rückflanke des vorangegangenen Signals TA eingestellte Speicherkreis 44 nunmehr über das UND-Glied 45 die nochmalige Einstellung der Wortmarke in den Speicherkreis 48.

»° Damit ist der gleiche Rhythmus wie bei den vorausbeschriebenen Fällen wieder hergestellt, und mit dem negierten Taktsignal nach Beendigung des Zählersignals TA befindet sich die Wortmarkeninformation im Wortmarkenpuffer 14, so daß mit dem Zählersignal

^a5 71 des folgenden Zeichens auch die Speicherkreise 19 und 44 gelöscht werden können.

In jedem Falle einer Verschiebung der Woitmarke um einen, zwei oder drei Wiedergabeschritte (Triaden) werden über NOR-Glied 46, Negator 49 und Leitung L30 der Fehlerzwischenspeicher 18 und davon ausgehend der Fehlerpuffer 16 eingestellt. Die Einstellung des Fehlerpuffers 16 bewirkt - unabhängig von der Fehlerart - die Kennzeichnung des betreffenden Wortes als falsch.

Sobald nach Erkennen einer Wortmarke der Wortmarkenpuffer 14 eingestellt ist, werden über eine Leitung L36 die drei Kontroll-Flip-Flops der Längsredundanzschaltung 2 in Grundstellung gebracht. Sie sind damit für die Durchführung der Längsparitäts-

kontrolle des nächsten Wortes vorbereitet.

Nach Übernahme der Wortmarken - und gegebenenfalls Fehlerinformation in die Zentraleinheit erfolgt über die Leitung L31 eine Löschung der Pufferteile 14, 15 und 16. Während der ersten Triade des folgenden Zeichens werden auch der Speicherkreis 19 für das Wortmarkensignal gelöscht und über L33 die Sperre für die Wiedergabeimpulse zu den Kontroll-Flip-FIops der Längsredundanzschaltung 2 aufgehoben. Da, wie bereits weiter oben erwähnt, auch der Zähler 4 nach Erkennen einer Wortmarke stets in eine vorgeschriebene Stellung gebracht wird, ist so die Verschiebung eines Fehlers, speziell des Längsredundanzfehlers und des durch Ausfall oder Hinzukommens von Informationen bedingten Fehlers über die Wortgrenze hinaus ausgeschlossen. Damit ist die Schaltungsanordnung zur Aufnahme weiterer Informationen vom Aufzeichnungsträger bereit.

Hierzu 3 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Schaltungsanordnung zur Steuerung der Umsetzung und wechselseitigen Übertragung von Informationen zwischen einer jeweils ein Zeichen parallel verarbeitenden Zentrale und einem mehrspurigen, magnetischen Aufzeichnungsträger, auf dem ein Zeichen in mehreren Teilschritten dargestellt ist, dadurch gekennzeichnet, daß die Ausgangssignale (Tl... 7*4) eines in beiden Übertragungsrichtungen mit jedem Teilschritt eines Zeichens schahbaren Zählers (4), dessen Zählkapazität der Anzahl an Zeidienschritten entspricht,

a) zur Bildung der zu einem Zeichen gehörenden Aufzeichnungsschritte einem Parallel-Serien-Umsetzer (1),

b) zur Bildung von Wortmarken und Längsredundanzzeichen während bestimmter Auf-Zeichnungsschritte einer Marken- und Kontrollzeichenschaltung (5),

c) zur Eintragung der Wiedergabeschritte in die zugeordneten Speicherplätze einem als Serien-Parallei-Wandler wirkenden Wiedergabespe icher (10),

d) einer Markenerkennungsschaltung (11) zur Identifizierung des Markencodes und Prüfung der richtigen Lage der bestimmten Zeichenschritten zugeordneten Markenschritte und

e) Verknüpfungsschaltungen (23...29) zur Ansteuerung eines die Ausgangssignale bereitstellenden Puffers (12) zuführbar sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Markenerkennungsschaltung zur Identifizierung der Markenschritte eine der Anzahl an Zeichenschritten entsprechende Anzahl Decodierschaltungen (32...35) beinhaltet, deren Ausgänge gemäß der Anzahl zusammengehöriger Markenschritte durch erste logische Glieder (36...39) zu /i Markensignalcn zusammengefaßt und diese durch zweite logische Glieder (40... 43) mit je einem Zählersignal (Tl... TA) verknüpft sind und zu einem Speicherkreis (48) für Marken führen und daß /ι bis 1 nicht zyklusrichtige Markensignale zusätzlich ein Fehlersignal (L30) erzeugen.

3. Schaltungsanordnung nach Anspruch 1 und

2, dadurch gekennzeichnet, daß der Zähler (4) durch das im Speicherkreis (48) eingestellte Markensignal in die Grundstellung bringbar ist.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Puffer (12) aus Speicherkreisen für Daten (13), Marke (14), Steuersignal (15) und Fehler (16) besteht.

5. Schaltungsanordnung nach Anspruch 1 und

3, dadurch gekennzeichnet, daß dem Puffer-Speicherkreis für Fehler (16) ein Fehlerspeicherkreis (18) für Querparitäts- und Markenverschiebefehler vorgeschaltet ist.