DE2217210A1 - Ueberlagerungsempfaenger mit digitaler anzeige der empfangsfrequenz - Google Patents
Ueberlagerungsempfaenger mit digitaler anzeige der empfangsfrequenzInfo
- Publication number
- DE2217210A1 DE2217210A1 DE2217210A DE2217210A DE2217210A1 DE 2217210 A1 DE2217210 A1 DE 2217210A1 DE 2217210 A DE2217210 A DE 2217210A DE 2217210 A DE2217210 A DE 2217210A DE 2217210 A1 DE2217210 A1 DE 2217210A1
- Authority
- DE
- Germany
- Prior art keywords
- counting
- stage
- counter
- correction circuit
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/02—Indicating arrangements
- H03J1/04—Indicating arrangements with optical indicating means
- H03J1/045—Indication of the tuning band, the bandwidth, tone control, the channel number, the frequency, or the like
- H03J1/047—Indication of the tuning band, the bandwidth, tone control, the channel number, the frequency, or the like using electronic means, e.g. LED's
- H03J1/048—Indication of the tuning band, the bandwidth, tone control, the channel number, the frequency, or the like using electronic means, e.g. LED's with digital indication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Circuits Of Receivers In General (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
STEMENSAKTIENGESELISCHilPT München, den 1 O- APR. 197 2
Berlin und München Wittelsbacherplatz 2
72/6560
Überlagerungsempfänger mit digitaler Anzeige der Empfangsfrequenz
Die Erfindung bezieht sich auf einen Überlagerungsempfänger mit digitaler Anzeige der Empfangsfrequenz, bei dem ein
mehrstufiger Zähler zur Zählung der Schwingungen eines Überlagerungsoszillators
unter Berücksichtigung des Frequenzversatzes seiner Überlagerungsfrequenz gegenüber der Empfangsfrequenz dient.
Bei einem bekannten Empfänger dieser Art (DT-AS 1 190 522)
wird der Frequenzversatz der gezählten Überlagerungsfrequenz gegenüber der Empfangsfrequenz durch eine entsprechende Ausgangsstellung
des Zählers berücksichtigt, die so gewählt ist, daß der nach Beendigung des Zählvorgangs erreichte Zählerstand
unmittelbar den Wert der Empfangsfrequenz angibt. Die zur Einrichtung einer solchen Zählerausgangsstellung erforderlichen
schaltungstechnischen Maßnahmen können jedoch je nach dem Wert
des Frequensversatzes unter Umständen recht kompliziert sein.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Überlagerungsempfänger der eingangs genannten Art so auszubilden,
daß ein vorgegebener Versatz der Überlagerungsfrequenz gegenüber der Empfangsfrequenz bei der Zählung in besonders
einfacher Y/eise berücksichtigt wird. Erfindungsgeraäß
geschieht dies mittels einer vom Ausgang einer Zählerstufe gesteuerten Korrekturschaltung, die die nächstfolgenden
Zählerstufen entweder während des Auftretens einer dem Versatz proportionalen Anzahl von Übertragsimpulsen der erstgenannten
Zählerstufe mittels eines Sperrsignals sperrt oder ihnen nach dem Auftreten des ersten Übertragsimpulses eine entsprechende
Anzahl von zusätzlich erzeugten Zählimpulsen eingangs-
VPA 9/4-43/6 St/Mo 309844/0539 -2-
seitig zuführt.
Der mit der Erfindung erzielbare Vorteil liegt insbesondere
darin, daß zur Berücksichtigung eines vorgegebenen Frequenzversatzes lediglich in die von der übrigen Empfängerschaltung
trennbare Korrekturschaltung eingegriffen zu werden braucht, nicht jedoch in die eigentliche Schaltung des Frequenzzähler
s. Durch eine minimale Anzahl von Verbindungsstellen zv/ischen beiden Schaltungsteilen ist die Korrekturschaltung
als vorzugsweise steckbare Zusatzbaugruppe oder in integrierter Schaltungstechnik als leicht abtrennbare Teilschaltung
besonders einfach zu realisieren. Das führt weiterhin zu einer leichten gegenseitigen Austauschbarkeit einzelner
solcher, auf verschiedene Werte des Frequenzversatzes abgeglichener Zusatzbaugruppen oder zu einer einfachen Möglichkeit
der Umschaltung zwischen ihnen.
Die Erfindung wird nachfolgend anhand eines in der Zeichnung
dargestellten, bevorzugten Ausführungsbeispiels näher erläutert. Dabei zeigt:
Fig.1 den prinzipiellen Schaltungsaufbau einer nach der Erfindung
ausgebildeten Empfängerschaltung mit einer zeitweise sperrbaren Zählerstufe und
Fig.2 eine SchaltungsVariante zu Fig.1 mit einer unterschiedlichen
Rückstellung und Sperrung eines Logik-Bausteins.
In Fig.1 ist ein Überlagerungsempfänger unter Weglassung der
zur Erklärung der Erfindung nicht wesentlichen Teile schematisch dargestellt: Dem Empfängereingang 1 ist eine Frequenzumsetzungsstufe
2 nachgeordnet, in der das empfangene Signal bzw. Signalgemisch der Frequenz bzw. Mittenfrequenz f auf
eine Zwischenfrequenz fZF umgesetzt wird. Die Umsetzungsstufe 2 enthält dazu einen Modulator, dem eine von einem abstimmbaren
Überlagerungsoszillator 3 bereitgestellte Über-
VPA 9/443/6 -3-
309844/0539
lagerungsfrequenz f zugeführt wird und ein ausgangsseiti-·
ges Bandpaßfilter, das die Zwischenfrequenzen selektiert und die Übertragungsbandbreite für die umgesetzten Signale festlegt.
Diese werden dann in einem Zwischenfrequenzverstärker 4 verstärkt und über einen Zwischenfrequenzausgang 5 |
nachfolgenden, im einzelnen nicht dargestellten Schaltungsteilen zugeführt, die im Falle der Verwendung des Empfängers
zu Meßzwecken beispielsweise aus einem Meßgleichrichter und irgendwelchen, insbesondere ein Zeigerinstrument 6 enthaltenden
Auswerteeinrichtungen oder für Zwecke der Nachrichtenübertragung aus Demodulations- und Niederfrequenzstufen bestehen.
Zur digitalen Anzeige der jeweiligen Empfangsfrequenz f , auf die der Empfänger abgestimmt ist, werden die Schwingungen
des Überlagerungsoszillators 3 in einem mehrstufigen Zähler Z1
bis Z5 gezählt, wobei das dem Wert von f entsprechende, unmittelbare
Zählergebnis durch eine unter der Annahme f = f - f-,™
vorzunehmende Subtraktion eines der Zwischenfrequenz f^™ entsprechenden
Betrages zunächst korrigiert wird und erst das korrigierte Erbegnis zur Anzeige gebracht wird. Eine Addition
des genannten Betrages wäre für den bei dem Ausführungsbeispiel nach Fig.1 nicht vorliegenden Fall erforderlich, daß
die Überlagerungsfrequenz der Bedingung f = f - f„j, genügt.
Die Ausgangsspannung des ÜberlagerungsOszillators 3 wird nach
dem Durchlaufen eines Verstärkers 7 in einem Schmitt-Trigger 8 : in eine Zählimpulsreihe umgeformt und einem NAND-Gatter 9 zugeführt,
das die während des Anliegens eines über die Klemme zuführbaren Torimpulses 11 auftretenden Zählimpulse an die
erste Zählerstufe Z1 gelangen läßt. Deren Übertragsimpulse
werden der Zählerstufe Z2 als Zählimpulse zugeführt, wobei die weiteren Zählerstufen Z3 bis Z5 entsprechend angesteuert werden.
Die jeweils erreichten Zählerstände werden von Decodierstufen D1 bis D5 entschlüsselt und mittels Ausgabeleitungen A1
bis A5 und ansteuerbaren Ziffernanzeigeröhren oder dergl.
VPA 9/443/6 -4-
309844/0539
R1 bis R5 in an sich "bekannter Weise digital angezeigt.
Legt man an die Rucksetzeingänge der Zählerstufen Z1 "bis Z3
und Z5 über die Klemme 12 jeweils eine logische "0" an, so sind diese Stufen für die Zählung vorbereitet. Gleichzeitig
liegt jedoch am Rücksetzeingang 13 von Z4 eine logische "L", die diese Stufe sperrt. Die Sperrung wird erst dann aufgehoben,
wenn im Verlaufe der Impulszählung von der Zählerstufe Z3 eine vorgegebene Anzahl von Übertragsimpulsen P an eine Korrekturschaltung
14 abgegeben worden ist, die darauf mit einer Änderung ihres Ausgangszustandes reagiert, welche ihrerseits
am Rücksetzeingang 13 zu einer Umschaltung in den Zustand "0" und damit zu einer Entsperrung von Z4 führt. Me Anzahl der
auf diese Weise nicht gezählten Übertragsimpulse P von Z3 soll dabei dem Betrag von f„p und damit dem Frequenzversatz
der Überlagerungsfrequenz f gegenüber der Empfangsfrequenz f
proportional sein.
Der Eingang 15 der Korrekturschaltung 14 ist mit dem Eingang
einer Zählstufe 16 verbunden, deren Zählkapazität entv/eder dem gesamten Frequenzversatz f„F oder seinem 2n-ten Teil
entspricht, wobei im letzteren Pail n+1 JK-Flip-Flops in
Kette nachgeschaltet sind. In Fig.1 ist davon ausgegangen, daß die Zählkapazität dem halben Frequenzversatz entspricht
(n=1), daher schließen sich zwei JK-Flip-Flops 17 und 18 an,
die über ihre Zähleingänge angesteuert werden, an ihren J- und K-Eingängen jeweils auf "L" gesetzt sind und somit über
ihre Ausgänge Q als binäre Teiler arbeiten. Dieser zweigliedrigen binären Teilerkette werden die Übertragsimpulse von 16
zugeführt. Der Ausgang Q von 18 ist einerseits mit einem Rücksetzeingang
19 der Zählstufe 16 verbunden und andererseits mit dem Ausgang 20 der gesamten Korrekturschaltung.
Beim Anlegen einer "0" an die Klemme 12 wird über den Negator 21 eine logische "L" an den Rücksetzeingang 22 von 16
VPA 9/443/6 -5-
30984W0539
gelegt, an die Rücksetzeingänge 23 und 24 über weitere, nicht
eingezeichnete Negatoren jeweils eine Null. Da der Ausgang Q von 18 an den Rücksetzeingang 19 im Ausgangszustand ebenfalls
eine "0" legt, ist die Korrekturschaltung für eine Zählung der Übertragsimpulse P von Z3 vorbereitet. !Dabei befindet
sich, wie bereits beschrieben, der Ruckste11eingang 13 von Z4
im Sperrzustand "L", der über ein NAND-Gatter 25 vom Ausgang des Negators .21 und vom Ausgang 20 der Korrekturschaltung abgeleitet
wird. Nach dem Einzählen einer dem Frequenzversatz f^
proportionalen Anzahl von Übertragsimpulsen P wird dann der Ausgang Q von 18 in den Zustand "L" übergeführt, der einerseits
das Sperrsignal "L" über.das NAND-Gatter 25 vom Rücksetzeingang 13 abgeschaltet und andererseits den Rücksetzeingang
19 mit einem Rücksetz- und Sperrsignal belegt. Damit wird wird die Zählerstufe Z4 entsperrt und die Korrekturschaltung
14 gleichzeitig gegenüber den am Eingang 15 anliegenden Impulsen P gesperrt. Der schließlich erreichte Zählerstand
wird in den Ziffernanzeigeröhren R1 bis R5 angezeigt. Nach
Beendigung des Zählvorganges wird dann der Klemme 12 ein "L"-Signal zugeführt, das eine Rückstellung und Sperrung der
Zählerstufen Z1 bis Z3 und Z5, der Flip-Flops 17 und 18 sowie
über den Ausgang 20 auch der Zählerstufe Z4 bewirkt. Die Vorbereitung der gesamten Zählerschaltung für die nächste Zählung
erfolgt dann wieder durch das Anlegen des Zustands "0" an die Klemme 12.
Für den Sonderfall, daß die Korrekturschaltung 14 innerhalb
des gesamten, durch die Länge des Torimpulses 11 gegebenen
Zählvorgangs nicht vollständig durchgezählt hat, ergibt sich nach der Schaltung von Fig.1 die Schwierigkeit, daß einerseits
eine falsche Empfangsfrequenz f angezeigt wird und andererseits ein Rücksetzen der Zählstufe 16 nicht gewährleistet
ist. Eine falsche Anzeige kann in relativ einfacher Weise dadurch vermieden werden, daß eine Helltastung der Anzeigemittel
nur dann erfolgt, wenn das Sperrsignal "L" vom
VPA 9/443/6 -6-
309844/0539
Eingang 13 abgeschaltet wird. Hierzu wird zweckraäßigerweise
eine über ein NAND-Gatter von diesem Eingang abgeleitete Steuerspannung herangezogen. Zur sicheren Rücksetzung der
Zählstufe 16 empfiehlt sich allerdings die SchaltungsVariante
nach Pig.2. Hier wird bei sonst gleichem Schaltungsaufbau wie
in Fig.1 das Rücksetz- und Sperrsignal für die Zählstufe 16 von den Ausgangssignalen des Negators 21 und des NAND-Gatters
über ein weiteres NAND-Gatter 26 abgeleitet. Damit erfolgt die Rückstellung von 16 durch das gemeinsame Rückstell- und Sperrsignal
"L" an der Klemme 12.
Ein wesentlicher Vorteil der Erfindung liegt darin, daß die Korrekturschaltung 14 in einfacher Weise zu einer Baugruppe
zusammenfaßbar ist, die insbesondere über in den Schaltungspunkten 15>
20 und 27 angeordnete Steckverbinder an die übrige Empfängerschaltung angeschlossen werden kann. Dazu kommen
dann lediglich noch zwei weitere Verbindungen in den Punkten 28 und 29 für die Zuführung der Betriebspotentiale und im
Falle der Ausführungsform nach Fig.2 eine Verbindung 30 für die Zuführung des Rückstellsignals an die Zählstufe 16. Die
einzelnen Bauelemente der Korrekturschaltung können vor allem auch auf einer steckbaren Leiterplatte angeordnet sein oder
ein leicht abtrennbarer Bestandteil einer integrierten Halbleiterschaltung sein. Von besonderer Bedeutung ist es dabei,
daß beim Trennen der Korrekturschaltung von der übrigen Empfängerschaltung die Funktion der letzteren nur insoweit
beeinflußt wird, als die Berücksichtigung des Frequenzversatzes fZp entfällt und die Überlagerungsfrequenz fu direkt
angezeigt wird.
Für die zweite Alternative der Empfängerschaltung nach der Erfindung, bei der einer oder mehreren Zahlerstufennach dem
Auftreten des ersten Übertragsimpulses der vorhergehenden Zählerstufe eine dem Frequenzversatz f7™ proportionale An-
zu— zahl von zusätzlich erzeugten Zählimpulsen geführt wird,
VPA 9/443/6 -7-
3098Λ4/0539
ist es zweckmäßig, einen Start-Stop-Generator herkömmlicher
Ausbildung eu verwenden, der vom ersten Übertragsimpuls der
steuernden Zählerstufe zur Abgabe einer vorgegebenen Anzahl
von Impulsen veranlaßt wird»
Die in den Figuren 1 und 2 dargestellten Schaltungen oder
einzelne Teile von ihnen können in an sich bekannter Weise so abgeändert werden, daß der gewünschte Punktionsablauf auch unter Verwendung der jeweils inversen logischen Signale erhalten bleibt.
einzelne Teile von ihnen können in an sich bekannter Weise so abgeändert werden, daß der gewünschte Punktionsablauf auch unter Verwendung der jeweils inversen logischen Signale erhalten bleibt.
7 Patentansprüche
2 Figuren
2 Figuren
VPA 9/443/6 -8-
309844/0539
Claims (7)
- PatentansprücheÜberlagerungsempfänger mit digitaler Anzeige der Empfangsfrequenz, bei dem ein mehrstufiger Zähler zur Zählung der Schwingungen eines Uberlagerungsoszillators unter Be- ; rücksichtigung des Frequenzversatzes seiner Überlagerungsfrequenz gegenüber der Empfangsfrequenz dient, gekennzeichnet durch eine vom Ausgang einer Zählerstufe (Z3) gesteuerte Korrekturschaltung (14), die die nächstfolgenden Zählerstufen (Z4), entweder während des Auftretens einer dem Versatz (fz-p) proportionalen Anzahl von Übertragungsimpulsen (P) der erstgenannten Zählerstufe (Z3) mittels eines Sperrsignals sperrt oder ihnen nach dem Auftreten des ersten Übertragsimpulses (P) eine entsprechende Anzahl von zusätzlich erzeugten Zählimpulsen eingangsseitig zuführt.
- 2. Überlagerungsempfänger nach Anspruch 1, dadurch gekennzeichnet , daß die Korrekturschaltung (H) eine Zählstufe (16) mit einer insbesondere dem 2n~ten Teil (n=1,2...) des Versatzes (fZjJ entsprechenden Zählkapazität enthält, der mehrere Flip-Flops (17,18) in Kette nachgeschaltet sind, und daß der Q-Ausgang des letzten Flip-Flops (18) einerseits bis zu dem vollständigen Durchzählen der Korrekturschaltung (14) das Sperrsignal für die nächstfolgende Zählerstufe (Z4) liefert und andererseits nach dem vollständigen Durchzählen die Zählstufe (16) mit einem Rücksetz- und Sperrsignal beaufschlagt.
- 3. Überlagerungsempfänger nach Anspruch 2, dadurch gekennzeichnet , daß den Rücksetzeingängen der durch die Korrekturschaltung (14) nicht beeinflußtenVPA 9/443/6 _9_309844/0539Zählerstufen (Z1 bis Z3,Z5) ein gemeinsames Rücksetz- und Sperrsignal als logische 11L" zuführbar ist, daß dem Rücksetzeingang (13) der beeinflußten Zählerstufe (Z4) ein NAND-Gatter (25) vorgeschaltet ist, dessen erster Eingang mit dem Q-Ausgang des letzten Flip-Flops (18) verbunden ' ist und dabei vor dem vollständigen Durchzählen der Korrekturschaltung (14) eine logische "0", nach dem Durchzählen dagegen eine logische "L" zugeführt erhält, daß dessen zweitem Eingang das gemeinsame Rücksetz- und Sperrsignal über einen Negator (21) zugeführt wird, dessen Ausgang zusätzlich mit Rücksetzeingängen (22,23,24) der Zählstufe (16) und der Flip-Flops (17,18) verbunden ist, und daß gegebenenfalls die genannten logischen Signale unter entsprechender Abänderung der Schaltung durch die inversen Signale ersetzbar sind.
- 4. Überlagerungsempfänger nach Anspruch 3, dadurch gekennzeichnet , daß das Rücksetz- und Sp.errsignal für die Zählstufe (16) von den Ausgangssignalen des Negators (21) und des NAND-Gätters (25) über ein weiteres NAND-Gatter (26) ableitbar ist.
- 5. Überlagerungsempfänger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die Anzeige des Zählerstandes im Falle der Sperrung der nächstfolgenden Zählerstufe (Z4) jeweils erst nach der Abschaltung des Sperrsignals freigegeben wird.
- 6. Überlagerungsempfänger nach Anspruch 1, dadurch gekennzeichnet , daß die Korrekturschaltung einen Start-Stop-Generator enthält, der von dem ersten Übertragsimpuls der steuernden Zählerstufe (Z3) zur Abgabe einer vorgegebenen Anzahl von Impulsen veranlaßt wird.VPA 9/443/6 -10-309844/0539
- 7. Überlagerungsempfänger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die Korrekturschaltung (H) zu einer für einen vorgegebenen Versatz (fZp) einrichtbaren, vorzugsweise auf einer leiterplatte oder -karte angeordneten und insbesondere über Steckverbindungen (15>20,27,28,29) anschaltbaren Baugruppe zusammengefaßt ist und daß bei einer Trennung derselben von der übrigen Empfängerschaltung die Punktion der letzteren nur insoweit beeinflußbar ist, als die Berücksichtigung eines Versatzes (f^n) entfällt.VPA 9/445/6309844/0539
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2217210A DE2217210C3 (de) | 1972-04-10 | 1972-04-10 | Überlagerungsempfänger mit digitaler Anzeige der Empfangsfrequenz |
GB1623973A GB1432222A (en) | 1972-04-10 | 1973-04-05 | Superheterodyne receivers |
US348684A US3885218A (en) | 1972-04-10 | 1973-04-06 | Superheterodyne receiver having a digital indication of the received frequency |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2217210A DE2217210C3 (de) | 1972-04-10 | 1972-04-10 | Überlagerungsempfänger mit digitaler Anzeige der Empfangsfrequenz |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2217210A1 true DE2217210A1 (de) | 1973-10-31 |
DE2217210B2 DE2217210B2 (de) | 1978-02-09 |
DE2217210C3 DE2217210C3 (de) | 1978-10-12 |
Family
ID=5841508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2217210A Expired DE2217210C3 (de) | 1972-04-10 | 1972-04-10 | Überlagerungsempfänger mit digitaler Anzeige der Empfangsfrequenz |
Country Status (3)
Country | Link |
---|---|
US (1) | US3885218A (de) |
DE (1) | DE2217210C3 (de) |
GB (1) | GB1432222A (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS551737B2 (de) * | 1974-05-17 | 1980-01-16 | ||
DE2435088A1 (de) * | 1974-07-22 | 1976-02-12 | Braun Ag | Frequenzanzeige fuer rundfunkempfangsgeraete |
JPS5712608Y2 (de) * | 1975-10-21 | 1982-03-12 | ||
US4103290A (en) * | 1976-02-14 | 1978-07-25 | Trio Kabushiki Kaisha | Digital frequency display device |
US4247950A (en) * | 1978-03-13 | 1981-01-27 | Sanyo Electric Co., Ltd. | Display for frequency received by radio receiver |
US4225972A (en) * | 1978-05-30 | 1980-09-30 | Nippon Gakki Seizo Kabushiki Kaisha | System for indicating frequency of station signal received by superheterodyne radio receiver |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3244983A (en) * | 1963-03-06 | 1966-04-05 | Gen Dynamics Corp | Continuously tunable direct reading high frequency converter |
US3701951A (en) * | 1971-01-05 | 1972-10-31 | Emerson Electric Co | Digital indicator for use with tunable electronic apparatus |
US3681707A (en) * | 1971-04-27 | 1972-08-01 | Autech Corp | Digital adf tuning indicator |
US3758853A (en) * | 1972-03-20 | 1973-09-11 | Heath Co | Method of and apparatus for determining a tuned frequency |
-
1972
- 1972-04-10 DE DE2217210A patent/DE2217210C3/de not_active Expired
-
1973
- 1973-04-05 GB GB1623973A patent/GB1432222A/en not_active Expired
- 1973-04-06 US US348684A patent/US3885218A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE2217210C3 (de) | 1978-10-12 |
DE2217210B2 (de) | 1978-02-09 |
US3885218A (en) | 1975-05-20 |
GB1432222A (en) | 1976-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2848490A1 (de) | Programmierbare impulsunterdrueckungs- frequenzteilerschaltung | |
DE3743731C2 (de) | Verfahren und Schaltungsanordnung zur Regelung der Phasenlage zwischen einem erzeugten Code und einem in einem empfangenen spektral gespreizten Signal enthaltenen empfangenen Code | |
DE2936250C2 (de) | Digitaler Frequenz-Synthesizer | |
DE1616439B1 (de) | Verfahren und Schaltungsanordnungen zur Signalumwandlung | |
DE2217210A1 (de) | Ueberlagerungsempfaenger mit digitaler anzeige der empfangsfrequenz | |
DE2253015A1 (de) | Breitbanddiskriminator | |
DE2333187A1 (de) | Statisches fernsteuerungsrelais | |
DE2910917A1 (de) | Teilerschaltung | |
EP0614587B1 (de) | Demodulationsverfahren mit anwendung einer quadraturmodulation | |
DE2257578A1 (de) | Frequenzzaehler | |
DE823604C (de) | Verfahren und Anordnung zur Umformung von Impulsen | |
DE2305368C3 (de) | Empfänger für Videosignale | |
DE2606230C3 (de) | Abstimmschaltung für Überlagerungsempfänger | |
DE4302438A1 (de) | Schaltungsanordnung zur Frequenzteilung durch eine ungerade Zahl | |
DE2126172C3 (de) | Impulsumsetzer zur Dynamikkompression von A modulationssystemen | |
DE2428367C2 (de) | Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von Datensignalen | |
DE2748075A1 (de) | Schaltungsanordnung zur verkuerzung der einphaszeit eines phasenregelkreises auf die phasenlage von eingangssignalen | |
DE2337674B2 (de) | System zur Erzeugung von Synchronisier- bzw. Steuersignalen und eines mit den Synchronisiersignalen verkoppelten Farbträgersignals für ein PAL-Farbfemsehsystem | |
DE2153228A1 (de) | Digitale schaltungsanordnung | |
DE2261352C3 (de) | Vorrichtung zum Umwandeln einer ersten Folge periodischer Impulse in eine zweite Folge periodischer Impulse mit niedriger Frequenz | |
DE3114037A1 (de) | "frequenzvergleichsschaltung fuer ein digitales abstimmsystem" | |
DE4210265A1 (de) | Verfahren und Vorrichtung zur digitalen Aufbereitung frequenzmodulierter Signale, insbesondere für Funkempfänger | |
DE2224120C3 (de) | ||
DE2011094C (de) | Pulsphasenmodulator | |
DE1762149B2 (de) | Nulldurchgangsdetektor zum Wiederge winnen von Binardaten aus einem frequenz umgetasteten Tragersignal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |