DE2148948B2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Speicheranordnung der im Oberbegriff des Patentanspruchs 1 angegebenen Art.

Aus dem US-Patent 35 33 089 ist eine auf einem Halbleiterkörper integrierte Speicheranordnung bekannt, deren einzelne Speicherelemente aus jeweils einem Speicherkondensator und einem diesem vorgeschalteten Transistor bestehen. Der Speicherkondensator setzt sich dabei aus einander parallel geschalteten Teilkapazitäten zusammen, von denen die erste aus der Kapazität zwischen einem an der Grenzfläche des Halbleiterkörpers angeordneten, umdotierten Gebiet und einem durch eine dünne Isolierschicht von der

ίο Grenzfläche getrennten metallischen Belegung gebildet ist. Diese Belegung ist streifenförmig ausgebildet und an ein Bezugspotential geschaltet. Das umdotierte Gebiet stellt ein senkrecht zur Kanalrichtung des Transistors verlängertes Draingebiet des letzteren dar. Die zweite Teilkapazität des Speicherkondensators besteht aus der Sperrschichtkapazität zwischen dem umdotierten Gebiet und dem Halbleiterkörper, wobei ein Teil dieser Sperrschichtkapazität zwischen dem Draingebiet und dem Halbleiterkörper liegt. Da die Kondensatoren der Speicheranordnung trotz der herstellungsbedingten Lagetoleranzen der streifenförmig ausgebildeten metallischen Belegung und des umdotierten Gebiets gegeneinander möglichst gleich groß sein sollen, ist das umdotierte Gebiet so angeordnet, daß sich ein Teil desselben in lateraler Richtung über den Rand der metallischen Belegung hinaus erstreckt. Damit vergrößert sich jedoch der Raumbedarf für den Speicherkondensator. Im einzelnen wird hierdurch der minimale gegenseitige Abstand zweier nebeneinander liegenden

■50 Zeilen der Speicheranordnung vergrößert.

Aus der US-PS 33 87 286 ist weiterhin ein Ein-Transistor-Speicherelement mit einem neben und unter dem Draingebiet des Transistors liegenden Speicherkondensator bekannt. Auch bei diesem Speicherelement wird

γ-, die äußere Begrenzung des Speicherkondensators teilweise durch die äußere Begrenzung eines an der Grenzfläche des Halbleiterkörpers liegenden, umdotierten Halbleitergebiets gebildet.
Aus der DE-OS 19 59 629 ist ein als Schaltelement

bo verwendeter Kondensator bekannt, der als Dielektrikum eine auf der Oberfläche eines Halbleiterkörpers befindliche Isolierschicht hat, auf der eine Kondensatorelektrode angeordnet ist. Die zugehörige Gegenelektrode des Kondensators wird durch eine Inversions-

t,s schicht gebildet, die sich an der Oberfläche des Halbleiterkörpers dann ausbildet, wenn zwischen der erstgenannten Elektrode des Kondensators und dem Halbleiterkörper eine entsprechend gepoltc elektrische

Spannung anliegt Der eine Anschluß des Kondensators wird dabei in Abhängigkeit von einer der erstgenannten Kondensatorelekfode zugeführten Spannung kapazitiv mit dem anderen Anschluß des Kondensators verbunden. Fehlt diese Spannung, so ist die Verbindung unterbrochen.

Bei Speicheranordnungen stellt sich das Problem, eine möglichst große Packungsdichte der einzelnen Speicherelemente zu erreichen, damit für eine vorgegebene Anzaiii von zu speichernden Bits ein möglichst geringer Raumbedarf erforderlich ist. Verbunden mit dieser Zielsetzung ist es, eine möglichst geringe parasitäre Kapazität der Digitleitungen relativ zur Kapazität des Speicherkondensators zu erhalten. Solche parasitären Kapazitäten verringern nämlich durch Aufteilung der zuvor gespeicherten Ladung das gewünschte Auslesesignal des einzelnen Speicherelements. "

Es ist somit eine Aufgabe der vorliegenden Erfindung, eine Speicheranordnung mit Ein-Transistor-Speicherelementen anzugeben, die einen möglichst geringen Raumbedarf mit möglichst geringer parasitärer Kapazität der Digitleitungen relativ zur Kapazität des Speicherkondensators bei einer maximalen Anzahl erfaßbarer Speicherelemente hat 2>

Diese Aufgabe wird mit einer Speicheranordnung nach dem Oberbegriff des Patentanspruchs erfindungsgemäß durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale gelöst.

Der mit der Erfindung erzielbare Vorteil livigt insbesondere darin, daß die im Halbleiterkörper liegenden lateralen Begrenzungen des Speicherkondensators eines Speicherelements nicht durch umdotierte Halbleitergebiet bestimmt sein müssen, sondern durch die lateralen Begrenzungen von leitenden Belegungen r> gegeben sind, die durch eine Isolierschicht von dem Halbleiterkörper getrennt sind. Hierdurch entstehen kleinere Fertigungstoleranzen bezüglich der lateralen Abmessungen der Speicherkondensatoren.

Weitere Ausgestaltungen der Erfindung gehen aus den Unteransprüchen hervor.

Die Anordnung nach dem Patentanspruch 9, bei der die Speicherkondensatoren einer Reihe von Speicherelementen in abwechselnder Reihenfolge an die dieser Reihe zugeordnete Digitleitung angeschlossen sind, ergibt den zusätzlichen Vorteil, daß die Digitleitung entsprechend kurz ausgebildet ist, so daß ihre parasitäre Kapazität kleiner ist als bei Digitleitungen mit einseitig angeschlossenen Speicherelementen. Damit kann bei gleichbleibendem Auslesesignal eine Verringerung der ,0 jeweiligen Speicherkapazitäten vorgenommen werden, was eine Flächenersparnis mit sich bringt. Außerdem liegen hierbei die Anschlüsse der einzelnen Transistoren der Speicherelemente auf der Oberfläche dei Anordnung gegeneinander versetzt. Y-,

Weitere Erläuterungen der Erfindung gehen aus der nachfolgenden, anhand der Figuren gegebenen Beschreibung eines Ausführungsbeispiels der Erfindung hervor.

Fig. 1 zeigt einen Ausschnitt einer Aufsicht einer bo erfindungsgemäßen Speicheranordnung, aus der das Lay-out besonders gut zu erkennen ist.

Fig.? gibt eine Schnindarstellung gemäß der Linie Λ -A 'der F i g. 1 wieder.

F i g. 3 zeigt einen bei der Erfindung verwendeten, an μ sich bekannten Kondensator in der speziellen Ausführungsform mit eine'n dotierten Gebiet, das den Rand des Kondensators si ha rf begrenzt.

Das in den F i g. 1 und 2 gezeigte erfindungsgemäße Lay-out der Speicheranordnung hat eine besonders große Packungsdichte der einzelnen Speicherelemente. Dabei haben bereits die verwendeten Kondensatoren einer, optimal kleinen Flächenbedarf. Der besseren Übersichtlichkeit halber sind die Einzelheiten der F i g. 1 und 2 mit größeren Abständen voneinander dargestellt, als dies der tatsächlichen Ausführung entspricht. Einzelheiten, die nur durch die Isolierschicht 53 (siehe F i g. 2) in der Aufsicht verdeckt sind, sind in der F i g. 1 mit langgestrichelten Linien dargestellt Einzelheiten, die auch durch die Isolierschicht 52 (siehe Fig.2) verdeckt sind, sind in der Ansicht der Fig. 1 mit kurzgestrichelten Linien wiedergegeben. Der Übersichtlichkeit halber ist in den Darstellungen der Fig. 1 und 2 das in der Fig.3 gezeigte, den einzelnen Kondensator begrenzende Gebiet 22 weggelassen.

In F i g. 1 sind die Ein-Transistor-Speicherelemente im Prinzip nach Zeilen und Spalten einer Matrix angeordnet. Die verwendeten Kondensatoren sind durch die Elektrodenbelegungen 28 kenntlich gemacht. Sie liegen, wie aus der Darstellung ersichtlich, in einzelnen Reihen nebeneinander angeordnet. Die Belegungen 28 einer Reihe sind jeweils durch die elektrisch leitfähigen Verbindungen 128 miteinander verbunden. In nicht dargestellter Weise sind al'e Belegungen 28 der Matrix über einen Anschluß zugänglich. Wie dies insbesondere aus der F i g. 1 ersichtlich ist, sind die zu den einzelnen Belegungen 28 gehörenden Kondensatoren einer wie beschriebenen Reihe miteinander abwechselnd erfindungsgemäß mit der in der Figur rechts der Reihe liegenden Digitleitung 135 oder mit der in der Figur links der Reihe liegenden Digitleitung 1135 elektrisch verbunden. Diese Verbindung erfolgt über je einen Transistor 132. Die Digitleitungen 135, 1135 sind durch entsprechende streifenförmige, dotierte und damit elektrisch leitfähig gemachte Bahnen in dem Substrat 31 gebildet. Die bereits erwähnten Gebiete 35 sind wie aus der Fig. 1 ersichtlich, Abzweigungen der jeweiligen Digitleitung 135 bzw. 1135.

Mit 132 ist ein Transistor bezeichnet, der zum einen aus dem Gebiet 35 und zum anderen aus einem im Substrat dotierten Gebiet 9 als Source- und Draingebist, sowie aus einem zwischen den Gebieten 9 und 35 befindlichen Teilstück einer darüberliegenden Isolierschicht 52 und aus der auf dieser Isolierschicht befindlichen Gate-Elektrode 34. Wie ersichtlich hat diese Gate-Elektrode 34 eine längliche, streifenförmige Form.

Das dotierte Gebiet 9, das Teil des Transistors 32 ist, ist zugleich auch Anschlußgebiet des verwendeten Kondensators mit der einen Belegung 28. Dieser, oberhalb einer Isolierschicht 52 (siehe F i g. 2) befindlichen Kondensatorbelegung 28 gegenüber liegt ein Gebiet 14 vor, das sich entsprechend einem solchen, dem Prinzip nach bekannten Kondensator aufgrund einer Inversionsrandschicht bildet und eine im Substrat befindliche Gegenelektrode ist Ebenso wie das Gebiet 35 hat auch das Gebiet 9 eine dem Leitungstyp des Substrates 31 entgegengesetzte Dotierung und die Inversionsrandschicht des Gebietes 14 tritt bei Anliegen entsDrechend gepolter und entsprechend großer elektrischer Spannung, wie an sich bekannt, auf.

Aus F i g. 2 ist noch deutlicher ersichtlich, wie die Isolierschichten 52 und 53 in der Anordnung durchgehend ausgebildet sind.

Mit 60 sind die Auswahlleituneen der SDeicheranord-

nung bezeichnet.

Mit 34 ist eine auf der Isolierschicht 52 vorhandene streifenförmige Belegung bezeichnet, die die Funktion der Gate-Elektrode des Transistors 132 hat. Gleichzeitig bildet 34 auch eine Anschlußverbindung zu der zugehörigen Auswahlleitung, mit der die aus F i g. 2 ersichtliche Durchkontaktierung besteht. Die Gateelektrode eines bestimmten Transistors ist jeweils an diejenige Auswahlleitung 60 angeschlossen, die über diejenige Belegung 28 hinwegverläuft, die in der jeweiligen Reihe der Belegungen 28 auf einer Seite benachbart sind. In der Darstellung der F i g. 1 verläuft die Auswahlleitung 60, an die bestimmte, waagerecht nebeneinander liegende Belegungen angeschlossen sind, über die jeweils in der Aufsicht darunter Hegenden Belegungen 28. Durch diese versetzte Anordnung der Anschlüsse zwischen den Gateelektroden und der jeweiligen Auswahlleitungen wird erreicht, daß die Verbindungsstelle zwischen Gateelektrode und Auswahlleitung auf die Funktion des jeweiligen Transistors 132 keinen nachteiligen Hinfluß ausüben kann. Vorzugsweise ist nämlich diese elektrische Verbindung zwischen Gateelektrode 34 und Auswahlleitung 60, wie aus F i g. 2 ersichtlich, in der Weise hergestellt, daß in der Isolierschicht 53 an der zu verbindenden Kreuzungsstelle zwischen Gateelektrode und Auswahlleitung ein bis auf die Gateelektrode hinabreichendes Loch vorgesehen ist. Die Verbindung zwischen der Gateelektrode und der Auswahlleitung ist ansonsten in an sich bekannter Weise hergestellt.

Es sei darauf hingewiesen, daß die Ausschnitte wiedergebenden Darstellungen der F i g. 1 und 2 ein genaues Bild des erfindungsgemäß vorgesehenen Lay-out vermitteln, wobei allerdings in der Darstellunj größere Abstände zwischen den wiedergegebenei Einzelheiten vorliegen.

Für den Betrieb einer wie dargestellten Speicheran 5 Ordnung werden die entsprechenden Potentiale an dei Substratanschluß 12 und an die Digitleitungen 135,113! sowie an die Auswahlleitungen 60 angelegt.

Fig.3 zeigt Einzelheiten des bereits erwähntei umrandenden Gebietes 22 eines ansonsten bekanntei

ίο Kondensators. Einzelheiten des Kondensators de Darstellung der Fig. 3, die bereits im Zusammenhanj mit den F i g. 1 und 2 beschrieben worden sind, haben ii dieser Fig. 3 dieselben Bezugszeichen. Mit 10 und 1 sind in der Fig.3 ein Kontaktanschluß des Gebietes <

is bezeichnet, mit dem eine Verbindung zu der inversions randschicht des Gebietes 14 hergestellt wird. Da: Gebiet 22 ist bezüglich des Leitungstyps dem Substrat körper entgegengesetzt dotiert. Es ergibt sich dami eine scharfe Begrenzung der flächenmäßigen Ausdeh nung des Gebietes 14, so daß eine dichte Packung dei einzelnen Speicherelemente der Speicheranordnung vorgesehen werden kann. Die Schichtdicke dei Isolierschicht 52 wird möglichst klein gewählt, dami hohe Kapazität erzielt werden kann. Mit 8 ist eir Anschluß für die auf dieser Schicht befindliche Belegung 28 bezeichnet. Der bei der Erfindung verwendete Kondensator hat eine Kapazität, die sich aufgrund dei Dielektrikums der Schicht 52 und aus derjeniger Sperrschichtkapazität ergibt, die zwischen, der Inver

so sionsrandschicht 14 und dem Substrat 31 mit demgegen über entgegengesetztem Leitungstypus vorliegt. Dies« beiden Kapazitäten liegen elektrisch parallel zueinan der.

Hierzu 2 Blatt Zeichnungen

Claims (9)

Patentansprüche:

1. Speicheranordnung mit Ein-Transistor-Speicherelementen auf bzw. in der Oberfläche eines Halbleiterkörpers, die je einen Speicherkondensator mit einer auf der Oberfläche des Halbleiterkörpers befindlichen Isolationsschicht als Dielektrikum zwischen zwei Kondensatorelektroden haben, deren eine sich im Halbleiterkörper befindet und elektrische Verbindung mit dem einen der dotierten Source- und Drain-Gebiete des Transistors des jeweiligen Speicherelementes hat, dadurch gekennzeichnet, daß die im Halbleiterkörper (31) befindliche Kondensatorelektrode eine in an sich bekannter Weise durch Anlegen einer ausreichend hohen elektrischen Spannung erzeugte Inversionsrandschiciit (14) ist, die für einen Anschlußkontakt an das eine der dotierten^ Gebiete (9) des Transistors (32) heranreicht.

2. Speicheranordnung nach Ansprucii 1, gekennzeichnet dadurch, daß mindestens ein Anteil des Randes der Fläche des Kondensators durch ein dem Leitungstyp des Halbleitermaterials entgegengesetzt dotiertes Gebiet (22) gebildet ist, das sich an der Oberfläche im Material des Halbleiterkörpers (31) befindet und die auf der Isolationsschicht (25) des Kondensators befindliche Kondensatorelektrode (28) teilweise bis vollständig umgibt.

3. Speicheranordnung nach Anspruch 2, gekennzeichnet dadurch, daß dieses mindestens einen Ant'.'il des Randes der Fläche des Kondensators bildende dotierte Gebiet (22) durch eine auf der Oberfläche des Halbleiterkörper (31) befindliche Isolationsschicht (23) abgedeckt ist.

4. Speicheranordnung nach Anspruch 1, gekennzeichnet dadurch, daß der Rand der Fläche des Kondensators durch den Rand einer relativ dicken, auf der Oberfläche des Halbleiterkörpers (31) befindlichen Isolationsbelegung (4) bestimmt ist.

5. Speicheranordnung nach einem der Ansprüche 1 bis 4, gekennzeichnet dadurch, daß der Feldeffekttransistor (32) nach einer der Technologien mit bezüglich der Gateelektrode selbstjustierendem Source- und Drain-Gebiet ausgeführt ist.

6. Speicheranordnung nach Anspruch 5, gekennzeichnet dadurch, daß der Feldeffekttransistor (32) in Silizium-Gate-Technik ausgeführt ist.

7. Speicheranordnung nach einem der Ansprüche 1 bis 6, gekennzeichnet dadurch, daß der Aufbau der Anordnung in Zweilagen-Metallisierung ausgeführt ist.

8. Speicheranordnung nach einem der Ansprüche 1 bis 7, gekennzeichnet dadurch, daß für die Kondensatorelektrode (28) hochschmelzendes Metall verwendet ist.

9. Speicheranordnung nach einem der Ansprüche 1 bis 8, mit einander parallelen Auswahlleitungen und einander parallelen Digitleitungen, die kreuzweise zueinander verlaufen, wobei die Auswahl- und Digitleitungen in Ebenen übereinander, durch Isolierschicht elektrisch voneinander getrennt, verlaufen und die Speicherkondensatoren in zueinander parallelen Reihen nebeneinander angeordnet sind, wobei jeweils ein Kondensator und ein Transistor benachbart zueinander sind, und die über die Transistoren und Kondensatoren hinweg verlaufenden Auswahlleitungen jeweils mit den Gate-Elektroden der Transistoren verbunden sind und abwechselnd und parallel miteinander jeweils eine Digitleitung und eine Reihe von Kondensatoren angeordnet sind, gekennzeichnet dadurch, daß in einer Reihe aufeinanderfolgende Kondensatoren über jeweils einen Transistor (32,132) abwechselnd mit der einen (1135) und mit der anderen (135) derjenigen Digitleitungen verbunden sind, die dieser jeweiligen Reihe der Kondensatoren benachbart sind, und daß die Gate-Elektroden (34) der Transistoren (32, 132)

ίο jeweils einer Zeile mit der Auswahlleitung (60) verbunden sind, die über die eine jeweils benachbarte Zeile der Transistoren (132,32) hinweg verläuft