DE2143906A1 - Verfahren zur herstellung einer metallisierung auf einem substrat - Google Patents

Verfahren zur herstellung einer metallisierung auf einem substrat

Info

Publication number
DE2143906A1
DE2143906A1 DE19712143906 DE2143906A DE2143906A1 DE 2143906 A1 DE2143906 A1 DE 2143906A1 DE 19712143906 DE19712143906 DE 19712143906 DE 2143906 A DE2143906 A DE 2143906A DE 2143906 A1 DE2143906 A1 DE 2143906A1
Authority
DE
Germany
Prior art keywords
layer
substrate
insulators
high electrical
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712143906
Other languages
English (en)
Other versions
DE2143906C3 (de
DE2143906B2 (de
Inventor
Peter Dipl Phys Flohrs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19712143906 priority Critical patent/DE2143906C3/de
Priority claimed from DE19712143906 external-priority patent/DE2143906C3/de
Publication of DE2143906A1 publication Critical patent/DE2143906A1/de
Publication of DE2143906B2 publication Critical patent/DE2143906B2/de
Application granted granted Critical
Publication of DE2143906C3 publication Critical patent/DE2143906C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Verfahren zur Herstellung einer Metallisierung auf einem Substrat Die Erfindung betrifft ein Verfahren zur Herstellung einer lötfähigen Metallisierung mit hoher elektrischer Querleitfähigkeit auf einem Substrat.
  • Aus der britischen Patentschrift 1 22 361 ist es bekannt, bei einem Substrat, das bereits eine dünne Metallschicht tragt, durch Aufbringen von flüssigem Blei-Zinn-Lot auf diese Metallschicht eine Verstarkuncg der Metallisierung vorzunehmen. Dieses Verfahren bleibt aber auf Substrate mit relativ großflächiger Metallisierung beschrankt, da das flüssige Lot einerseits nicht beliebig kleine metallische Kontaktflächen benetzen kann und andererseits einen relativ hohen spezifischen elektrischen Widerstand hat, so daß die elektrische Querleitfähigkeit nur innerhalb bestimmter Grenzen erhöht werden kann.
  • Der Erfindung liegt die Aufgabe zugrunde, die Nachteile der bekannten Verfahren der eingangs genannten Art zu beseitigen.
  • Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß auf das Substrat zuerst eine mindestens 3um dicke Aluminiumschicht und auf diese eine vergleichsweise dünne Nickelschicht aufgebracht wird, das anschlieBend ein TemperprozeE in einer nicht oxidierenden Atmosphäre unterhalb einer Temperatur durchgeführt wird, bei der an der Grenze zwischen dem Substrat und dem darauf aufgebrachten Aluminium eine flüssige Phase entsteht, und daß dann auf der metallisierten Oberfläche-eine zweite Nickelschicht abge schieden wird, welche im Vergleich zur Aluminiumschicht ebenfalls dünn ist.
  • Anhand eines in der Zeichnung dargestellten Ausführungsbeispiels soll die Erfindung näher erläutert werden. Die Figuren 1 bis 6 zeigen einen in Planartechnik ausgeführten, monolithischen Darlingtonverstärker im Schnitt bei den verschiedenen erfindungsgemäß auszuführenden Verfahrensschritten Der monolithische Darlingtonverstärker nach den Figuren 1 bis 6 enthalt in bekannter Weise eine doppelte npn-Zonenfolge: in eine Haibleiterscheibe 1 aus n-Silizium sind zwei p-leitende Basiszonen 2 und 3 und in diese Sasiszonen je eine n-leitende Emitterzone 4 und 5 oindiffundiürt. Auf diese Weise entstehen in dem Substrat 1 zwei Transistoren mit einem gemeinsamen Kollektor 1 nämlich ein durch die Zonenfolge 1', 2 und 4 gebildeter erster Transistor T1 und ein durch die Zonenfolge 1', 3 und 5 gebildeter zweiter Transistor T2. Diese beiden Transistoren T1 und T2 sollen nun in Darlingtonschaltung miteinander verbunden werden. Hierzu ist, wenn davon ausgegangen wird, daß der erste Transistor T1 den Treibertransistor und der zweite Transistor T2 den Leistungstransistor des Darlingtonverstärkers bildet, eine elektrisch leitende Verbindung zwischen der Emitterzone 4 des ersten Transistors T1 und der Basiszone 3 des zweiten Transistors T2 erforderlich.
  • Diese elektrisch leitende Verbindung kann durch eine Metallisierung gebildet werden, die sich von der Emitterzone 4 des ersten Transistors T1 über die Siliziumdioxidschicht 6 bis zur ßasiszone 3 des zweiten Transistors T2 erstreckt. Außerdem sind an der Basiszone 2 des ersten Transistors T1 und en der Emitterzone 5 des zweiten Transistors T2 jeweils Metallisierungen zum Anbringen äußerer Anschlüsse erforderlich.
  • Diese Metallisierungen werden in der folgenden Weise hergestellt: In die Siliziumscheibe 1 seien bereits die Oasiszcnen 2 und 3 und die Emitterzonen 4 und 5 eindiffundiert. Außerdem sei die Siliziumscheibe 1 zum Schutz der pn-Übergänge mit einer durchgehenden Siliziumdioxidschicht 6 bedeckt. Mit Hilfe eines photolithographischen Prozesses werden nun gemäß Fig. 1 in diese Siliziumdioxidschicht 6 Kontaktfenster 2', 3', 4' und 5' in bekannter Weise eingeätzt. Danach wird die Scheibe sorgfältig gereinigt und getrocknet.
  • Dann wird die Scheibe im Hochvakurn zwischen 1 t« 6 und 10-5 Torr mit einer durchgehenden Aluminiumschicht 7 vrjn etwa 10 µm Starke und anschliet3end - ohne Unterbrechung des Vakuums - mit einer durchgehenden Nickelschicht 8 von etwa 0,2 Zum Stärke bedampft.
  • Fig. 2 zeigt die die Siliziumscheibe 1 nach dem Aufdam;ifen der Aluminiumschicht 7, Fig. 3 zeigt sie nach dem Aufdamrefen der Nickel schicht 8.
  • Nun wird die aus den Schichten 7 und 8 bestehende Metallisierung mit Hilfe eines photolithographischen Prozesses dort abgetragen, wo sie nicht benötigt wird. Nachdem die nicht zu entfernenden bereiche der Metallisierung 7, 0 mit einer aus Photolack bestehenden, in der Zeichnung nicht dargestellten Maske abgedeckt worden sind, wird die Halbleiterscheihe in ein Gemisch eingetaucht, welches überwiegend Phosphorsäure und daneben Salpetersäure und Wasser enthält. Die Behandlungstemperatur liegt dabei vorzugsweise zwischen 50°C und 70°C. Hierbei werden die von der Photolackmaske nicht bedeckten Bereiche der Metallisierung 7,8 weggeätzt. Die Scheibe mit den hierbei noch verbleibenden Teilen der Metallisierung 7,8 ist in Fig. 4 dargestellt.
  • Nun wird die Scheibe gründlich gewaschen und getrocknet und anschließend in einer nicht oxidierenden Atmosphäre bei einer Temperatur zwischen 4500 C und 5500 C getempert. Diese Temperatur liegt unterhalb derjenigen Temperatur, bei der an der Grenze zwischen der Aluminiumschicht 7 und dem halbleitenden Substrat 1 eine flüssige Phase entsteht. Der tamper - Prozeß dient zur Erzielung eines guten elektrischen und mechanischen Kontaktes auf dem Silizium beziehungsweise auf de Siliziumdioxid. Dabei dringt ein Teil des Nickels aus der Nickelschicht. 6 in die Aluminium~ schicht 7 ein, und umgekehrt gelangt Aluminium durch die Nickelschicht 8 an die Oberfläche, so daß man nicht mehr von zwei yetrennten Schichten 7 und 8 sprechen kannr man erhält eine einzige Schicht 7', welche aus Aluminium und Nickel besteht (Fig. 5).
  • Da die Schich- 7' mit in der Halbleitertechnik üblichen Loten sehr schwer benetzbar ist, wird auf ihr nach dem Temperprozeß gemaß Fig. 6 noch eine dnne Nickelschicht 9 stromlos abgeschieden. Als Brhandlurlgsbad dienst dabei eine wässrige Lösung folgender Zusammensetzung: 30 g/l Nickelchlorid 10 g/l Natriumhypophosphit 65 g/l Ammoniumcitrat 50 g/l Ammoniumchlorid pH-Wert:8 bis 10 Der pH-Wert wird dabei mit Ammoniaklösung eingestellt. Die Behendlungstemperatur beträgt etwa 900 C.

Claims (4)

Ansprüche
1. Verfahren zur Herstellung einer lötfähigen Metallisierung mit hoher elektrischer Querleüfähigkeit auf einem Substrat, dadurch gekennzeichnet, daß auf das Substrat zuerst eine min-- d-estens 3 jjm dicke Aluminiumschicht und auf diese eine vergleichsweise dünne Nickelschicht aufgebracht wird, daß anschließend ein Temperprozeß in einer nicht oxidierenden Atmosphäre unterhalb einer Temperatur durchgeführt wird, zwei der an der Grenze zwischen dem Substrat und dem darauf aufgebrachten Aluminium eine flüssige Phase entsteht, und daß dann auf der metallisierten Oberfläche eine zweite Nickelschicht abgeschieden wird, welche im Vergleich zur Aluminiumschicht ebenfalls dünn ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat eine als Leistgselement dienende Halbleiteranordnung aus Silizium ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat ein Isolator ist.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Temperatur beim Temperprozeß zwischen 4500 C und 5500 C liegt.
5, Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Isolator aus Siliziumdioxid besteht.
DE19712143906 1971-09-02 Verfahren zur Herstellung einer lötfähigen Metallisierung auf einem Substrat Expired DE2143906C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19712143906 DE2143906C3 (de) 1971-09-02 Verfahren zur Herstellung einer lötfähigen Metallisierung auf einem Substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19712143906 DE2143906C3 (de) 1971-09-02 Verfahren zur Herstellung einer lötfähigen Metallisierung auf einem Substrat

Publications (3)

Publication Number Publication Date
DE2143906A1 true DE2143906A1 (de) 1973-03-08
DE2143906B2 DE2143906B2 (de) 1974-09-19
DE2143906C3 DE2143906C3 (de) 1976-06-24

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2331885A1 (fr) * 1975-11-11 1977-06-10 Bosch Gmbh Robert Procede pour la realisation sur un substrat d'une metallisation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2331885A1 (fr) * 1975-11-11 1977-06-10 Bosch Gmbh Robert Procede pour la realisation sur un substrat d'une metallisation
US4132813A (en) 1975-11-11 1979-01-02 Robert Bosch Gmbh Method for producing solderable metallized layer on a semiconducting or insulating substrate

Also Published As

Publication number Publication date
DE2143906B2 (de) 1974-09-19

Similar Documents

Publication Publication Date Title
DE2638799C3 (de) Verfahren zur Verbesserung der Haftung von metallischen Leiterzügen auf Polyimidschichten in integrierten Schaltungen
DE1907740A1 (de) Halbleiteranordnung mit einem wenigstens zwei Halbleiterbereiche entgegengesetzten Leitungstype aufweisenden Halbleiterkoerper
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE3640249A1 (de) Halbleitervorrichtung (halbleiterbaustein)
DE2247975C3 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2207264A1 (de) Halbleiterschaltung mit drei Anschlußebenen und Verfahren zu ihrer Herstellung.
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE2250918C2 (de) Chipträger für Mikrowellen-Leistungstransistoren und Verfahren zu seiner Herstellung
DE3637513C2 (de)
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE2550512A1 (de) Verfahren zur herstellung einer metallisierung auf einem substrat
EP0216945B1 (de) Verfahren zum Anbringen eines Kontaktes an einem Kontaktbereich eines Substrats aus Halbleitermaterial
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE2143906A1 (de) Verfahren zur herstellung einer metallisierung auf einem substrat
DE1764237B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE2148431C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2143906C3 (de) Verfahren zur Herstellung einer lötfähigen Metallisierung auf einem Substrat
DE2251823A1 (de) Halbleiterelement und herstellungsverfahren
DE1908901C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE2457484A1 (de) Kontaktmetallisierung fuer halbleitervorrichtungen und verfahren zu deren herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee