DE2121358A1

DE2121358A1 - Strombegrenzende Schaltung für komplementär-symmetrische Inverter

Info

Publication number: DE2121358A1
Application number: DE19712121358
Authority: DE
Inventors: Steven Kenneth Lancaster Pa. Cliff (V.StA.). H03k 17-60
Original assignee: Hamilton Watch Co
Current assignee: Hamilton Watch Co
Priority date: 1970-06-22
Filing date: 1971-04-30
Publication date: 1971-12-30
Also published as: FR2099775A5; GB1339983A; CA924389A; JPS4710U; US3651340A; DE2121358B2; CH547583A; JPS52436Y2

Description

D-757 Baden-Baden Balg Dip I.-Ing. Ralf M. Kern

,S"» ^Dr· ^rer·^nat· ^{Lothar Feller}

-j Tel.: (0811) 663197

Talegr.-Adr. t Ellipsoid München

Hamilton Watch Company _T,„„.

Lancaster, Pa., V.St.A.

3 0. April 371

L -1

Unier Zeichen:

Strombegrenzende Schaltung für komplementär-symmetrische

Betrifft: "

Inverter

Die Erfindung betrifft eine Anordnung zur Reduzierung des von Transistoren eines komplementären symmetrischen MOS-Inverters aufgenommenen Stroms.

Komplementär-symmetrische Schaltungen sind bereits bekannt und werden oft angewandt, wenn Transistoren verschiedener Art sequentiell an eine Stromquelle angeschlossen sind. Mit der Einführung integrierter Schaltungen wurden komplementär-symmetrische MOS-Inverter mit Feldeffekt-Transistoren vom P- und N-Kanal-Typ und mit isolierter Gate-Elektrode bzw. MOS-Vorrichtungen, die sequentiell an eine Stromquelle angeschlossen sind, besonders interessant.

Während der von einem komplementär-symmetrischen MOS-Inverter normalerweise aufgenommene Strom ziemlich klein ist, wird beim Umschalten des Inverters vom einen Zustand in den anderen während einer kurzen Zeitspanne des Schaltvorgangs, während welcher beide Transistoren leiten, ein vergleichsweise hoher Strom von der Stromquelle aufgenommen, da der

1098S3/1640

Durchschaltwiderstand der Transistoren ziemlich niedrig ist. Infolgedessen ist der vom Inverter während des SehaltVorgangs gezogene mittlere Strom wesentlich größer als die Stromaufnahme im Ruhezustand und stellt eine Funktion der Schaltfrequenz dar, mit welcher der Inverter betrieben wird.

Die Erfindung betrifft eine vereinfachte und höchst wirksame Strombegrenzungsanordnung zur Reduzierung des von einer Stromquelle aufgenommenen Stroms für komplementär-symmetrische Schaltungen und insbesondere für komplementär-symmetrische m(5s^>Inverter.

Aufgabe der Erfindung ist somit die Schaffung einer komplementär-symmetrischen Transistorschaltung mit verringertem Stromverbrauch und insbesondere einer komplementär-symmetrischen MOS-Transistorschaltung, die geringen Strom von einer Stromquelle zieht.

Speziell soll durch die Erfindung eine vereinfachte und kostensparende Str ibegrenzungsanordnung für komplementärsrrnmitrisehe MOS-Transist.. _ xiiverter/geschaf f en werden.

Diese Aufgab? wird erfindungsgemäS dadurch gelöst, daß ein strornhegrenzender Widerstand bzw. eine Dbde mit der Stromquelle in Reihe geschaltet wird, der den Stromverbrauch durch " Begrenzung des Stromflusses während der kurzen Schaltperioden verringert, während welcher beide Transistoren des Inverters leiten. Der Wert des strombegrenzenden Widerstands wird derart gewählt, daß er wesentlich größer als der Durchschalt-Widerstand, zugleich jedoch wesentlich geringer als der Sperr-Widerstand der Transistoren ist.

Bei der erfindungsgemäßen Schaltung kann bei einwandfreier Auswahl der Bauteile der integrierten Schaltung der Inverter

109853/1640

OHiGiNAL INSPECTED

so ausgelegt werden, daß er minimalen Strom zieht, da der eine Transistor abgeschaltet ist bzw. sperrt, wenn der andere Transistor durchgeschaltet ist bzw. leitet und meistens der vom Inverter aufgenommene Strom nur den Kriechstrot? über einen der Transistoren darstellt.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein Schaltbild eines komplementär-symmetrischen MOS-Inverters mit den Merkmalen der Erfindung, bei welchem ein Widerstand als strombegrenzendes Element vorgesehen ist,

Fi£. 2 ein Fig. 1 ähnelndes Schaltbild eines abgewandelten komplementär-symmetrischen MOS-Inverters, der eine Diode als strombegrenzendes Element aufweist, und

Fig. 3 ein Schaltbild einer Versuchsanordnung zur Veranschaulichung des Inverterstroms in Abhängigkeit von der Größe des strombegrenzenden Widerstands.

Der in Fig. 1 dargestellte erfindungsgemäße Inverter 10 weist zwei Transistoren 12 und 14 auf, deren Gate-Elektroden 16 bzw. 18 an eine Signal-Eingangsklemme 20 angeschlossen sind. Die andere S ite des Inverter-Eingangs ist geerdet.

Eine nicht dargestellte Stromquelle, beispielsweise eine Batterie, ist mit ihrem Pluspol an eine positive Speiseklemme 22 angeschlossen und liegt rr.it ihrem anderen Pol an Masse 24, so dai; eine Spannung V_ über die Transistoren 12 und 14 geliefert; -^;rJ.. D-^r Transistor 12 weist eine Drain-Elektrode

BADORiGINAL

26 und eine mit der Basis J)O des Transistors zusammengeschaltete Source-Elektrode 28 auf und der Transistor .14 weist eine Drain-Elektrode 32 und eine mit der Basis J>6 des Transistors zusammengeschaltete Source-Elektrode J4 auf. Eine Ausgangs-Klemme j58 ist an die beiden Drain-Elektroden 26 und 52 der Transistoren angeschlossen, wobei zwischen Ausgangsklemme 38 und Masse ein Ausgangssignal erzeugt wird. Der Transistor 12 ist ein Feldeffekt-Transistor vom P-Kanal-Typ mit isolierter Gate-Elektrode, während der Transistor 14 ein komplementärer Feldeffekt-Transistor bzw. MOS vom N-Kanal-Typ mit isolierter Gate-Elektrode ist.

Wird eine Spannung +V_, d.h. eine logische "1", an die Eingangsklemme 20 des Inverters angelegt, so wird der N-Kanal-Transistor 14 durchgeschaltet, während der P-Kanal-Transistor 12 sperrt. Das an der Ausgangsklemme 58 liegende Ausgangssignal entspricht dann seinem niederen Zustand, d.h. einer logischen "θ". Wenn dagegen eine Spannung mit dem Wert-Null, d.h. eine logische "θ", an die Eingangsklemme 20 des Inverters angelegt wird, schaltet der P-Kanal-Transistor 12 durch und sperrt der N-Kanal-Transistor 14. Das resultierende Ausgangssignal 0 an der Ausgangs-Klemme 38 ist dann +V_ bzw. eine logische "1".

Da in jedem Zustand "1" oder "θ" einer der beiden Transistoren 12 bzw. 14 sperrt, während der andere durchgeschaltet ist, entspricht der Ruhestrom dem Kriechstrom über den sperrenden Transistor^ der Einschaltstrom wird dagegen während der Schaltperiode des P-Kanal- und des N-Kanal-Transistors aufgenommen. Während einer kurzen Zeitspanne beim Umschalten, in welcher beide Transistoren leiten, wird jedoch ein .vergleichsweise hoher Strom aufgenommen, da der Durchschalt-Widerstand niedrig ist. Zur Begrenzung dieses Grenzstroms

— 5 _

109853/1640

ist der Inverter 10 gemäß Fig. 1 mit einem mit R^ bezeichneten Widerstand 40 versehen, der zwischen die Source-Elek— trode 30 des Transistors 12 und die Plusklemme 22 der Stromquelle geschaltet ist. Die durch den Widerstand 40 erreichte Begrenzung des momentanen Grenzstroms des Inverters reduziert den gesamten vom Inverter aufgenommenen durchschnittlichen Strom. Der Wert des Widerstands kann je nach der Schaltfrequenz und anderen Parametern der Schaltung innerhalb vergleichsweise weiter Grenzen variieren. Im allgemeinen muß der Wert des Widerstands 40 jedoch wesentlich grosser sein als der Durchschalt-Widerstand der Transistoren 12 oder 14 und zugleich sehr viel kleiner sein als der Sperr-Widerstand dieser Transistoren. Der Wert des Widerstands 40 kann beispielsweise im Bereich von etwa 1OQ «Λ-bis etwa 1 M_Q_variieren.

Fig. 2 veranschaulicht eine mit 50 bezeichnete abgewandelte Schaltung des 'erfindungsgemäßen Inverters, die prak1?sch dem Inverter 10 gemäß Fig. 1 entspricht, nur mit dem Unterschied, daß der Widerstand 40 gemäß Fig. 1 beim Inverter 50 in Eig. 2 durch eine mit D. bezeichnete Diode 52 ersetzt worden ist. In diesem Fall wirkt der Durchlaßwiderstand der Diode 52 als strombegrenzender Widerstand in der Schaltung und sollte die für den Widerstand 40 gemäß Fig. 1 angegebenen Werte besitzen.

Fig. 3 veranschaulicht eine Schaltungsanordnung zur Auswertung des über den Inverter fließenden Stroms als Funktion des stromgbegrenzenden Widerstands· Bei dem in Fig. 3 dargestellten Inverter handelt es sich um einen aus einer integrierten Schaltung bestehenden Inverter mit der Bezeichnung "ROA integrated circuit type ΤΔ5388". Die durch die integrierte Schaltung gebildeten Elemente sind durch ein gestricheltes Kästchen 72 angedeutet und umfassen eine innere Diode

- 6 109853/16Λ0

INSPECTED

74 sowie zwei weitere, in Fig. 3 nicht dargestellte Inverter. Anden Inverter sind ein äußerer variabler Widerstand 76, der als strombegrenzender Widerstand dient, und ein durch einen

geschlossenes, gegen Masse liegendes Kondensator 80 parallel V Amperemeter 78 angeschlossen. In der folgenden Tabelle I sind die Daten für den über das Amperemeter 78 in Abhängigkeit von verschiedenen Widerstands— werten des variablen Widerstands 76 fließenden Strom aufgeführt.

	Tabelle I	R (A-)
I (/UA)		0
74		100
40		220
27		330
20		470
15		680
11		820
9,2		1000
7,4		2200
3,8		3300
2_S6		4700
O P		7500
* ι		10000
S «3£?		22000
1.04

Die in Tabelle I angegebenen Werte gelten für eine Schaltfre— quenz von 1 kHz bei einer Speise-Spannung V von 10 V und einem zwischen 0 Y und 10 V variierenden Eingangssignal· Wie aus Tabelle I hervorgeht, fiel bei einer Erhöhung des strombegrenzenden Wideretands von 0 auf 22 KjQ. der vom Amperemeter 78 angezeigte mittlere Strom I von 74 /UA auf etwa 1,04 /UA ab.

Wird die Schaltfrequenz erhöht, so wird der über den Inverter fließende aittlere Strom höher, vie au» Tatbelle II ersichtlich

109853/1640

BAD ORIGINAL

ist, welche wie Tabelle I. die Änderung des über das Amperemeter 78 gemäß E¹Ig. 3 fließenden Stroms für verschiedene Widerstandswerte des variablen Widerstands 76 veranschaulicht. Die in Tabelle II aufgeführten Daten gelten ebenso für eine Speisespannung V von etwa 10 V und ein an die Eingangs-Klemme 20 angelegtes Signal, das zwischen 0 V und 10 V variiert. Die Werte der Tabelle II beziehen sich jedoch auf ein Eingangssignal, das sich mit einer Frequenz von 100 kHz ändert, d.h. mit der 100-fachen Frequenz gegenüber dem Signal oder gemäß Tabelle I.

	Tabelle II	R außen (KQ)
I (/UA)		0,00
105,5		0,10
102		0,22
100		0,33
98		0,47
94		0,68
90		0,82
88		1,00
86		2,2
82		5,3
81		4,7
80		7,5
80		10
79		22
72		33
65		47
58		68
50		100
43		220
31,5		680
22,8		1000
21,5

Aus den obigen Werten geht hervor, daß die Erfindung eine verbesserte und vereinfachte Anordnung zur Verbesserung der bereits niedrigen Stromaufnahme einer komplementär-symmetri-

109853/1640

sehen MOS-Transistorschaltung schafft. Obgleich sich die erfindungsgemäße Anordnung speziell für MOS-Transistoren eignet, kann sie auch bei BipolartransÄor-Schaltungen angewandt werden,bei denen eine niedrige Stromaufnahme wünschenswert sein kann.

Ein wesentliches Merkmal der Erfindung besteht in der Verwendung eines Widerstands oder eines durch eine Diode gebildeten Durchlaßwiderstands in Reihenschaltung mit einem komplementär-symmetrischen MOS-Inverter, wodurch der Stromfluß über den Inverter während des Schaltenvorgangs, wenn beide Transistoren durchschalten, begrenzt wird, während trotzdem die grundsätzliche Arbeitsweise der Inverterschaltung beim Umschalten zwischen Zuständen eines hohen und eines niedrigen Ausgangssignals in Abhängigkeit von einem sich ändernden Eingangssignal nicht nachteilig beeinflußt wird. Der genaue Wert des in Reihe mit der Stromquelle angeordneten Widerstands hängt von der Arbeitsfrequenz und anderen Parametern der Schaltung ab, kann jedoch vorzugsweise im Bereich zwischen etwa 1OQ_fi_und 1 M Ji. liegen· Die erfindungsgemäße Anordnung eignet sich speziell zur Verwendung bei integrierten Schaltungsbauteilen, bei denen der Inverter aus einer integrierten Schaltung besteht.

Selbstverständlich kann die Erfindung auch in anderen speziellen Ausführungsformen verwirklicht werden, ohne daß von ihrem Rahmen oder von ihren wesentlichen Eigenschaften abgewichen wird. Die vorstehend dargestellten und beschriebenen Ausführungsformen sind daher nur als erläuternd und keinesfalls als die Erfindung einschränkend aufzufassen, vielmehr soll die Erfindung alle innerhalb des erweiterten Schutz— umfangs liegenden Änderungen und Abwandlungen mit umfassen.

109883/1840

Zusammenfassend schafft die Erfindung somit einen komplementär-symmetrischen MOS-Inverter mit einem strombegrenzen— den Widerstand oder einer Diode» Der beim Schalten, d.h. wenn beide Transistoren durchgeschaltet sind, auftretende momentane Grenzstrom wird herabgesetzt, so daß der. vom Inverter aufgenommene mittlere Strom reduziert wird. Hierdurch wird die bereits niedrige Stromaufnahme des Inverters weiter herabgesetzt.

- 10 -

109853/1640

Claims

Pate-nt ansprüche

Strombegrenzende Schaltung für komplementär-symmetrische Inverter, bestehend aus einem P-Typ-Transistor mit Steuerelektrode und zwei gesteuexten Elektroden, einem N-Typ-Transistor mit einer Steuerelektrode und zwei gesteuerten Elektroden, die zwischen zwei Anschluß-Klemmen für eine Speisespannung geschaltet sind, dadurch gekennzeichnet, daß ein strombegrenzender Widerstand (40, 52) in Reihe mit den gesteuerten Elektroden zwischen die Anschlußklemmen (22, 24) geschaltet ist.

2*. Schaltung nac ^.nspruch 1, dadurch gekennzeichnet, daß die Transis'- ren (12, 14) Feldeffekt-Transistoren mit isolier'-τ Gate-Elektrode (16 bzw. 18) sind und daß der N-T, n-Transistor (14.) ein N-Kanal-Transistor und der P-Typ-Transistor (12) ein P-K^nal-Transistor ist.

3. Schaltung nach Anspr- oh 1« ci:arcn gekennzeichnet, daß die Steuerelektroden die Gate-Elektroden, und die gesteuerten Elektroden die Source- undJDrain-Elektroden der Transistoren sind.

4. Schaltung nach Anspruch 3» dadurch gekennzeichnet, daß die Gate-Elektroden (16, 18) mit einer Eingangs-Klemme (20) und die Drain-Elektroden (26, 32) mit einer Aus— gangsklemme (38) verbunden sind.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Widerstand durch eine Diode (52) gebildet wird.

6. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß

109853/16A0

BAD ORIGINAL

der Wert des Widerstands im Bereich von etwa 100—CL· bis etwa 1 M.J1. lieget.

7· Schaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Transistoren MOS-Transistoren sind, die miteinander in R_veihe geschaltet sind und deren Gate- und Drain-Elektroden zusam— mengeschaltet sind.

8. Schaltung nach Anspruch 7» dadurch gekennzeichnet, daß der Widerstand zwischen die Source-Elektrode (50) des P-Kanal-MOS-Transistors (12) und die positive Anschlußklemme (22) eingeschaltet ist.

9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die MOS-Transistoren durch eine integrierte Schaltung gebildet werden.

109853/1640

Leerseite