DE2121358B2

DE2121358B2 - Komplementaer-symmetrischer inverter

Info

Publication number: DE2121358B2
Application number: DE19712121358
Authority: DE
Inventors: Steven Kenneth Lancaster Pa. Cliff (V.StA.)
Original assignee: Time Computer, Inc., Lancaster, Pa. (V.StA.)
Priority date: 1970-06-22
Filing date: 1971-04-30
Publication date: 1976-04-08
Also published as: FR2099775A5; GB1339983A; DE2121358A1; JPS4710U; CA924389A; JPS52436Y2; CH547583A; US3651340A

Description

Die Erfindung betrifft einen komplementär-symmetrischen Inverter, bestehend aus einem P-Kanal MOSFET-Transistor und einem N-Kanal MOSFET-Transistor, deren Gate-Anschlüsse und deren Drain-Anschlüsse jeweils zusammengeschaltet sind, und die in Reihe an eine Stromversorgungsquelle angeschlossen

Ein derartiger komplementär-symmetrischer Inverter ist bereits bekannt (»Electronic Design 19«, September 13,1967, S. 81 bis 87).

Derartige komplementär-symmetrische Schaltungen werden oft dann angewandt, wenn Transistoren verschiedener Art sequentiell an eine Stromquelle angeschlossen werden sollen. Mit der Einführung integrierter Schaltungen wurden komplementär-symmetrische MOS-lnverter mit Feldeffekt-Transistoren besonders interessant.

Während der von einem komplementär-symmetrischen MOS-lnverter in irgendeinem seiner zwei möglichen Schaltzustände gezogene Strom Vergleichsweise klein ist und durch den Leckstrom des nichtleitenden Feldeffekt-Transistors bestimmt ist, hat sich in überraschender Weise gezeigt, daß beim Umschalten des Inverters vom einen Zustand in den anderen während einer kurzen Zeitspanne des Schalt-Vorganges, während welcher beide Transistoren leiten, ein vergleichsweise hoher Strom von der Stromquelle aufgenommen wird, wobei die Größe dieses Stromes von der Schaltfrequenz abhängig ist, mit welcher der Inverter geschaltet wird. Es hat sich gezeigt, daß der vom Inverter während des Schaltvorgangs gezogene Strom mit zunehmender Schaltfrequenz ansteigt. Somit ist der vom Inverter während des Schaltvorgangs gezogene mittlere Strom wesentlich größer als die Stromaufnahme im Ruhezustand und stellt eine <>5 Funktion der Schaltfrequenz dar, mit welcher der Inverter betrieben wird.
Die der Erfindung zugrundeliegende Aufgabe besteht darin einen komplementär-symmetrischen Inverter der eingangs definierten Art derart zu verbessern, daß der von den Transistoren des Inverters be_im Schaltvorgang gezogene Strom minimal gehalten wird.

Ausgehend von dem komplementär-symmetrischen Inverter der eingangs definierten Art wird diese Aufgabe erfindungsgemäß dadurch gelost daß ein strombegrenzender Widerstand m.t den be!den MOSFET-Transistoren in Reihe hegt.

Der Wert des strombegrenzenden Widerstands wird derart gewählt, daß er wesentlich größer als der Durchschaltwiderstand. zugleich jedoch wesentlich geringer als der Sperr-Widerstand der Transistoren ,st.

Der Wert des strombegrenzenden Widerstandes hegt bevorzugt in dem Bereich von 100 Ω bis etwa 1 ΜΩ. Be, der Verwendung eines derart bemessenen strombegrenzenden Widerstandes wird der Stromfluß durch den Inverter während des Schaltvorganges, wenn beide Transistoren durchschalten, begrenzt, wobei jedoch trotzdem die grundsätzliche Arbeitsweise der Inverterschaltung beim Umschalten zwischen Zustanden eines hohen und eines niedrigeren Ausgangssignais in Abhängigkeit von einem sich ändernden Eingangssignal nicht nachteilig beeinflußt wird. Der genaue Wert des in Reihe mit den Transistoren angeordneten Widerstands hängt von der Betriebsfrequenz und anderen Parametern der Schaltung ab.

Gemäß einer vorteilhaften Ausführungsform kann vorgesehen sein, daß der Widerstand zwischen Source-Anschluß des P-Kanals MOSFET-Transistors und der positiven Klemme der Stromversorgung angeschlossen

Um den Inverter auch für verschiedene Betriebsfrequenzen verwendbar zu machen, kann die Erfindung dadurch noch eine vorteilhafte Weiterbildung erfahren, daß der Widerstand aus einem regelbaren Widerstand besteht.

Eine weitere vorteilhafte Ausführungsform ist auch dadurch gekennzeichnet, daß der Widerstand durch eine Diode gebildet wird.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung an Hand der Zeichnung näher erläutert.

Es zeigt

F i g. 1 ein Schaltbild eines komplementär-symmetrischen MOS-Inverters mit den Merkmalen der Erfindung, bei welchem ein Widerstand als strombegrenzendes Element vorgesehen ist,

F i g. 2 ein F i g. 1 ähnelndes Schaltbild eines abgewandelten komplementär-symmetrischen MOS-inverters, der eine Diode als strombegrenzendes Element aufweist, und

Fig.3 ein Schaltbild einer Versuchsanordnung zur Veranschaulichung des Inverterstroms in Abhängigkeit von der Größe des strombegrenzenden Widerstands.

Der in Fi g. 1 dargestellte erfindungsgemäße Inverter 10 weist zwei Transistoren 12 und 14 auf, deren Gate-Elektroden 16 bzw. 18 an eine Signal-Eingangsklemme 20 angeschlossen sind. Die andere Seite des Inverter-Eingangs ist geerdet.

Eine nicht dargestellte Stromquelle, beispielsweise eine Batterie, ist mit einem Pluspol an eine positive Speiseklemme 22 angeschlossen und liegt mit ihrem anderen Pol an Masse 24, so daß eine Spannung V_s über die Transistoren 12 und 14 geliefert wird. Der Transistor 12 weist eine Drain-Elektrode 26 und eine mit der Basis 30 des Transistors zusammengeschaltete Source-Elektrode 28 auf, und der Transistor 14 weist eine Drain-Elektrode 32 und eine mit der Basis 36 des

Transistors zusammengeschaltete Source-Elektrode 34 auf. Eine Ausgangs-Klemme 38 ist an die beiden Drain-Elektroden 26 und 32 der Transistoren angejchlossen, wobei zwischen Ausgangsklemme 38 und Masse ein Ausgangssignal erzeugt wird. Der Transistor 12 ist ein Feldeffekt-Transistor vom P-Kanal-Typ mit isolierter Gate-Elektrode, während der Transistor 14 ein komplementärer Feldeffekt-Transistor bzw. MOS vom N -Kanal-Typ mit isolierter Gate-Elektrode ist.

Wird eine Spannung + V* d. h. eine logische »1«, an die Eingangsklemme 20 des Inverters angelegt, so wird der N-Kanal-Transistor 14 durchgeschaltet, während der P-Kanal-Transistor 12 sperrt. Das an der Ausgangsklemme 38 liegende Ausgangssignal entspricht dann seinem niederen Zustand, d. h. einer logischen »0«. Wenn dagegen eine Spannung mit dem Wert-Null, d. h. eine logische »0«, an die Eingangsklemme 20 des Inverters angelegt wird, schaltet der P-Kanal-Transistor 12 durch und sperrt der N-Kanal-Transistor 14. Das Resultierende Ausgangssignal Φ an der Ausgangs-Klemme 38 ist dann + V₅ eine logische»!«.

Da in jedem Zustand »1« oder »0« einer der beiden Transistoren 12 bzw. 14 sperrt, während der andere durchgeschaltet ist, entspricht der Ruhestrom dem Kriechstrom über den sperrenden Transistor: der Einschaltstrom wird dagegen während der Schaltperiode des P-Kanal- und des N-Kanal-Transistors aufgenommen. Während einer kurzen Zeitspinne beim Umschalten, in welcher beide Transistoren leiten, wird jedoch ein vergleichweise hoher Strom aufgenommen, da der Durchschalt-Widerstand niedrig ist. Zur Begrenzung dieses Grenzstroms ist der Inverter IO gemäß Fig. 1 mit einem mit R\ bezeichneten Widerstand 40 versehen, der zwischen die Source-Elektrode 30 des Transistors 12 und die Plusklemme 22 der Stromquelle geschaltet ist. Die durch den Widerstand 40 erreichte Begrenzung des momentanen Grenzstroms des Inverters reduziert den gesamten vom Inverter aufgenommenen durchschnittlichen Strom. Der Wert des Widerstands kann je nach der Schaltfrequenz und anderen Parametern der Schaltung innerhalb vergleichsweise weiter Grenzen variieren. Im allgemeinen muß der Wert des Widerstands 40 jedoch wesentlich größer sein als der Durehschalt-Widerstand der Transistoren 12 oder 14 und zugleich sehr viel kleiner sein als der Sperr-Widerstand dieser Transistoren. Der Wert des Widerstands 40 kann beispielsweise im Bereich von etwa 100 Ω bis etwa 1 ΜΩ variieren.

Fig.2 veranschaulicht eine rr.it 50 bezeichnete abgewandelte Schaltung des erfindungsgemäßen Inverters, die praktisch dem Inverter 10 gemäß F i g. 1 entspricht, nur mit dem Unterschied, daß der Widerstand 40 gemäß F i g. 1 beim Inverter 50 in F i g. 2 durch eine mit Di bezeichnete Diode 52 ersetzt worden ist. In diesem Fall wirkt der Durchlaßwiderstand der Diode 52 als strombegrenzender Widerstand in der Schal lung und sollte die für den Widerstand 40 gemäß F i g. 1 angegebenen Werte besitzen.

F i g. 3 veranschaulicht eine Schaltungsanordnung zur Auswertung des über den Inverter fließenden Stroms als f>o Funktion des strombegrenzenden Widerstands. Bei dem in F i g. 3 dargestellten Inverter handelt es sich um einen aus einer integrierten Schaltung bestehenden Inverter mit der Bezeichnung »RCA integrated circuit type TA5388«. Die durch die integrierte Schaltung gebildeten ⁽¹5 Elemente sind durch ein gestricheltes Kästchen 72 angedeutet und umfassen eine innere Diode 74 sowie zwei weitere, in Fig.3 nicht dargestellte Inverter. An den Inverter sind ein äußerer variabler Widerstand 76, der als sirombegrenzender Widerstand dient, und ein durch einen Kondensator 80 parallel geschlossenes, gegen Masse liegendes Amperemeter 78 angeschlossen. In der folgenden Tabelle 1 sind die Daten für den über das Amperemeter 78 in Abhängigkeit von verschiedenen Widerstandswerten des variablen Widerstands 76 fließenden Strom aufgeführt.

Tabelle I

/	R	0
(μΑ)	(Ω)	100
74	220
40	330
27	470
20	680
15	820
11	1 000
9,2	2 200
7,4	3 300
3.8	4 700
2,6	7 500
2,2	10 000
1.6	22 000
1,38
1,04

Die in Tabelle I angegebenen Werte gelten für eine Schahfrequenz von 1 kHz bei einer Speise-Spannung V_s von 10 V und einem zwischen 0 V und 10 V variierenden Eingangssignal. Wie aus Tabelle 1 hervorgeht, fiel bei einer Erhöhung des strombegrenzenden Widerstands von 0 auf 22 ΚΩ der vom Amperemeter 78 angezeigte mittlere Strom 1 von 74 μA auf etwa 1,04 μΑ ab.

Wird die Schaltfrequenz erhöht, so wird der über den Inverter fließende mittlere Strom höher, wie aus Tabelle II ersichtlich ist, welche wie Tabelle I die Änderung des über das Amperemeter 78 gemäß Fig. 3 fließenden Stroms für verschiedene Widerstandswerte des variablen Widerstands 76 veranschaulicht. Die in Tabelle Il aufgeführten Daten gelten ebenso für eine Speisespannung V₅ von etwa 10 V und ein an die Eingangs-Kltmme 20 angelegtes Signal, das zwischen 0 V und 10 V variiert. Die Werte der Tabelle II beziehen sich jedoch auf ein Eingangssignal, das sich mit einer Frequenz von 10OkHz ändert, d.h. mit der
gegenüber dem Signal oder gemäß Tabelle

lOOfachen Frequenz

Tabellen	/	R außen
(μΑ)	(ΚΩ)
105,5	0,00
102	0,10
100	0,22
98	0.33
94	0,47
90	0,68
88	0,82
86	1.00
82	2,2
81	3,3
80	4,7k
80	7,5
79	10

ι	R
(μΑ)	(Ω)
72	22
65	33
58	47
50	68
43	100
31,5	220
22,8	680
21,5	1000

Aus den obigen Werten geht hervor, daß die Erfindung eine verbesserte und vereinfachte Anordnung zur Verbesserung der bereits niedrigen Stromaufnahme einer komplementär-symmetrischen MOS-Transistorschaltung schafft. Obgleich sich die erfindungsgemäße Anordnung speziell für MOS-Transistoren eignet, kann sie auch bei Bipolartransistor-Schaltungen angewandt werden, bei denen eine niedrige Stromaufnahme wünschenswert sein kann.

Ein wesentliches Merkmal der Erfindung besteht in der Verwendung eines Widerstands oder eines durch eine Diode gebildeten Durchlaßwiderstands in Reihenschaltung mit einem komplementär-symmetrischen MOS-Inverter, wodurch der Stromfluß über den Inverter während des Schaltvorgangs, wenn beide Transistoren durchschalten, begrenzt wird, während trotzdem die grundsätzliche Arbeitsweise der Inverterschaltung beim Umschalten zwischen Zuständen eines hohen und eines niedrigen Ausgangssignals in Abhängigkeit von einem sich ändernden Eingangssignal nicht nachteilig beeinflußt wird. Der genaue Wert des in Reihe mit der Stromquelle angeordneten Widerstands hängt von der Arbeitsfrequenz und anderen Parametern der Schaltung ab, kann jedoch vorzugsweise im Bereich zwischen etwa 100 Ω und 1 ΜΩ liegen. Die erfindungsgemäße Anordnung eignet sich speziell zur Verwendung bei integrierten Schaltungsbauteilen, bei denen der Inverter aus einer integrierten Schaltung besteht.

Selbstverständlich kann die Erfindung auch in anderen speziellen Ausführungsformen verwirklicht werden, ohne daß von ihrem Rahmen oder von ihren wesentlichen Eigenschaften abgewichen wird. Die vorstehend dargestellten und beschriebenen Ausführungsformen sind daher nur als erläuternd und keinesfalls als die Erfindung einschränkend aufzufassen, vielmehr soll die Erfindung alle innerhalb des erweiterten Schutzumfangs liegenden Änderungen und Abwandlungen mit umfassen.

Zusammenfassend schafft die Erfindung somit einen komplementär-symmetrischen MOS-Inverter mit einem strom begrenzenden Widerstand oder einer Diode. Der beim Schalten, d. h. wenn beide Transistoren durchgeschaltet sind, auftretende momentane Grenzstrom wird herabgesetzt, so daß der vom Inverter aufgenommene mittlere Strom reduziert wird. Hierdurch wird die bereits niedrige Stromaufnahme des Inverters weiter herabgesetzt.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Komplementär-symmetrischer Inverter, bestehend aus einem P-Kanal MOSFET-Transistor und einem N-Kanal MöSFET-Transistor, deren Gate-Anschlüsse und deren Drain-Anschlüsse jeweils zusammengeschaltet sind und die in Reihe an eine Stromversorgungsquelle angeschlossen sind, d a durch gekennzeichnet, daß ein strombegrenzender Widerstand (40; 52; 76) mit den beiden MOSFET-Transistoren (12,14) in Reihe liegt.

2. Inverter nach Anspruch 1, dadurch gekennzeichnet, daß der Wert des Widerstandes im Bereich von 100 Ω bis etwa 1 ΜΩ liegt. '5

3. Inverter nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der Widerstand (40; 52; 76) zwischen Source-Anschluß des P-Kanal MOSFET-Transistors und der positiven Klemme (+ Vs) der Stromversorgung angeschlossen ist

4. Inverter nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Widerstand aus einem regelbaren Widerstand besteht.

5. Inverter nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Widerstand durch eine Diode(Di) gebildet ist.