EP0374288B1 - Integrierbare Schaltungsanordnung zur Rückstromverringerung bei einem invers betriebenen Transistor - Google Patents
Integrierbare Schaltungsanordnung zur Rückstromverringerung bei einem invers betriebenen Transistor Download PDFInfo
- Publication number
- EP0374288B1 EP0374288B1 EP88121417A EP88121417A EP0374288B1 EP 0374288 B1 EP0374288 B1 EP 0374288B1 EP 88121417 A EP88121417 A EP 88121417A EP 88121417 A EP88121417 A EP 88121417A EP 0374288 B1 EP0374288 B1 EP 0374288B1
- Authority
- EP
- European Patent Office
- Prior art keywords
- transistor
- base
- collector
- emitter
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
Description
- Die vorliegende Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs 1.
- Werden beispielsweise Verstärker oder Spannungsregler mit einer kapazitiven Last betrieben und bricht währenddessen die Versorgungsspannung zusammen, so ergibt sich für die Spannung am Ausgang ein wesentlich höherer Wert als für die Versorgungsspannung. Bei Spannungsreglern allgemein werden in der Regel die Ausgänge mit Glättungskondensatoren beschaltet, d.h. Spannungsregler werden üblicherweise mit kapazitiver Last betrieben. Beispielsweise bei einem Kurzschluß am Eingang eines Low-Dropout Spannungsreglers - hervorgerufen etwa durch Abschalten der Spannungsversorgung, an der weitere Verbraucher liegen - geht die Spannung am Eingang des Spannungsreglers gegen Null, während an dessen Ausgang die Spannung durch die Glättungskondensatoren zunächst noch aufrechterhalten wird. Es fließt dadurch ein der ursprünglichen Richtung entgegengesetzter Strom, auch Rückstrom genannt, welcher zu einer Funktionsbeeinträchtigung bis hin zur Zerstörung des Spannungsreglers führen kann, da der Ausgangstransistor des Spannungsreglers bei dieser Betriebsform, im folgenden als Inversbetrieb bezeichnet, vom Ausgang auf den Eingang des Spannungsreglers durchschaltet.
- Aus Electronic Engineering, Vol. 44, No. 535, September 1972, London GB, Seiten 61-63 ist eine Maßnahme zum Schützen eines npn-Transistors angegeben. Aus ihr gehen jedoch keine Maßnahmen zur Rückstromverringerung bei einem invers betriebenen pnp-Transistor hervor. Weitere Schutzmaßnahmemöglichkeiten sind beispielsweise aus Patent abstract of Japan, Vol. 9, No. 44, (P-337) (1767), 23. Februar 1985 JP-A-59 183 419 bekannt.
- Bei einem beispielsweise aus "Sanken New Products Informations, Low-Dropout Hybrid Voltage Regulator, Sanken Electric Company" bekannten Low-Dropout Spannungsregler wird als Schutz bei Inversbetrieb eine externe Diode zwischen Ausgang und Eingang des Spannungsreglers derart geschaltet, daß diese im Normalbetrieb sperrend und im Inversbetrieb leitend ist. Der Rückstrom wird somit ganz oder teilweise über die Diode geführt. Der Nachteil dabei ist jedoch, daß der Glättungskondensator ebenso wie beim Betrieb ohne Diode wiederum rasch entladen wird und deshalb die Spannung am Ausgang des Spannungsreglers schnell abfällt. Dies ist aber insbesondere bei Stromversorgungen von Mikrocomputersystemen unerwünscht.
- Aufgabe der Erfindung ist es, eine Schaltungsanordnung anzugeben, welche den Rückstrom eines invers betriebenen Transistors mindestens verringert.
- Die Aufgabe wird bei einer gattungsgemäßen Schaltungsanordnung durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst. Weiterbildungen und Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
- Vorteil der Erfindung ist es, daß durch das nahezu vollständige Sperren des Transistors im Inversbetrieb nur ein geringer Rückstrom fließt und der Transistor selbst vor Funktionsbeeinträchtigungen oder Zerstörung geschützt wird. Dies ist insbesondere bei der Anwendung als Ausgangstransistor eines Low-Dropout Spannungsreglers vorteilhaft, da die Spannung am Ausgang langsamer abfällt.
- Die Erfindung wird nachfolgend anhand von den in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert, wobei gleiche Elemente mit gleichen Bezugszeichen versehen sind. Es zeigt:
- FIG 1
- eine erste Ausführungsform einer erfindungsgemäßen Schaltungsanordnung;
- FIG 2
- eine zweite, weitergebildete Ausführungsform einer erfindungsgemäßen Schaltungsanordnung mit höherer Spannungsfestigkeit;
- FIG 3
- eine Weiterbildung der Ausführungsform nach FIG 2.
- Das Ausführungsbeispiel gemäß FIG 1 zeigt eine übliche Ausgangsstufe eines Low-Dropout Spannungsreglers mit einem ersten Transistor 4 vom PNP-Typ, dessen Emitter mit einem ersten Potential 1 und dessen Kollektor mit einem zweiten Potential 2 beaufschlagt ist. Die Basis des ersten Transistors 4, dessen Basis-Emitter-Strecke parallel zu einem Widerstand 6 liegt, ist mit dem Kollektor eines zweiten Transistors 5 vom NPN-Typ, dessen Emitter auf Bezugspotential 0 geführt und an dessen Basis ein Steuerpotential 3 zur Ansteuerung im regulären Betriebsfall gelegt ist, verbunden. Erfindungsgemäß ist der Basis-Kollektor-Strecke des ersten Transistors 4 ein durch Zusammenschalten von Basis und Kollektor als Diode betriebener und im Inversbetrieb leitender Transistor 7 vom PNP-Typ parallel geschaltet.
- FIG 2 zeigt das Ausführungsbeispiel nach FIG 1 dahingehend weitergebildet, daß der Kollektor eines dritten Transistors 20, dessen Emitter mit dem Kollektor und dessen Basis mit der Basis des ersten Transistors 4 verbunden ist, mit der Basis eines vierten Transistors 8 vom PNP-Typ, der emitterseitig an dem ersten Potential 1 und kollektorseitig an der Basis des ersten Transistors 4 liegt, sowie mit einem zweiten und dritten Widerstand 9, 10 verschaltet ist, wobei der erste Widerstand 6 und der als Diode betriebene Transistor 7 aus FIG 1 entfallen. Der zweite Widerstand 9 ist auf das erste Potential 1 und der dritte Widerstand 10 auf den Kollektor eines fünften Transistors 11 vom NPN-Typ geführt, dessen Emitter auf Bezugspotential O liegt und dessen Basis mit dem Ausgang eines Komparators 12 verbunden ist. Der invertierende Eingang des Komparators 12 ist mit dem ersten Potential 1 und der nichtinvertierende Eingang mit einem Referenzpotential 13 beaufschlagt.
- In Figur 3 der Zeichnung ist das Ausführungsbeispiel nach Figur 2 um einen sechsten Transistor 14 vom PNP-Typ, einen siebten Transistor 15 vom PNP-Typ, einen achten Transistor 19 vom NPN-Typ sowie um einen vierten, fünften und sechsten Widerstand 16, 17, 18 erweitert. Der sechste Transistor 14, der emitterseitig an dem ersten Potential 1 und kollektorseitig an der Basis des ersten Transistors 4 liegt, ist über seine Basis zum einen mit einem auf Bezugspotential 0 führenden sechsten Widerstand 18 und zum anderen mit dem Kollektor des emitterseitig an dem ersten Potential 1 angeschlossenen siebten Transistors 15 verbunden. Die Basis des siebten Transistors 15 ist seinerseits mit einem auf das erste Potential 1 führenden vierten Widerstand 16 und mit einem an den Kollektor des achten Transistors 19 angeschlossenen fünften Widerstand 17 verschaltet. Darüber hinaus ist ein zusätzlicher Kollektor des dritten Transistors 20 ebenfalls mit der Basis des siebten Transistors 15 verbunden. Die Basis des emitterseitig auf Bezugspotential 0 liegenden achten Transistors 19 ist ebenso wie bereits die Basis des fünften Transistors 11 an den Ausgang des Komparators 12 angeschlossen.
- Durch die Vorgabe des jeweiligen Leitungstyps bei den Transistoren in den Ausführungsbeispielen ergeben sich für das erste und zweite Potential 1, 2, das Referenzpotential 13, sowie das Ansteuerpotential 3 gegenüber dem Bezugspotential 0 jeweils positive Werte. Im regulären Betriebsfall weist dabei das erste Potential 1 einen höheren Wert auf als das zweite Potential 2.
- Nachdem zuvor der prinzipielle Aufbau der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele erläutert worden ist, sei nunmehr auf deren Wirkungsweise näher eingegangen.
- Beim Inversbetrieb des ersten Transistors 4, wenn also das zweite Potential 2 größer ist als das erste Potential 1, wirkt der Kollektor als Inversemitter und der Emitter als Inverskollektor. Da aber gemäß FIG 1 die Basis des ersten Transistors 4 über den ersten Widerstand 6 mit dem Inverskollektor verbunden ist, wird der erste Transistor 4 invers durchgesteuert. Durch den als Diode betriebenen Transistor 7 wird jedoch der Basisstrom des ersten Transistors 4 soweit herabgesetzt, daß sich über die Inversstromverstärkung b₄ des ersten Transistors 4 eine Verringerung des Rückstromes IR ergibt.
- Zur Erhöhung der Spannungsfestigkeit des ersten Transistors 4 wird dieser, wie in FIG 2 gezeigt, bei einem zu hohen ersten Potential 1 durch den vierten Transistor 8 geklemmt. Die Ansteuerung des vierten Transistors 8 erfolgt durch eine Überwachungsschaltung mit dem Komparator 12, der das erste Potential 1 mit dem Referenzpotential 13 vergleicht und bei einer unzulässigen Erhöhung des ersten Potentials 1 über den fünften Transistor 11 in Verbindung mit dem zweiten und dritten Widerstand 9, 10 den vierten Transistor 8 durchschaltet.
- Für den Fall, daß das zweite Potential 2 höher ist als das erste Potential 1, sind der erste Transistor 4 und der vierte Transistor 8 invers leitend. Für den Rückstrom IR ergibt sich in Abhängigkeit vom Basisstrom IB8 des vierten Transistors 8 sowie von den Inversstromverstärkungen b₄, b₈ von erstem und viertem Transistor 4, 8 folgender Zusammenhang:
- Ohne Berücksichtigung des dritten Transistors 20 ist der Basisstrom IB4 des vierten Transistors 4 gleich dem Quotienten aus der Spannung über dem zweiten Widerstand 9 und dessen Widerstandswert. Durch Hinzufügen des dritten Transistors 20 in der gezeigten Weise ergibt sich ein um den Betrag des Kollektorstromes des dritten Transistors 20 geringerer Basisstrom IB8 für den vierten Transistor 8. Gemäß obiger Gleichung resultiert daraus ein geringerer Rückstrom IR, da der erste Transistor 4 weniger stark ausgesteuert wird. Der Vorteil besteht nun darin, daß zwei sich bisher widersprechende Forderungen an einen Ausgangstransistor, nämlich höhere Spannungsfestigkeit im Normalbetrieb und geringerer Rückstrom bei Inversbetrieb, unter Beibehaltung seiner elektrischen Eigenschaften im Normalbetrieb bei einer erfindungsgemäßen Schaltungsanordnung erfüllt werden.
- Das in FIG 3 dargestellte Ausführungsbeispiel enthält gegenüber FIG 2 eine zusätzliche Stufe mit sechstem Transistor 14, siebtem Transistor 15, achtem Transistor 17, sowie viertem, fünftem und sechstem Widerstand 16, 17, 18, welche im Normalbetrieb mittels des zwischen Emitter und Basis des ersten Transistors 4 liegenden sechsten Transistors 14 als aktiver Ausräumer wirkt, vergleichbar mit dem ersten Widerstand 6 aus FIG 1. Beim Auftreten eines zu hohen ersten Potentials 1 wird der sechste Transistor 14 durch den Komparator 12 und den nachfolgenden Schaltungsteil gesperrt, während der vierte Transistor 8, ebenfalls durch den Komparator 12 angesteuert, den ersten Transistor 4 klemmt. Dadurch wird der erste Transistor 4 gesperrt, was zum einen dessen Spannungsfestigkeit erhöht und zum anderen eine höhere Stromverstärkung für den Normalbetrieb zuläßt. Eine höhere Stromverstärkung wiederum verbessert den Wirkungsgrad der Schaltungsanordnung. Bei Inversbetrieb sind sowohl der erste Transistor 4 als auch der vierte Transistor 8, der dritte Transistor 5 und der sechste Transistor 14 weitgehend gesperrt, wodurch sich nur ein sehr geringer Rückstrom IR ergibt. Der Vorteil dieser Ausgestaltung einer erfindungsgemäßen Schaltungsanordnung liegt also darin, daß neben einem geringen Rückstrom im Inversbetrieb eine erhöhte Spannungsfestigkeit bei höherem Wirkungsgrad im Normalbetrieb erzielt wird.
- Zweckmäßigerweise wird in Ausgestaltung der Erfindung lediglich jeweils eine weitere Diffussionsstruktur für den bzw. die Kollektoren des dritten Transistors 20 in die Schaltungsanordnung eingebracht. Als Basis des dritten Transistors 20 ist die Basis des ersten Transistors 4 und als Emitter der Kollektor des dritten Transistors 20 vorgesehen. Das bringt den Vorteil eines niedrigen Schaltungsaufwandes und eines geringeren Platzbedarfes mit sich.
- Abschließend sei bemerkt, daß die Überwachungsschaltung nicht nur auf eine Ausführungsform mit Komparator beschränkt ist. Beispielsweise eignen sich auch Schaltungen mit Zenerdioden und/oder nichtlinearen Spannungsteilern.
Claims (4)
- Integrierbare Schaltungsanordnung mit einem ersten Transistor (4) vom p-Leitungstyp, dessen Emitter mit einem ersten Potential (1) und dessen Kollektor mit einem zweiten Potential (2) beaufschlagt ist, dessen Basis-Emitter-Strecke ein erster Widerstand (6) parallel geschaltet ist und dessen Basis zur Ansteuerung durch einen zweiten Transistor (5) des n-Leitungstyps vorgesehen ist,
dadurch gekennzeichnet, daß zur Rückstromverringerung für den Fall eines Inversbetriebs des ersten Transistors (4) zu dessen Basis-Kollektor-Strecke eine Diode (7) derart parallel geschaltet ist, daß diese bei Inversbetrieb leitend ist. - Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein mit seiner Emitter-Kollektor-Strecke der Emitter-Basis-Strecke des ersten Transistors (4) parallel geschalteter vierter Transistor (8) des einen Leitungstyps basisseitig mit einer Überwachungsschaltung (12, 13) direkt oder über weitere Schaltelemente derart verbunden ist, daß beim Auftreten eines unzulässig hohen ersten Potentials (1) der vierte Transistor (8) durchgesteuert wird und daß der Basis-Kollektor-Strecke des ersten Transistors (4) anstelle der Diode (7) die Basis-Emitter-Strecke eines dritten Transistors (20) des einen Leitungstyps parallel geschaltet ist, dessen Kollektor mit der Basis des vierten Transistors (8) verbunden ist.
- Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß ein mit seiner Emitter-Kollektor-Strecke der Emitter-Basis-Strecke des ersten Transistors (4) parallel geschalteter weiterer Transistor (14) des einen Leitungstyps basisseitig direkt oder über weitere Schaltelemente mit der Überwachungsschaltung (12, 13) derart verbunden ist, daß der ansonsten in einem bestimmten Maße leitende weitere Transistor (14) beim Auftreten eines zu hohen ersten Potentials (1) gesperrt wird und daß ein weiterer Kollektor des dritten Transistors (20) direkt oder über weitere Schaltelemente mit der Basis des weiteren Transistors (14) derart verbunden ist, daß der ansonsten in einem bestimmten Maße leitende weitere Transistor (14) gesperrt wird.
- Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß für den dritten Transistor (7) die Basis des ersten Transistors (4) als Basis und der Kolektor des ersten Transistors (4) als Emitter zusammen mit jeweils einer weiteren Diffusionsstruktur als Kollektor bzw.Kollektoren vorgesehen sind.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP88121417A EP0374288B1 (de) | 1988-12-21 | 1988-12-21 | Integrierbare Schaltungsanordnung zur Rückstromverringerung bei einem invers betriebenen Transistor |
AT88121417T ATE112868T1 (de) | 1988-12-21 | 1988-12-21 | Integrierbare schaltungsanordnung zur rückstromverringerung bei einem invers betriebenen transistor. |
DE3851839T DE3851839D1 (de) | 1988-12-21 | 1988-12-21 | Integrierbare Schaltungsanordnung zur Rückstromverringerung bei einem invers betriebenen Transistor. |
US07/455,553 US4945444A (en) | 1988-12-21 | 1989-12-18 | Integratable circuit configuration for reverse current reduction in an inversely operated transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP88121417A EP0374288B1 (de) | 1988-12-21 | 1988-12-21 | Integrierbare Schaltungsanordnung zur Rückstromverringerung bei einem invers betriebenen Transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
EP0374288A1 EP0374288A1 (de) | 1990-06-27 |
EP0374288B1 true EP0374288B1 (de) | 1994-10-12 |
Family
ID=8199697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP88121417A Expired - Lifetime EP0374288B1 (de) | 1988-12-21 | 1988-12-21 | Integrierbare Schaltungsanordnung zur Rückstromverringerung bei einem invers betriebenen Transistor |
Country Status (4)
Country | Link |
---|---|
US (1) | US4945444A (de) |
EP (1) | EP0374288B1 (de) |
AT (1) | ATE112868T1 (de) |
DE (1) | DE3851839D1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005011653A1 (de) * | 2005-03-14 | 2006-09-28 | Infineon Technologies Ag | Schaltungsanordnung mit einem Transistor mit verringertem Rückstrom |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5179492A (en) * | 1990-03-30 | 1993-01-12 | Pioneer Electronic Corporation | Protection circuit for detachable operating unit used in audio device |
FR2700647B1 (fr) * | 1993-01-15 | 1995-03-31 | Legrand Sa | Commutateur statique à protection intégrée pour le couplage d'une charge à une source électrique, comportant un transistor bipolaire à grille isolée. |
JP3272298B2 (ja) * | 1998-04-27 | 2002-04-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 放電回路を備えたスイッチ回路および電子機器 |
US6675304B1 (en) * | 1999-11-29 | 2004-01-06 | Intel Corporation | System for transitioning a processor from a higher to a lower activity state by switching in and out of an impedance on the voltage regulator |
US6611410B1 (en) | 1999-12-17 | 2003-08-26 | Siemens Vdo Automotive Inc. | Positive supply lead reverse polarity protection circuit |
US6188212B1 (en) * | 2000-04-28 | 2001-02-13 | Burr-Brown Corporation | Low dropout voltage regulator circuit including gate offset servo circuit powered by charge pump |
TWI330353B (en) * | 2006-06-30 | 2010-09-11 | Chimei Innolux Corp | Power supplying and discharging circuit for liquid crystal panel |
TWI339481B (en) * | 2007-01-29 | 2011-03-21 | Chimei Innolux Corp | Power supplying and discharging circuit |
CN203166467U (zh) * | 2013-03-20 | 2013-08-28 | 向智勇 | 一种过压保护电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3970869A (en) * | 1975-03-03 | 1976-07-20 | The United States Of America As Represented By The Secretary Of The Navy | Low power driver |
US4420786A (en) * | 1981-11-16 | 1983-12-13 | Motorola, Inc. | Polarity guard circuit |
DE3505986A1 (de) * | 1985-02-21 | 1986-08-21 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Kurzschlussfestes netzteil, insbesondere fuer einen fernsehempfaenger |
NL8601718A (nl) * | 1986-07-02 | 1988-02-01 | Philips Nv | Transistorschakeling. |
-
1988
- 1988-12-21 AT AT88121417T patent/ATE112868T1/de not_active IP Right Cessation
- 1988-12-21 DE DE3851839T patent/DE3851839D1/de not_active Expired - Lifetime
- 1988-12-21 EP EP88121417A patent/EP0374288B1/de not_active Expired - Lifetime
-
1989
- 1989-12-18 US US07/455,553 patent/US4945444A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005011653A1 (de) * | 2005-03-14 | 2006-09-28 | Infineon Technologies Ag | Schaltungsanordnung mit einem Transistor mit verringertem Rückstrom |
DE102005011653B4 (de) * | 2005-03-14 | 2007-12-06 | Infineon Technologies Ag | Schaltungsanordnung mit einem Transistor mit verringertem Rückstrom |
US7362157B2 (en) | 2005-03-14 | 2008-04-22 | Infineon Technologies Ag | Circuit arrangement with a transistor having a reduced reverse current |
Also Published As
Publication number | Publication date |
---|---|
ATE112868T1 (de) | 1994-10-15 |
DE3851839D1 (de) | 1994-11-17 |
EP0374288A1 (de) | 1990-06-27 |
US4945444A (en) | 1990-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69723415T2 (de) | Schutz einer integrierten Stromversorgung | |
EP0281684B1 (de) | Überspannungsgeschützter Darlingtonschalter | |
DE2407333C3 (de) | Überspannungsschutzschaltungsanordnung | |
DE3342735C2 (de) | ||
DE19817767A1 (de) | Halbleiter-Leistungsschaltung | |
EP0374288B1 (de) | Integrierbare Schaltungsanordnung zur Rückstromverringerung bei einem invers betriebenen Transistor | |
DE102014108576A1 (de) | Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke | |
DE2112842B2 (de) | Schaltungsanordnung für einen Transistor-Gegentaktverstärker | |
DE1487396A1 (de) | Schaltungsanordnung zum Erzeugen einer Steuer- oder Kompensationsspannung | |
DE3700071A1 (de) | Halbleiterschalter | |
DE69532423T2 (de) | Gatetreiberschaltung zur Steuerung eines Halbleiterbauelements | |
DE69726328T2 (de) | Überspannungsschutz für eine Telefonleitungs-Schnittstelle | |
DE2233260C2 (de) | Quasi-komplementäre Schaltung | |
DE2506196A1 (de) | Gleichstrom-schaltvorrichtung | |
DE3602551C2 (de) | Operationsverstärker | |
DE2816314B2 (de) | MOSFET-Source-Folgerschaltung | |
EP0604485B1 (de) | Vorrichtung zur erzeugung von zwischenspannungen | |
DE19838109B4 (de) | Ansteuerschaltung für induktive Lasten | |
DE2156564A1 (de) | Schutzstromkreis fur eine Ausgangs stufe eines Signalverstarkers | |
DE10314514B4 (de) | Leistungsvorrichtungssteuerschaltung | |
DE2431487C2 (de) | Triggerschaltung | |
DE4428115A1 (de) | Steuergerät mit einer Schaltungsanordnung zum Schutz des Steuergerätes bei Unterbrechung der Steuergerätemasse | |
DE3536447C2 (de) | Kurzschluß- und überlastfeste Transistorausgangsstufe | |
DE3029895C2 (de) | Schaltungsanordnung zum Speisen einer eine konstante Betriebsspannung liefernden Stromversorgungseinrichtung | |
DE69922495T2 (de) | Schaltung zur Verbindung zwischen einem Autoradio und einer Kraftfahrzeugbatterie |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AT BE CH DE ES FR GB GR IT LI LU NL SE |
|
RBV | Designated contracting states (corrected) |
Designated state(s): AT DE FR GB IT NL SE |
|
17P | Request for examination filed |
Effective date: 19901205 |
|
ITF | It: translation for a ep patent filed |
Owner name: STUDIO ING. E. BONINI S.R.L. |
|
17Q | First examination report despatched |
Effective date: 19930428 |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): AT DE FR GB IT NL SE |
|
REF | Corresponds to: |
Ref document number: 112868 Country of ref document: AT Date of ref document: 19941015 Kind code of ref document: T |
|
REF | Corresponds to: |
Ref document number: 3851839 Country of ref document: DE Date of ref document: 19941117 |
|
ITF | It: translation for a ep patent filed |
Owner name: STUDIO JAUMANN |
|
EAL | Se: european patent in force in sweden |
Ref document number: 88121417.5 |
|
GBT | Gb: translation of ep patent filed (gb section 77(6)(a)/1977) |
Effective date: 19950106 |
|
ET | Fr: translation filed | ||
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
26N | No opposition filed | ||
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: AT Payment date: 19961127 Year of fee payment: 9 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: SE Payment date: 19961210 Year of fee payment: 9 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: NL Payment date: 19961217 Year of fee payment: 9 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: AT Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 19971221 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: SE Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 19971222 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: NL Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 19980701 |
|
NLV4 | Nl: lapsed or anulled due to non-payment of the annual fee |
Effective date: 19980701 |
|
EUG | Se: european patent has lapsed |
Ref document number: 88121417.5 |
|
REG | Reference to a national code |
Ref country code: GB Ref legal event code: IF02 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: IT Payment date: 20071222 Year of fee payment: 20 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: GB Payment date: 20071218 Year of fee payment: 20 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 20080219 Year of fee payment: 20 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: FR Payment date: 20071217 Year of fee payment: 20 |
|
REG | Reference to a national code |
Ref country code: GB Ref legal event code: PE20 Expiry date: 20081220 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION Effective date: 20081220 |