DE2109914C3 - Schaltungsanordnung zur Pufferung und Schräglaufkompensation von gelesenen Signalen bewegter Aufzeichnungsträger - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs 1.

Es werden bei bekannten Einrichtungen dieser Art die Bits in einer Dichte von 20 Bits pro mm aufgezeichnet. Bei neueren Einrichtungen zur magnetischen Aufzeichnung ist es jedoch möglich, Informationen mit einer Dichte von 200 Bits pro mm und darüber aufzuzeichnen. Diese hohe Dichte der Aufzeichnung verlangt, daß die zu einem Zeichen gehörigen Bits, die auf mehreren Spüicii äufgcZeiChnci Sind, gciläü gleichzeitig äbgctä-

bO stet werden. Diese gleichzeitige Abtastung der Bits wird gestört, wenn ein Band schräg läuft oder wenn die Magnetköpfe mangelhaft justiert sind. Um diese Schräglauffehler zu kompensieren, wurde durch die deutsche Patentschrift 11 25 698 eine Schaltungsanordnung bekannt, die dadurch gekennzeichnet ist, daß der Abtasteinrichtung jeder Spur des Aufzeichnungsträgers ein Pufferspeicher, ein Eingangszähler, eine Vergleichsschaltung und allen Spuren des Aufzeichnungsträgers ein gemeinsamer Ausgangszähler zugeordnet sind und daß die Bits jeder Aufzeichnungsspur in aufeinanderfolgende Speicherstellen ihrer Pufferspeicher übertragen werden, deren belegte Speicherstellen von ihren Eingangszählern gezählt und durch die Vergleichsschaltung mit der Stellung des gemeinsamen Ausgangszählers, der nach erfolgter Ausgabe eines Zeichens aus den Pufferspeichern in seine nächste Stellung weitergeschaltet wird, verglichen werden, wobei die einander parallel zugeordneten Bits aller Aufzeichnungsspuren zu einem Ausgabespeicher dann übertragen werden, wenn alle Eingangszähler eine Zählstellung erreicht haben, die der Stellung des Ausgangszählers entspricht und in der dieser den Vergleichsschaltungen ein Vergleichssignal zuleitet Der Nachteil dieser Lösung besteht jedoch in einer schlechten Ausnutzung der Pufferkapazität der Steuereinheit und der Übertragungskanäle der Datenverarbeitungsinlage.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Pufferung und Schräglaufkompensation von Signalen zu schaffen, die sich für von bewegten Magnetspeichern gelesene Informationen eignet, wobei insbesondere eine bessere Ausnutzung der Pufferkapazität und Kanalkapazität angestrebt wird.

Die erfindungsgemäße Lösung ist im Kennzeichen des Patentanspruchs 1 angegeben.

Durch die bitgruppenweise Erfassung der gelesenen Informationen von bewegten Aufzeichnungsträgern mit Hilfe zweier Zähler wird auch bei schräg laufenden Bändern die zur Verfügung stehende Pufferspeicherkapazität besser als bisher ausgenutzt. Da weniger Leerstellen bei schräg laufenden Aufzeichnungsträgern als bisher auftreten, wird auch die Übertragungskapazität der Übertragungskanäle und der Steuereinheiten einer Datenverarbeitungsanlage besser genutzt.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigt

F i g. 1 ein Blockschaltbild,

F i g. 2 graphisch die Beziehung zwischen den Zahlen im BAC und BOC und dem ersten Einlesezähler zur Bezeichnung der Schräglaufprüfungen und Überlaufprüfungen und

F i g. 3 eine detaillierte Schaltung.

In den verschiedenen Zeichnungen sind dieselben Bauteile und Einrichtungen der Maschinen mit identischen Bezugszeichen bezeichnet. Die vorliegende Erfindung wird im Zusammenhang mit einem Magnetband erklärt, ohne daß dieses eine Begrenzung bedeutet.

In F i g. 1 ist als Signalquelle eine Bandeinheit 10 gezeigt. Darstellungsgemäß liefert diese Signalquelle Signale von vier Spuren, die durch die Pfeile 11 bezeichnet sind. Diese vier Spuren können Signale von demselben Datenbyte zu verschiedenen Zeitpunkten liefern. Eine Schräglauf-Kompensationseinrichtung SKB 12 verfügt über mehrere Eingabezähler (RIC)XX Es wird im vorliegenden System ein Byte-Zähler

Hpr cr\cr

Ausgabezähler (BOC) 16 zählt die Zahl der vom SKB12 ai-f den byteorientierten Ausgangskanal 17 über Pufferregister 18 übertragenen Bytes. Die Übertragung von Signalen in das SKBM wird gesteuert von der Signalquelle 10, d.h., der SKB\2 muß alle Signale annehmen, wie sie von der Signalquellr. 10 kommen, ungeachtet ihrer zeitlichen Beziehung. Die Signalübertragung vom SKB12 auf den Ausgangskanal 17 wird vom Lesetaktgeber 20 gesteuert

Der Lesetakigeber 20 soll einen Satz von Steuersignalen jedesmal abgeben, wenn der Ausgangskanal 17 ein Daten-Bereitschaftssignal über die Leitung 21 und die Vergleichsschaltung 22 für BAC und BOC ein Schritt-Bereitschaftssignal über die Leitung 23 abgibt Eine UND-Schaltung 24 spricht auf diese beiden Signale an und liefert ein Einschaltsignal auf den Lesetaktgeber 20. Das Schritt-Bereitschaftssignal zeigt an, daß der BOC16 einen kleineren Wert enthält als der BAC15, d. h, die Zahl der im SKB12 zusammengesetzten Bytes übersteigt die Zahl der auf den Ausgangskanal 17 übertragenen Bytes, und somit steht mindestens ein Byte zur Übertragung bereit

Bei Betätigung liefert der Lesetaktgeber 20 ein erstes Signal über die Leitung 28 zur Datensignalübertragung von Pufferregistern 18 auf den Ausgangskanal 17. Dadurch wird mindestens ein Pufferregister 18 zum Empfang eines Datenbytes vom SKB12 gelöscht. Ein zweites Signal wird dann über die Leitung 29 übertragen und mit ihm ein Datenbyte vom SKBX2 auf Pufferregister 18 übertragen. Das übertragene Byte ist das zuerst im SKB12 zusammengesetzte Byte und wird normalerweise durch die Zahl im BOC16 bestimmt.

Nachdem die Datenbytes gemäß obiger Beschreibung übertragen wurden, wird der BOC16 durch ein über die Leitung 30 gegebenes Signal hochgeschaltet. Als letzter Schritt des Lesetaktzyklus wird dann ein Impuls über die Leitung 31 gegeben, der mit einer Prüfung der Schaltstellung des UND-Gliedes 32 feststellt, ob der BAC'15 sich in einer Bezugsstellung, wie z.B. Null, befindet. Ist das der Fall, wird auf die Λ/C-Vergleicherschaltung 33 gemäß nachfolgender Erklärung ein Leseimpuls geliefert. Bei Rückstellung der Vergleichereinheit 33 bleibt der Lesetaktgeber 20 im Ruhezustand, bis er wieder durch einen Impuls von der UND-Schaltung 24 eingeschaltet wird.

Der Datenkanal empfängt keine Daten mit einer höheren Geschwindigkeit, als er empfangen kann. Die Einheit SKB12 muß jedoch Datensignale von der Signalquelle 10 mit der ihr zugeordneten Geschwindigkeit empfangen. Wenn daher der Ausgangskanal 17 nicht anspricht, kann eine Anzahl von Signalen von der Signalquelle 10 auf das SKB12 geliefert werden, die größer ist als die darin enthaltene Anzahl von Pufferregistern. Das führt zu einem Überlauf von Datenbytes im SKB12. Das bedeutet, ein Datenbyte wird in ein Datenregister eingegeben, welches bereits ein Byte enthält. Diese Eingabe zerstört das ursprüngliche Byte.

Die 7?/C-Vergleichereinheit 33 vergleicht die Zahlen aller RICs 13. Wenn alle RICs die bestimmte Zahl (1,2 oder 3) überschritten haben, wird ein Signal über die Leitung 36 zum BAC'15 geliefert, welches anzeigt, daß die Register im SKB \2 ein weiteres Datenbyte zusammengesetzt haben. Der BAC15 liefert dann ein Signal, welches anzeigt, daß ein Byte im SKB12 zur Verfügung steht. Dieses Signal wird so lange aufrechterhalten, bis das Byte in die Pufferregister 18 übertragen führenden RIC(d. h. den RIC mit der höchsten oder am weitesten fortgeschrittenen Zahl), die Byte-Zusammensetzungszahl und die Byte-Ausgabezahl und zeigt eine Schräglaufprüfung an, was genauer im Zusammenhang mit Fig.3 beschrieben wird. In ähnlicher Weise spricht eine Überlauf-Feststellschaltung 41 an auf das Zusammentreffen der Zahl im BOC16 und auf vorgegebene Zahlenwerte in einem RIC13 mit der höchsten oder am weitesten fortgeschrittenen Zahl, die durch die RIC-Beziehung in Normalbetrieb festgestellt wird. Das bedeutet, der Ausgangskanal 17 nimmt Datenbytes so schnell an, wie sie der SKB12 zusammensetzt Das wird dadurch angezeigt, daß der BOC16 dieselbe Zahl enthält wie der BAC15. Im vorliegenden Ausführungsbeispie! beträgt die durch den SKS12 maximal kompensierbare Schräglaufzahl 5. Das bedeutet, wenn der führende RIC mehr als fünf Positionen vor dem Ä4C15 liegt, wird eine Schräglaufprüfung angezeigt Andererseits wird bei maximal sieben Positionen eine Überlaufprüfung durchgeführt, d. h, die Anzahl der Schräglaufpuffer liegt unter Eins.

Die Spalten B und C stellen eine Situation dar, in welcher der Ausgangskanal 17 keine zusammengesetzten Datenbytes annimmt In Spalte B enthält der &4C15 den Wert 4, während der BOC16 den Wert 1 enthält. Das bedeutet, daß der Kanal vier Datenbytes hinter dem SKB12 steht. Der führende R/Centhält die Zahl 7 und nähert sich der Überlauf-Prüfbedingung. In Spalte Centhält der führende RICdie Zahl 8 und trifft auf den schraffierten Bereich in BOC16, was bedeutet, daß eine Überlaufprüfung erfolgt. Das bedeutet, es wurden Datensignale in das SKß-Register 8 geschrieben, bevor das vorher zusammengesetzte Byte vom Pufferregister 1 übertragen wurde. In ähnlicher Weise ist der BAC15 auf die Position 5n vorgelaufen und zeigt an, daß ein weiteres Byte zusammengesetzt wurde.

Die in der Spalte D gezeigte Situation unterscheidet sich von der in Spalte C gezeigten dadurch, daß der Ausgangskanal 17 ein Datenbyte angenommen hat, bevor der führende RIC auf Position 8 weitergeschaltet hat. Zu diesem Zeitpunkt hat der BOC16 auf Position 2 weitergeschaltet und verhindert eine Überlaufprüfung. Aus F i g. 2 ist zu ersehen, daß die beiden Zähler bei der Übertragung zusammengesetzter Datenbytes auf einen byteorientierten Ausgangskanal 17 die Teilung von 5ATß-12-Pufferregistern mit dem Datenkanal derart ermöglichen, daß bei derselben Anzahl von Registern im Vergleich zu bisher üblichen Kompensationsgeräten eine größere Pufferkapazität zur Verfügung steht.

In F i g. 3 ist detailliert die Schaltung zur Verwirklichung des in F i g. 1 gezeigten Schemas wiedergegeben. Mehrere RlCsSO im SKB12 liefern ihre Werte 1 bis 8, die durch eine Gruppe von Verriegelungen 51 aufgenommen werden, auf RIC-Vergleicherschaltungen

33. F i g. 3 zeigt χ RICs, die 8 in der F i g. 2 entsprechen. In der ganzen F i g. 3 bedeutet das Zeichen »x« die Spur mit der höchsten Nummer der Signalquelle IG. Die zu den Spuren mit dazwischenliegenden Zahlen (d. h. 3 bis Af-I) gehörenden Schaltungen sind der Klarheit halber

wi weggelassen. Im RIC-Vergleicher 33 ist für jeden RIC ein Satz der »x« Speicher 51 vorgesehen. Mehrere ODER-Schaltungen 52, 53 und 54 empfangen Signale von diesem Speicher 51 Die ODER-Schaltung empfängt Eingangssignal von allen In-Speichern, die

'•i entsprechend zu RICO bis RICx gehören Wenn ein 1/7-Speicher gesetzt ist, bedeutet das, daß der entsprechende RIC die Zahl 1 enthält. Für jeden RIC ist ein

ist. Die Schrä^tr!äufⁿrüfschä!tun^£T 40 sⁿricht 3Π auf den 1 -S^np'^r'hⁱⁱr vorcrpcf»hi»n riiV

mn seineir. Auigangssigna! daher an, cab irgendein Kit (0 bis χ) die Zahl 1 überschritten hat, d. h. der 1/7-Speicher des führenden RlC veranlaßt die OUbK-Scha'tung 52 zur Abgabe seines Ausgangssignals. In ähnlicher Weise empfängt die ODER-Schaltung 53 die Ausg'.igssignale von :\\en 2/7-Speichern Für jeden RIC ist ein 2n-Speicher vorgesehen. Das Ausgangssignal der ODER-Schaltungen 52 bis 54 zeigt entsprechend an, daß ein RICden Wen I n, 2/7 usw. bis xn enthielt.

Wenn die Speicher 51 durch die entsprechenden RICs 1« gesetzt sind, wird der /?/C-Wert so lange festgehalten, bis die entsprechenden Verriegelungen zurückgestellt werden. Das Muster von gesetzten Verriegelungen ist gleichzeitig ein Bild aller Überlaufpufferpositionen, die zusammengesetzte Bytes enthalten. Da der BOC16 die auf den Ausgangskanal 17 gesendeten Bytes zählt, wird die entsprechende Zahl im BOC16 durch einen Impuls vom Lesetaktgeber 20 geleitet und stellt die entsprechenden Riegel zurück. Wenn der BOC16 z.B. den Wert 2 enthält, ist das zusammengesetzte Byte im Register In der Kompensaiionseinrichiung 12 auf den Ausgangskanal 17 übertragen worden. Zu diesem Zeitpunkt können daher die ln-Speicher 51 zurückgestellt werden. Somit wird ein Rückstellsignal über die Leitung 56 von einer UND-Schaltung (nicht dargestellt) geliefert, welches durch ein Signal vom Lesetaktgeber 20 und den die Zahl 2 erreichenden BOC16 eingeschaltet wird. In ähnlicher Weise wird der 2n-Speicher 51 zurückgestellt durch ein Signal auf der Leitung 56, durch ein Signal von dem die Zahl 3 erreichenden BOC16 und vom Lesetaktgeber 20. Allgemein kann man sagen, daß die Speicher 51 vom BOC16 in dem Moment zurückgestellt werden, in welchem er eine Zahl erreicht, die um 1 größer ist als der in dem jeweiligen Speicher angegebene Wert.

Der BAC15 besieht aus mehreren Dekodierschaltungen 58, und zwar eine für jedes Register im SKB 12. Im vorliegenden Ausführungsbeispiel umfaßt der BAC15 acht Dekodierschaltungen 58, von denen jedoch nur eine schematisch dargestellt ist. Die Eingangssignale Jn zum BAC15 kommen von allen Speichern 51 in der Ä/C-Vergleicherschaltung 33. Das ist schematisch durch die Pfeile 59a dargestellt. Im Ausführungsbeispiel sind für vier Spuren vier RICs 13 mit je acht Positionen enthalten. Die 32 Speicher 51 liefern also 32 Eingangssignale an den BAC \5. Die gezeigte Schaltung 58 decodiert die Einerzahlen. Sie empfängt die Einerzahlen von allen 1 π Verriegelungen 51 im RICO bis RIC K, wobei K die Zahl der Spuren in der Signalquelle 10 ist, im Ausführungsbeispiel also vier. Die UND-Schaltung 59 spricht auf die Einerzahl in jedem RIC an und zeigt an, daß ein Datenbyte in der ersten It? Registerposition des SKB12 zusammengesetzt worden ist Das wird durch ein Gleichstrom-Einschaltsignal auf der Leitung 60 angezeigt Der Inverter 61 kehrt dieses Signal um und liefert ein Gleichstrom-Einschaltsignal zur Anzeige dafür, daß der BAC15 von In verschieden ist, d. h, ein vollständiges Byte nicht im SXß-Register \n steht Dieses Signal gibt die Stellung des am weitesten zurückliegenden RlC an und wird in der Schräglauf- wi Prüfschaltung 40 gemäß späterer Erklärung verwendet

Der BOC16 kann ein gerader Binärzähler sein, der durch den Impuls auf der Leitung 30 vom Lesetaktgeber 20 geschaltet wird. Er kann Signale für BOC = 1 bis BOC = χ von den entsprechenden Zahlenstellen im «'> Zähler liefern. In diesem Fall kann es sich um einen Ringzähler bekannter Bauart handeln.

Die BAC-BOC-Vergleicherschaltung 22 stellt fest, ob die Zahl im UACiS größer als die im ßOC16 ist Diese I csuit'llung erfolgt mit Hilfe einer Gruppe ν<-·> UND-Gliedern 65, die ihre entsprechenden Ausgangssignale auf das ODER-Glied 66 liefern, welches das Schritt-Bereitschaftssignal auf der Leitung 23 bildet. Die 7ahl im RAC kann gleichzeitig mehrere Zahlen bezeichnen. Wenn z. B. fünf Datenbytes im SKB 12 in den Positionen 1 bis 5 zusammengesetzt wurden, zeigt der BAC15 1 n. 2n, in, 4/7 und 5n an. Der BOC16 gibt die Nrrr>mer der Register an, von denen das letzte Datenbyte auf den Kanal 17 übertragen wurde. Dieses Byte kann mit dem letzten im SKB12 zusammengesetzten Byte übereinstimmen. In diesem Fall hat der Datenkanal 17 alle zusammengesetzten Bytes empfangen. Wenn irgendein Byte jedoch zusammengesetzt wurde, das noch nicht übertragen wurde, gibt der BAC'15 eine Zahl an, die mindestens um 1 größer ist als die gegenwärtige Zahl im BOC16. Um also festzustellen, ob ein Byte übertragen werden kann, empfangen die UND-Schaltungen 65 entsprechend die Anzeigesignale vom BOC16 und der nächsthöheren Zahi vom BAC i5. Die Leitung für BOC = 1 ist z. B. mit einer ersten Und-Schaltung 65 verbunden, welches ebenfalls ein Signal empfängt, wenn BAC = 2n ist und anzeigt, daß ein Datenbyte für die Übertragung vom Register 2/7 bereit ist usw.

Die Schräglauf-Prüfschaltung 40 stellt einen übermäßigen Schräglauf fest und zeigt diesen an, d. h, er zeigt an, daß der führende RIC in den schraffierten Bereich für die Zahlenkreise im BA C15 der F i g. 2 hineingezählt hat. Ein übermäßiger Schräglauf wird festgestellt durch eine Gruppe von UND-Gliedern 70, von denen jedes ein Eingangssignal von einem RIC, BOC und BAC empfängt, welche die in F i g. 2 dargestellte übermäßige Schräglaufbeziehung anzeigen. Die Ausgangssignale der UND-Schaltungen 70 werden über ein ODER-Glied 71 geleitet und schalten teilweise das UND-Glied 72 ein. Ein Verriegelungssignal von der Überlauf-Feststellschaltung 41 wird über die Leitung 42a gegeben und schaltet das UND-Glied 72 ein und setzt damit das Schräglauf-Prüfflipflop 73. Das gesetzte Flipflop 73 zeigt eine Schräglaufprüfung an. Für jede zulässige Zahl im BAC15 muß der größte Überlauf feststellbar sein. Im ersten UND-Glied 70 zeigt das Signal für BAC φ 3η. z. B. die Zahl des am weitesten zurückliegenden RIC an. Das entspricht der dicken Linie in F i g. 2 und bedeutet, daß alle RICs die Zahl 3/7 nicht überstiegen haben. Das Signal BOC = 1 zeigt an, daß ein Datenbyte vom 1/7-Register übertragen worden ist und dieses Register jetzt zum Empfang weiterer Signale zur Verfügung steht. Das Register 2/7 steht zu diesem Zeitpunkt jedoch nicht zur Verfugung. Der vorderste Ä/Cwird bezeichnet durch »irgendein RIC = xn« (im Ausführungsbeispiel χ = 8), welches der RIC mit der niedrigsten Zahl im Überlauf prüfbereich der F i g. 2 ist Das besagt natürlich, daß mindestens ein RIC im schraffierten Bereich steht es können zwar mehr sein, jedoch ist diese Feststellung für die Anzeige einer Überlaufprüfung nicht erforderlich. Die anderen UND-Schaltungen 70 stellen einen übermäßigen Schräglauf in ähnlicher Weise für die entsprechenden zulässigen Zahlen im A4 C15 fest

Die Überlauf-Feststellschaltung 41 arbeitet in ähnlicher Weise. Mehrere UND-Glieder 80 stellen die Beziehung zwischen dem vordersten RIC und dem BOC16 fest Aus der Betrachtung eines ersten UND-Gliedes 80 und der Spalte C in Fig.2 ist zu ersehen, daß eine Überlaufprüfung angezeigt wird, wenn irgendein RIC den Wert xn (im Ausführungsbei-

spie! 3} und dor BOC 16 d,c Zahl 1 cnttiali. Die Speicher 51 halten die #/C-Zahl fest, auch wenn der K/C'selb,i ,m einer weiteren Zahl gelaufen ^::t. I" diesem Sysn-.n muß die /?/rZahl mindestens während eines Zähizyklus des SKB 12 festgehalten werden. Eiiw Und Schaltung 80 wird durch die dargestellten Eingänge -.ingeschaltet und liefer! einen Impuls über das ODER-Glied 81 zum Prüfen der UND-Schaltung 82. Das zurückgestellt Schräglauf- Pnifflipflop 73 (die Rückstellung bedeutet, daß keine Schräglaufprüfung vorliegt) liefert ein Einschaltsignai über die Leitung 83 zum UND-Glied 82,

um das Überlauf-Prüfsignal weiterzuleiten und das Überiauf-Priiffliptlop 84 zu setzen. Die Überlaufprüfung wird durch ein Anzeigesignal auf der Leitung 85 angezeigt. Das zurückgestellte Überlaufflipflop erliefen ein Einschaltsignai über die Leitung 42a für die UND-Schaltung 72 der Schräglauf-Prüfschaltung 40. Die Signale für Überlauf- und Schräglaufprüfung werden an eine nicht dargestellte Steuereinheit gegeben, die dann in eine Fehlersuchroutine eintreten kann, um die zu unternehmenden Schritte festzulegen.

Hierzu 2 Blatt Zeichnunuen

Claims (3)

Patentansprüche:

1. Schaltungsanordnung zur Pufferung und Schräglaufkompensation von Bytes darstellenden Signalen, die von mehreren Spuren bewegter Aufzeichnungsträger gelesen werden, mit einem Pufferspeicher, dem die gelesenen Signale zugeführt werden, mit jeder Spur zugeordneten die abgelesenen Bits zählenden Eingabezählern, mit einem die aus dem Pufferspeicher ausgegebenen Bytes zählenden Ausgabezähler und einer das b> te weise Ausgeben aus dem Pufferspeicher steuernden, mit den Zählern eingangsseitig verbundenen Vergleichsschaltung, dadurch gekennzeichnet, daß eine Vergleichereinheit (33) für die Zählerstände aller Eingabezähler (RIC 13) vorgesehen ist, die auf einem ersten Ausgang einem Byte-Zähler (15) einen Zählimpuls zuführt, wenn dem Pufferspeicher ein zusammengesetztes Byte zur Verfügung steht und die auf einem zweiten Ausgang den Zählerstand des führenden Eingabezählers feststellt, daß ferner eine mit dem Bytezähler (15) und dem Ausgabezähler (16) verbundene Vergleichsschaltung (22) vorgesehen ist, die ein Schrittbereitschaftssignal zum Ausgeben eines Byte in den Ausgangskanal (17) abgibt und daß eine Schräglaufprüfschaltung (40) und eine Überlauffeststellschaltung (41) vorgesehen sind, die mit dem zweiten Ausgang der Vergleichsschaltung, dem Bytezähler und dem Ausgabezähler verbunden sind und wovon die Schräglaufprüfschaltung ein Ausgangssignal liefert, wenn der Schräglauf einen Grenzwert überschreitet und die Oberlauffestschaltung bei Oberlauf des Puffers ein Ausgangssignal liefert.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Vergleichsschaltung (22) und dem Ausgangskanal (17) eine UND-Schaltung (24) nachgeschaltet ist, deren Ausgang mit dem Steuereingang eines Lesetaktgebers (20) verbunden ist, um jedesmal dann einen Satz von Steuersignalen abzugeben, wenn der Ausgangskanal (17) ein Daten-Bereitschaftssignal über eine Leitung (21) und die Vergleichsschaltung (22) ein Schritt-Bereitschaftssignal über eine Leitung (23) abgibt.

3. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der Lesetaktgeber (20) ein erstes Signal über eine Leitung (28) zur Datensignalübertragung von Pufferregistern (18) auf den Ausgangskanal (17) abgibt, wodurch mindestens ein Pufferregister (18) gelöscht wird und daß ein zweites Signal über eine Leitung (29) übertragen wird, wodurch ein Byte in das genannte Pufferregister übertragen wird.

55