DE2109914B2 - Schaltungsanordnung zur Pufferung und Schräglaufkompensation von gelesenen Signalen bewegter Aufzeichnungsträger - Google Patents
Schaltungsanordnung zur Pufferung und Schräglaufkompensation von gelesenen Signalen bewegter AufzeichnungsträgerInfo
- Publication number
- DE2109914B2 DE2109914B2 DE2109914A DE2109914A DE2109914B2 DE 2109914 B2 DE2109914 B2 DE 2109914B2 DE 2109914 A DE2109914 A DE 2109914A DE 2109914 A DE2109914 A DE 2109914A DE 2109914 B2 DE2109914 B2 DE 2109914B2
- Authority
- DE
- Germany
- Prior art keywords
- output
- byte
- circuit
- signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/16—Digital recording or reproducing using non self-clocking codes, i.e. the clock signals are either recorded in a separate clocking track or in a combination of several information tracks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs 1. w>
Es werden bei bekannten Einrichtungen dieser Art die Bits in einer Dichte von 20 Bits pro mm aufgezeichnet.
Bei neueren Einrichtungen zur magnetischen Aufzeichnung ist es jedoch möglich, Informationen mit einer
Dichte von 200 Bits pro mm und darüber aufzuzeichnen. *'·
Diese hohe Dichte der Aufzeichnung verlangt, daß die zu einem Zeichen gehörigen Bits, die auf mehreren
Spuren aufgezeichnet sind, genau gleichzeitig abgetastet werden. Diese gleichzeitige Abtastung der Bits wird
gestört, wenn ein Band schräg läuft oder wenn die Magnetköpfe mangelhaft justiert sind. Um diese
Schräglauffehler zu kompensieren, wurde durch die deutsche Patentschrift 11 25 698 eine Schaltungsanordnung
bekannt, die dadurch gekennzeichnet ist, daß der Abtasteinrichtung jeder Spur des Aufzeichnungsträgers
ein Pufferspeicher, ein Eingangszähler, eine Vergleichsschaltung und allen Spuren des Aufzeichnungsträgers
ein gemeinsamer Ausgangszähler zugeordnet sind und daß die Bits jeder Aufzeichnungsspur in aufeinanderfolgende
Speicherstellen ihrer Pufferspeicher übertragen werden, deren belegte Speicherstellen von ihren
Eingangszählern gezählt und durch die Vergleichsschaltung mit der Stellung des gemeinsamen Ausgangszähle/s,
der nach erfolgter Ausgabe eines Zeichens aus den Pufferspeichern in seine nächste Stellung weitergeschaltet
wird, verglichen werden, wobei die einander parallel
zugeordneten Bits aller Aufzeichnungsspuren zj einem Ausgabespeicher dann übertragen werden, wenn alle
Eingangszähler eine Zählstellung erreicht haben, die der Stellung des Ausgangszählers entspricht und in der
dieser den Vergleichsschaltungen ein Vergleichssignal zuleitet. Der Nachteil dieser Lösung besteht jedoch in
einer schlechten Ausnutzung der Pufferkapazität der Steuereinheit und der Übertragungskanäle der Datenverarbeitungsanlage.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Pufferung und
Schräglaufkompensation von Signalen zu schaffen, die sich für von bewegten Magnetspeichern gelesene
Informationen eignet, wobei insbesondere eine bessere Ausnutzung der Pufferkapazität und Kanalkapazität
angestrebt wird.
Die erfindungsgetnäße Lösung ist im Kennzeichen des Patentanspruchs 1 angegeben.
Durch die bitgruppenweise Erfassung der gelesenen Informationen von bewegten Aufzeichnungsträgern mit
Hilfe zweier Zähler wird auch bei schräg laufenden Bändern die zur Verfugung stehende P-ifferspeicherkapazität
besser als bisher ausgenutzt. Da weniger Leerstellen bei schräg laufenden Aufzeichnungsträgern
als bisher auftreten, wird auch die Übertragungskapazität der Übertragungskanäle und der Steuereinheiten
einer Datenverarbeitungsanlage besser genutzt
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher
beschrieben. Es zeigt
F i g. 1 ein Blockschaltbild,
F i g. 2 graphisch die Beziehung zwischen den Zahlen im BAC und BOC und dem ersten Einlesezähler zur
Bezeichnung der Schräglaufprüfungen und Überlaufprüfungen und
F i g. 3 eine detaillierte Schaltung.
In den verschiedenen Zeichnungen sind dieselben Bauteile und Einrichtungen der Maschinen mit identischen
Bezugszeichen bezeichnet. Die vorliegende Erfindung wird im Zusammenhang mit einem Magnetband
erklärt, ohne daß dieses eine Begrenzung bedeutet.
In Fig. 1 ist als Signalquelle eine Bandeinheit 10 gezeigt. Darstellungsgemäß liefert diese Signalquelle
Signale von vier Spuren, die durch die Pfeile 11 bezeichnet sind. Diese vier Spuren können Signale von
demselben Datenbyte zu verschiedenen Zeitpunkten liefern. Eine Schräglauf-Kompensationseinrichtung
SKB 12 verfügt über mehrere Eingabezähler (RlC)XX Es wird im vorliegenden System ein Byte-Zähler
(BAC) 15 verwendet. Ein zweiter Zähler, der sog.
Ausgabezähler (BOC) 16 zählt die Zahl der vom SKB12
auf den byteorientierten Ausgangskanal 17 über Pufferregister 18 übertragenen Bytes. Die Übertragung
von Signalen in das SKBM wird gesteuert von der
Signalquelle 10. d.h., der SKB12 muß alle Signale
annehmen, wie sie von der Signalquelle 10 kommen, ungeachtet ihrer zeitlichen Beziehung. Die Signalübertragung
vom SKB12 auf den Ausgangskanal 17 wird vom Lesetaktgeber 20 gesteuert
Der Lesetaktgfber 20 soll einen Satz von Steuersignalen
jedesmal abgeben, wenn der Ausgangskanal 17 ein Daten-Bereitschaftssignal über die Leitung 21 und
die Vergleichsschaltung 22 für BAC und BOC ein Schritt-Bereitschaftssignal über die Leitung 23 abgibt
Eine UND-Schaltung 24 spricht auf diese beiden Signale an und liefert ein Einschaltsignal auf den Lesetaktgeber
20. Das Schritt-Bereitschaftssignai zeigt an, daß der BOC16 einen kleineren Wert enthält als der BAC15,
d. h, die Zahl der im SKB12 zusammengesetzten Bytes
übersteigt die Zahl der auf den Ausgangskanal 17 übertragenen Bytes, und somit steht mindestens ein
Byte zur Übertragung bereit
Bei Betätigung liefert der Lesetaktgeber 20 '-in erstes Signal über die Leitung 28 zur Datensignalübertragung
von Pufferregistern 18 auf den Ausgangskanal 17. Dadurch wird mindestens ein Pufferregister 18 zum
Empfang eines Datenbytes vom SKBYl gelöscht. Ein zweites Signal wird dann über die Leitung 29 übertragen
und mit ihm ein Datenbyte vom SKBM auf Pufferregister 18 übertragen. Das übertragene Byte ist
das zuerst im SKB12 zusammengesetzte Byte und wird
normalerweise durch die Zahl im BOC16 bestimmt
Nachdem die Datenbytes gemäß obiger Beschreibung übertragen wurden, wird der BOCXb durch ein über die
Leitung 30 gegebenes Signal hochgeschaltet. Als letzter Schritt des Lesetaktzyklus wird dann ein Impuls über die
Leitung 31 gegeben, der mit einer Prüfung der Schaltstellung des UND-Gliedes 32 feststellt, ob der
BAC15 sich in einer Bezugsstellung, wie z.B. Null,
befindet. Ist das der Fall, wird auf die RIC-Vergleicherschaltung
33 gemäß nachfolgender Erklärung ein Leseimpuls geliefert. Bei Rückstellung der Vergleichereinheit
33 bleibt der Lesetaktgeber 20 im Ruhezustand, bis er wi**der dur^H f^in^p 1"1^uIs von ^**»· ^ iMr}_Cr»hoi_
tung 24 eingeschaltet wird.
Der Datenkanal empfängt keine Daten mit einer höheren Geschwindigkeit, als er empfangen kann. Die
Einheit SKBM muß jedoch Datensignale von der Signalquelle 10 mit der ihr z'igeordneten Geschwindigkeit
empfangen. Wenn daher der Ausgangskanal 17 nicht anspricht kann eine Anzahl von Signalen von der
Signalquelle 10 auf das SKBM geliefert werden, die größer ist als die darin enthaltene Anzahl von
Pufferregistern. Das führt zu einem Überlauf von Datenbytes im SKBM. Das bedeutet, ein Datenbyte
wird in ein Datenregister eingegeben, welches bereits ein Byte enthält. Diese Eingabe zerstört das ursprüngliche
Byte.
Die Λ/C-Vergleichereinheit 33 vergleicht die Zahlen
aller RlCs 13. Wenn alle RICs die bestimmte Zahl (1, 2 oder 3) überschritten haben, wird ein Signal über die
Leitung 36 zum BAC15 geliefert, welches anzeigt, daß
die Register im SKBM ein weiteres Datenbyte zusammengesetzt haben. Der BAC'15 liefert dann ein
Signal, welches anzeigt, daß ein Byte im SKB M zur Verfugung steht Dieses Signal wird so lange aufrechterhalten,
bis das Byte in die Pufferregister 18 übertragen ist. Die Schräglaufprüfsch.ltung 40 spricht an auf den
führenden RIC(U. h. den fl/Cmit der höchsten oder am
weitesten fortgeschrittenen Zahl), die Byte-Zusammensetzungszahl und die Byte-Ausgabezahl und zeigt eine
Schräglaufprüfung an, was genauer im Zusammenhang mit Fig.3 beschrieben wird. In ähnlicher Weise spricht
eine Überlauf-Feststelischaltung 41 an auf das Zusammentreffen der Zahl im BOC16 und auf vorgegebene
Zahlenwerte in einem RlC 13 mit der höchsten oder am weitesten fortgeschrittenen Zahl, die durch die RIC-Beziehung
in Normalbetrieb festgestellt wird. Das bedeutet der Ausgangskanai 17 nimmt Datenbytes so
schnell an, wie sie der SKB12 zusammensetzt Das wird
dadurch angezeigt daß der BOC16 dieselbe Zahl
enthält wie der Ä4C15. Im vorliegenden Ausführungsbeispie!
beträgt die durch den SKB12 maximal kompensierbare Schräglaufzahl 5. Das bedeutet wenn
der führende RIC mehr als fünf Positionen vor dem BACiS liegt wird eine Schräglaufprüfung angezeigt
Andererseits wird bei maximal sieben Positionen eine Überlaufprüfung durchgeführt d. h„ die Anzahl der
Schräglaufpuffer liegt unter Eins.
Die Spalten B lind C stellen eine Situation dar in
welcher der Ausgangskanal 17 keine zusammengesetzten Datenbytes annimmt In Spalte B enthält der
BAC'15 den Wert 4, während der BOC16 den Wert 1
enthält Das bedeutet daß der Kanal vier Datenbytes hinter dem SKB12 steht Der führende RlC enthält die
Zahl 7 und nähert sich der Überlauf-Prüfbedingung. In Spalte Centhält der führende RlCdie Zahl 8 und trifft
auf den schraffierten Bereich in BOCW, was bedeutet daß eine Überlaufpriifung erfolgt. Das bedeutet es
wurden Datensignale in das SKÄ-Register 8 geschrieben,
bevor das vorher zusammengesetzte Byte vom Pufferregister 1 übertragen wurde. In ärmlicher Weise
ist der BAC15 auf die Position Sn vorgelaufen und zeigt
an, daß ein weiteres Byte zusammengesetzt wurde.
Die in der Spalte D gezeigte Situation unterscheidet sich von der in Spalte C gezeigten dadurch, daß der
Ausgangskanal 17 ein Datenbyte angenommen hat, bevor der führende Λ/Cauf Position 8 weitergeschaltet
hat. Zu diesem Zeitpunkt hat der BOC16 auf Position 2
weit· .-geschaltet und verhindert eine Überlaufprüfung.
Aus F i g. 2 ist zu ersehen, daß die beiden Zähler bei der Übertragung zusammengesetzter Datenbytes auf einen
byteorientierten Ausgangskanal 17 die Teilung von SKß-12-Pufferregistern mit dem Datenkanal derart
ermöglichen, daß bei derselben Anzahl von Registern im Vergleich zu bisher üblichen Kompensationsgeräten
eine größere Pufferkapazität zur Verfügung steht.
so In Fig. 3 is» detailliert die Schaltung zur Verwirklichung
des in F i g. 1 gezeigten Schemas wiedergegeben. Mehrere RlCs 50 im SKS 12 liefern ihre Werte 1 bis 8,
die durch eine Gruppe von Verriegelungen 5i aufgenommen werden, auf RIC-Vergleicherschaltungen
33. F i ζ. 3 zeigt χ RICs, die 8 in der F i g. 2 entsprechen.
In der ganzen F i g 3 bedeutet das Zeichen ».«< die Spur
mit der höchsten Nummer der Signalquelle 10. Die zu den Spuren mit dazwischenliegenden Zahlen (d. h. 3 bis
x— 1) gehörenden Schaltungen sind der Klarheit halber
κι weggelassen. Im R. J-Vergleicher 33 ist für jeden RSC
ein Satz der »x« Speicher 51 vorgesehen. Mehrere ODER-Schaltungen 52, 53 und 54 empfangen ,Signale
von diesem Speicher 51. Die ODER-Schaltung empfängt Eingangssignale von allen 1 η-Speichern, die
"> entsprechend zu RICO bis RlCx gehören. Wenn ein
1/7-Speicher gesetzt isi, bedtutet das, daß der entsprechende RIC die Zahl 1 enthält. Für jeden RIC ist ein
!-Speicher vorgesehen. Die ODER-Schaltung 52 seigt
mit seinem Ausgangssignal daher an, daß irgendein RIC
(0 bis x) die Zahl 1 überschritten hat, d. h. der In-Speicher des führenden RIC veranlaßt die ODER-Schaltung
52 zur Abgabe seines Ausgangssignals. In ähnlicher Weise empfängt die ODER-Schaltung 53 die
Ausgangssignale von allen 2n-Speichcrn. Für jeden RIC ist ein 2n-Speicher vorgesehen. Das Ausgangssignal der
ODER-Schaltungen 52 bis 54 zeigt entsprechend an, daß ein RICden Wert I n, 2n usw. bis xn enthielt.
Wenn die Speicher 51 durch die entsprechenden RICs gesetzt sind, wird der /?/C-Wert so lange festgehalten,
bis die entsprechenden Verriegelungen zurückgestellt werden. Das Muster von gesetzten Verriegelungen ist
gleichzeitig ein Bild aller Überlaufpufferpositionen, die zusammengesetzte Bytes enthalten. Da der BOC16 die
auf den Ausgangskanal 17 gesendeten Bytes zählt, wird die entsprechende Zahl im BOC16 durch einen Impuls
vom I.esetaktgeber 20 geleitet und stellt die entspre rhrnrtpn Ripopl 7iiriirlr Wpnn ripr ROC16 Ί R clpn
— — -—ο--
Wert 2 enthält, ist das zusammengesetzte Byte im Register Inder Kompensationseinrichtung 12 auf den
Ausgangskanal 17 übertragen worden. Zu diesem Zeitpunkt können daher die In-Speicher 51 zurückgestellt
werden. Somit wird ein Rückstellsignal über die Leitung 56 von einer UND-Schaltung (nicht dargestellt)
geliefert, welcu.2s durch ein Signal vom Lesetaktgeber 20 und den die Zahl 2 erreichenden BOC16
eingeschaltet wird. In ähnlicher Weise wird der 2n-Speicher 51 zurückgestellt durch ein Signal auf der
Leitung 56, durch ein Signal von dem die Zahl 3 erreichenden BOC16 und vom Lesetaktgeber 20.
Allgemein kann man sagen, daß die Speicher 51 vom BOCXb in dem Moment zurückgestellt werden, in
welchem er eine Zahl erreicht, die um 1 größer ist als der in dem jeweiligen Speicher angegebene Wert. J5
Der BAC15 besteht aus mehreren Dekodierschaltungen
58, und zwar eine für jedes Register im SAwS 12. Im
vorliegenden Ausführungsbeispiel umfaßt der BACiS
acht Dekodierschaltungen 58, von denen jedoch nur eine schematisch dargestellt ist. Die Eingangssignale
zum BAC15 kommen von allen Speichern 51 in der
RlC-Vergleicherschaltung 33. Das ist schematisch durch die Pfeile 59a dargestellt. Im Ausführungsbeispiel sind
für vier Spuren vier RICs 13 mit je acht Positionen enthalten. Die 32 Speicher 51 liefern also 32 -tj
Eingangssignale an den BAC15. Die gezeigte Schaltung
58 decodiert die Einerzahlen. Sie empfängt die Einerzahlen von allen 1 π Verriegelungen 51 im RICO bis
RIC K. wobei K die Zahl der Spuren in der Signalquelle 10 ist, im Ausführungsbeispie! also vier. Die UND-Schaltung
59 spricht auf die Einerzahl in jedem RlC an und zeigt an, daß ein Datenbyte in der ersten In
Registerposition des SKB 12 zusammengesetzt worden ist. Das wird durch ein Gleichstrom-Einschaltsignal auf
der Leitung 60 angezeigt Der Inverter 61 kehrt dieses Signal um und liefert ein Gleichstrom-Einschaltsignal
zur Anzeige dafür, daß der BAC\5 von In verschieden
ist, d h., ein vollständiges Byte nicht im SKß-Register In
steht Dieses Signal gibt die Stellung des am weitesten zurückliegenden RlC an und wird in der Schräglauf- w>
Prüfschaltung 40 gemäß späterer Erklärung verwendet
Der BOC16 kann ein gerader Binärzähler sein, der
durch den Impuls auf der Leitung 30 vom Lesetaktgeber 20 geschaltet wird. Er kann Signale für BOC = 1 bis
BOC= χ von den entsprechenden Zahlenstellen im n".
Zähler liefern, in diesem Faii kann es sich um einen
Ringzähler bekannter Bauart handeln.
die Zahl im BAC15 größer als die im BOC16 ist. Diese
Feststellung erfolgt mit Hilfe einer Gruppe von UND-Gliedern 65, die ihre entsprechenden Ausgangssignale
auf das ODER-Glied 66 liefern, welches das Schritt-Bereitschaftssignal auf der Leitung 23 bildet. Die
Zahl im BAC kann gleichzeitig mehrere Zahlen bezeichnen. Wenn z.B. fünf Datenbytes im SKi? 12 in
den Positionen 1 bis 5 zusammengesetzt wurden, zeigt der BAC15 ln,2n,3n,4nund 5nan. Der BOC16 gibt die
Nummer der Register an, von denen das letzte Datenbyte auf den Kanal 17 übertragen wirde. Dieses
Byte kann mit dem letzten im SKB 12 zusammengesetzten Byte übereinstimmen. In diesem Fall hat der
Datenkanal 17 alle zusammengesetzten Bytes empfangen. Wenn irgendein Byte jedoch zusammengesetzt
wurde, das noch nicht übertragen wurde, gibt der BAC15 eine Zahl an, die mindestens um 1 größer ist als
die gegenwärtige Zahl im BOCiS. Um also festzustel-
UND-Schaltungen 65 entsprechend die Anzeigesignale vom BOC16 und der nächsthöheren Zahl vom BACiS.
Die Leitung für BOC = 1 ist z. B. mit einer ersten Und-Schaltung 65 verbunden, welches ebenfalls ein
Signal empfängt, wenn BAC = 2n ist und anzeigt, daß ein Datenbyte für die Übertragung vom Register 2n
bereit ist usw.
Die Schräglauf-Prüfschaltung 40 stellt einen übermäßigen S-rhräglauf fest und zeigt diesen an, d. h., er zeigt
an, daß der führende RIC in den schraffierten Bereich für die Zahlenkreise im BAC15 der F i g. 2 hineingezählt
hat. Ein übermäßiger Schräglauf wird festgestellt durch eine Gruppe von UND-Gliedern 79, von denen jedes ein
Eingangssignal von einem RIC. BOC und BAC empfängt, welche die in F i g. 2 dargestellte übermäßige
Schräglaufbeziehung anzeigen. Die Ausgangssignale der UND-Schaltungen 70 werden über ein ODER-Glied
71 geleitet und schalten teilweise das UND-Glied 72 ein. Ein Verriegelungssignal von der Überlauf-Feststellschaltung
41 wird über die Leitung 42a gegeben und schaltet das UND-Glied 72 ein und setzt damit das
Schräglauf-Prüfflipflop 73. Das gesetzte Flipflop 73 zeigt eine Schräglaufprüfung an. Für jede zulässige Zahl
im BAC15 muß der größte Überlauf feststellbar sein. Im
ersten UND-Glied 70 zeigt das Signal für BAC φ 3η.
z. B. die Zahl des am weitesten zurückliegenden RlCan.
Das entspricht der dicken Linie in F i g. 2 und bedeutet, daß alle RICs die Zahl 3n nicht überstiegen haben. Das
Signal BOC = 1 zeigt an, daß ein Datenbyte vom ln-Register übertragen worden ist und dieses Register
jetzt zum Empfang weiterer Signale zur Verfugung steht. Das Register 2n steht zu diesem Zeitpunkt j. Joch
nicht zur Verfügung. Der vorderste R IC wird bezeichnet durch »irgendein RIC — xn« (im Ausführungsbeispiel
x_ = 8), welches der RIC mit der niedrigsten Zahl im
Überlaufprüfbereich der F i g. 2 ist Das besagt natürlich, daß mindestens ein RIC im schraffierten Bereich steht,
es können zwar mehr sein, jedoch ist diese Feststellung für die Anzeige einer Uberlaufprüfung nicht erforderlich. Die anderen UND-Schaltungen 70 stellen einen
übermäßigen Schräglauf in ähnlicher Weise für die entsprechenden zulässigen Zahlen im BAC15 fest
Die Überlauf-Feststeilschaltung 41 arbeitet in ähnlicher Weise. Mehrere UND-Glieder 80 stellen die
Beziehung zwischen dem vordersten RIC und dem BOC16 fest Aus der Betrachtung eines ersten
UND-Gliedes 80 und der Spalte C in Fig.2 ist zu
ersehen, daß eine Überlaufprüfung angezeigt wird, wenn irgendein RIC den Wert xn (im Ausführungsbei-
spiel 8) und der BOC16 die Zahl I enthält. Die Speicher
51 halten die RIC-T-M fest, auch wenn der /?/Cselbst zu
einer weiteren Zahl gelaufen ist. In diesem System muß die RIC-ZM mindestens während eines Zählzyklus des
SKBM festgehalten werden. Eine Und-Schaltung 80 wird durch die dargestellten Eingänge eingeschaltet und
liefert einen Impuls über das ODER-Glied 81 zum Prüfen ->r UND-Schaltung 82. Das zurückgestellte
Schräglauf- Prüfflipflop 73 (die Rückstellung bedeutet, daß keine Schräglaufprüfung vorliegt) liefert ein
Einschaltsignal über die Leitung 83 zum UND Glied 82,
um das Überlauf-Priifsignal weiterzuleiten und da:
Überlauf-Prüfflipflop 84 zu setzen. Die Überlaufpriifunf wird durch ein Anzeigesignal auf der Leitung 8!
angezeigt. Das zurückgestellte Überlaufflipflop fr liefert ein Einschaltsignal über die Leitung 42a für di(
UND-Schaltung 72 der Schräglauf-Prüfschaltung 4C Die Signale für Überlauf- und Schräglaufprüfuni
werden an eine nicht dargestellte Steuereinhei gegeben, die dann in eine Fehlersuchroutine eintretei
kann, um die zu unternehmenden Schritte festzulegen.
Hierzu 2 Blatt Zeichnungen
Claims (3)
1. Schaltungsanordnung zur Pufferung und Schräglaufkompensation von Bytes darstellenden
Signalen, die von mehreren Spuren bewegter Aufzeichnungsträger gelesen werden, mit einem
Pufferspeicher, dem die gelesenen Signale zugeführt werden, mit jeder Spur zugeordneten die abgelesenen
Bits zählenden Eingabezählern, mit einem die aus dem Pufferspeicher ausgegebenen Bytes zählenden
Ausgabezähler und einer das byteweise Ausgeben aus dem Pufferspeicher steuernden, mit
den Zählern eingangsseitig verbundenen Vergleichsschaltung, dadurch gekennzeichnet, daß
eine Vergleichereinheit (33) für die Zählerstände aller Eingabezähler (RIC'13) vorgesehen ist, die auf
einem ersten Ausgang einem Byte-Zähler (15) einen Zählimpuls zuführt, wenn dem Pufferspeicher ein
zusammengesetztes Byte zur Verfügung steht und die auf einem zweiten Ausgang den Zählerstand des
führenden Eingabezähiers feststellt, daß ferner eine
mit dem Bytezähler (15) und dem Ausgabezähler (16) verbundene Vergleichsschaltung (22) vorgesehen ist,
die ein Schrittbereitschaftssignal zum Ausgeben eines Byte in den Ausgangskanal (17) abgibt und daß
eine Schräglaufprüfschaltung (40) und eine Überlauffeststellschaltung
(41) vorgesehen sind, die mit dem zweiten Ausgang der Vergleichsschaltung, dem Bytezähler und dem Ausgabezähler verbunden sind
und wovon die Schräglaufprüfschaltung ein Ausgangssignal li-'ert, wenn der Schräglauf einen
Grenzwert überschreitet und die Überlauffestschaltung bei Überlauf des Puffers ein Ausgangssignal
liefert
2. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß der Vergleichsschaltung (22) und dem Ausgangskanal (17) eine UND-Schaltung
(24) nachgeschaltet ist, deren Ausgang mit dem Steuereingang eines Lesetaktgebers (20) verbunden *o
ist, um jedesmal dann einen Satz von Steuersignalen abzugeben, wenn der Ausgangskanal (17) ein
Daten-Bereitschaftssignal über eine Leitung (21) und die Vergleichsschaltung (22) ein Schritt-Bereitschaftssignal
über eine Leitung (23) abgibt. «5
3. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der Lesetaktgeber
(20) ein erstes Signal über eine Leitung (28) zur Datensignalübertragung von Pufferregistern (18) auf
den Ausgangskanal (17) abgibt, wodurch mindestens ein Pufferregister (18) gelöscht wird und daß ein
zweites Signal über eine Leitung (29) übertragen wird, wodurch ein Byte in das genannte Pufferregister
übertragen wird.
55
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1687170A | 1970-03-05 | 1970-03-05 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2109914A1 DE2109914A1 (de) | 1971-09-23 |
DE2109914B2 true DE2109914B2 (de) | 1978-12-21 |
DE2109914C3 DE2109914C3 (de) | 1979-08-23 |
Family
ID=21779453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2109914A Expired DE2109914C3 (de) | 1970-03-05 | 1971-03-02 | Schaltungsanordnung zur Pufferung und Schräglaufkompensation von gelesenen Signalen bewegter Aufzeichnungsträger |
Country Status (5)
Country | Link |
---|---|
US (1) | US3623004A (de) |
JP (1) | JPS5548329B1 (de) |
DE (1) | DE2109914C3 (de) |
FR (1) | FR2083966A5 (de) |
GB (1) | GB1282393A (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4330846A (en) * | 1980-06-16 | 1982-05-18 | Eastman Technology, Inc. | Digital time base correction |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE25572E (en) * | 1958-06-30 | 1964-05-12 | Fired silica refractories | |
US3421147A (en) * | 1965-05-07 | 1969-01-07 | Bell Telephone Labor Inc | Buffer arrangement |
US3417377A (en) * | 1966-09-13 | 1968-12-17 | Burroughs Corp | Shift and buffer circuitry |
-
1970
- 1970-03-05 US US16871A patent/US3623004A/en not_active Expired - Lifetime
-
1971
- 1971-01-22 JP JP164971A patent/JPS5548329B1/ja active Pending
- 1971-02-16 FR FR7106534A patent/FR2083966A5/fr not_active Expired
- 1971-03-02 DE DE2109914A patent/DE2109914C3/de not_active Expired
- 1971-04-19 GB GB22478/71A patent/GB1282393A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2109914C3 (de) | 1979-08-23 |
GB1282393A (en) | 1972-07-19 |
US3623004A (en) | 1971-11-23 |
DE2109914A1 (de) | 1971-09-23 |
JPS5548329B1 (de) | 1980-12-05 |
FR2083966A5 (de) | 1971-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2215066A1 (de) | Informationsspeicher mit Schieberegister | |
DE2418653B2 (de) | Vorrichtung zum Anzeigen eines Extremwertes einer Folge von Digitalwerten | |
DE2551238A1 (de) | Informationsuebertragungseinrichtung | |
DE2031040B2 (de) | Verfahren zur festlegung des zugangs von mehreren benutzern zu einer einheit einer datenverarbeitungsanlage und anordnung zur durchfuehrung des verfahrens | |
DE2455235A1 (de) | Verfahren und einrichtung zur fehlererkennung in zeitvielfachvermittlungsanlagen | |
DE68916945T2 (de) | Synchronisierschaltung für Datenüberträge zwischen zwei mit unterschiedlicher Geschwindigkeit arbeitenden Geräten. | |
DE2627713C2 (de) | Schaltungsanordnung zur Feststellung der Identität zwischen zwei Bit-Impulszügen | |
DE1125698B (de) | Schaltungsanordnung zur Abtastung von Aufzeichnungstraegern, auf denen Zeichen in Form von Bits in mehreren parallelen Spuren aufgezeichnet sind | |
DE2456540C2 (de) | Inkrementalwertkodierer | |
DE2351890A1 (de) | Multiplexereinrichtung | |
DE3544819C2 (de) | Verfahren zur codierten Aufzeichnung einer blockgegliederten Datenwort-Sequenz | |
DE1268885B (de) | Verfahren zum Sortieren von digitalen Magnetbanddaten und Vorrichtung zur Durchfuehrung des Verfahrens | |
DE2826454A1 (de) | Faksimilesignal-codiersystem | |
DE2109914B2 (de) | Schaltungsanordnung zur Pufferung und Schräglaufkompensation von gelesenen Signalen bewegter Aufzeichnungsträger | |
DE1233627B (de) | Anordnung zur Datenuebertragung durch Impulse unter Verwendung von Datenkompression und Datenexpansion | |
DE3039306A1 (de) | System zum empfang von seriellen daten | |
EP0021084B1 (de) | Monolithisch integrierter Halbleiterspeicher | |
DE1549852A1 (de) | Anordnung zur Steuerung der Aufzeichnung von alphanumerischen Zeichen | |
DE2547031C3 (de) | Datenverarbeitungseinrichtung | |
DE1474090B2 (de) | Datenverarbeitungsanlage | |
DE2017879B2 (de) | Speicheranordnung mit freiem Zugriff | |
DE2319756A1 (de) | Datenverarbeitungsanlage | |
DE2415505C3 (de) | Schaltungsanordnung zur Signalisierung des Endes einer Datenbitfolge | |
DE3248393C2 (de) | ||
DE2441584A1 (de) | Pufferspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |