DE2064685A1

DE2064685A1 - Zyklokonverter

Info

Publication number: DE2064685A1
Application number: DE19702064685
Authority: DE
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1970-01-05
Filing date: 1970-12-31
Publication date: 1971-07-15
Also published as: GB1329560A; CH521064A; FR2075931B1; SE365365B; FR2075931A1; JPS515691B1; DE2064685C2

Description

Die Erfindung betrifft eine Schaltung zur Verwendung mit Zyklokpnvertern, insbesondere eine Schaltung, welche ein Spannungssignal wechselnder Amplitude und Polarität in eine Impulsfolge mit einer Polgefrequenz proportional der absoluten Größe des Spannungssignals und ein binäres Signal entsprechend der Polarität des Eingangssignals umwandelt. Die Polgefrequenz bestimmt die Ausgangsfrequenz des Zyklokonverters, wenn sie dem Zähler eines Mehrphasen-Prequenznetzteils entsprechend der Patentanmeldung P 20 iJ5 971·6 zugeführt wird, Das sich aus der Polarität des Eingangssignals ergebende binäre Signal ergibt die Möglichkeit zur Umkehrung des Zählers, so daß der Zähler entsprechend der Phäsenfrequenz des Ausgangasignals des Zyklokonverters aufwärts oder abwärts zählt.

206A685

_ ρ —

Es gibt viele verfügbare Arten von Konvertern von Analogsignalen in digitale Signale,' bei denen ein Analogsignal in eine Impulsfolge umgewandelt wird, deren Polgefrequenz proportional der Amplitude des Analogsignals ist. Wenn jedoch das Analogsignal so beschaffen ist, daß seine Polarität momentan von positiv nach negativ oder umgekehrt von negativ nach positiv wechselt, entstehen viele Probleme. Beispielsweise kann während einer solchen Polaritätsumkehr eine Sättigung der normalerweise verwendeten Operationsverstärker auftreten und dies führt zu einem Versagen der Regelung.

Bei dem digitalen Lösungsweg zur Erzeugung der Phasenumkehr eines mehrphasigen Wechselstroms und damit der Umkehr der Rich tung angeschlossener und. durch den Zyklokonverter betriebener Geräte wird dies am besten während der Stufe durchgeführt, welche den Wechselstrom erzeugt, anstelle einer Phasenvertauschung der zugeführten Versorgungsspannung.

Um diese Möglichkeit zu schaffen, lehrt die vorliegende Erfindung eine Vorrichtung, durch welche ein analoges Eingangssignal in eine Impulsfolge umgewandelt wird mit einer Polgefrequenz, welche der absoluten Größe des analogen Eingangssignals proportional ist. Dabei bestimmt die Polarität 'des analogen P Eingangssignals die Phasensequenz des Mehrphasen-Wechselstroms

welcher sich aus der Zuführung der Impulsfolge und des Polaritätssignals an eine Schaltung zur Erzeugung einer Sinuswelle ergibt.

Die nachstehende Beschreibung im Zusammenhang mit den Abbildungen enthält die Darstellung einer beispielhaften Ausführungsform der Erfindung.

Fig. 1 zeigt ein Blockschaltbild der Schaltung_s die notwendig ist, um aus einen analogen Spannungssignal eine Impulsfolge und ein Polaritätssignal am Ausgang zu erzeugen zwecks Zuführung zu einer Zyklokonverteranordnung.

103Β29/Ί648

2 O 6 A G 8 5

Pig. 2 ist eine Kurvendarstellung und zeigt die Spannungswerte der verschiedensten Eingangs- und Ausgangssignale, welche in der Schaltung verwendet werden.

Fig. 3 zeigt eine Tabelle der digitalen Eingangs- und Ausgangssignale, welche sich in den verschiedenen Stufen der Schaltung ergeben.

Pig. h ist ein Schaltbild, welches Einzelheiten der Schaltverbindungen der Schaltlogik der Fig. 1 zeigt.

Ein Eingangsspannungssignal 11 wird einem Differentialkomparator 13 zugeführt und über einen Widerstand 15 einem Operationsverstärker 17 zugeführt. Dem Operationsverstärker ist ein Widerstand 19 parallelgeschaltet. Das Ausgangssignal des Operationsverstärkers 17 wird über einen Widerstand 21 einem zweiten Operationsverstärker 23 zugeführt. Dem zweiten Operationsverstärker 23 ist ein Widerstand 25 dadurch parallelgeschaltet, daß seine Anschlüsse mit den Eingangs- und Ausgangsanschlüssen des Verstärkers verbunden sind. Das Ausgangssignal jedes der beiden Operationsverstärker 17 bzw. 23 ist über die Widerstände 24 bzw. 26 mit den Anodenanschlüssen eines Paares von Feldeffekttransistoren 27 bzw. 29 verbunden. Die Kathodenanschlüsse der Feldeffekttransistoren 27, 29 sind untereinander und mit einem Summierungspunkt verbunden, der den Eingangsanschluß eines Operationsverstärkers 30 bildet, welcher einen parallelgeschalteten Kondensator 33 aufweist und dadurch einen Integrator 31 darstellt. Der Ausgang des Integrators J>1 ist mit dem inversen Eingang eines ersten Differentialkomparators 35 und dem normalen Eingang eines zweiten Differentialkomparators 37 verbunden, deren Ausgangs signale jeweils einer nachstehend beschriebenen logischen Schaltanordnung zugeführt werden.

Diese logische Schaltanordnung 39 liefert Ausgangssignale, welche den Gittern der Feldeffekttransistoren 27 und 29 zugeführt werden, und außerdem eine Impulsfolge zur Verwendung mit der

109829/1646

6AO

Zyklokonverterschaltung entsprechend der Patentanmeldung P 20 45 971.6. Ein zweites Paar von Ausgangsverbindungen CU und CD liefert Signale·an eine zugehörige Zyklokonverterschaltung zur Festlegung der Phasenbeziehung des dreiphasigen Ausgangssignals des .Zyklokonverters.

Von der Sammelleitung 45 wird eine positive Spannung über den Widerstand 47 an den inversen Eingangsanschluß des Differentlalkomparators 37 und an die Kathode der Zenerdiode 49 gegeben. Ein negatives Spannungssignal von der Sammelleitung 51 wird über den Widerstand 53 an den normalen Eingang des Di f~ " ferentialkomparators 35 und an .die Anode der Zenerdiode 55 gegeben. Die Kathode dieser Zenerdiode 55 ist mit der Anode der Zenerdiode 49 und mit der Masseleitung 57 verbunden. Von der Masseleitung 57 ist eine Verbindung an den normalen Eingangsanschluß des Differentialkomparators 13 geführt. Ein Ausgang . dieses Komparators 13 ist mit der logischen Schaltanordnung 39 verbunden und dadurch wird über diese Schaltanordnung 39 die Polarität des Ausgangssignals des Integrators gesteuert.

Es folgt eine Beschreibung der Arbeitsweise der Anordnung. Das Eingangssignal kann entweder positive oder negative Polarität besitzen. Für diese Beschreibung sei angenommen, daß dieses Sigt nal positiv ist und,über den Widerstand 15 dem Eingang des Operationsverstärkers 17 zugeführt wird. Die Betriebseigenschaften eines Operationsverstärkers sind so, daß die Polarität des Ausgangssignals die Umkehrung der Polarität des Eingangssignals ist. Daher bewirkt das am Eingang des Operationsverstärkers 17 zugeführte positive Signal ein negatives Ausgangssignal, welches der Anode des Feldeffekttransistors 27 und dem Eingang des Operationsverstärkers 23 zugeführt wird. Der Operationsverstärker 23 kehrt das negative Signal um_s und daher wird der Anode des Feldeffekttransistors 29 ein positives Signal zugeführt. Der Verstärkungsgrad (Verhältnis von Eingangssignal zu Ausgangssignal) eines Operationsverstärkers entsprechend den Verstärkern 17 und 19 wird bestimmt durch das Ver-

109829/1648 " -

hältnis der in Reihe und parallel mit dem Verstärker geschalteten Widerstände. Daher bestimmt das Verhältnis der Widerstände 15 und 19 den Verstärkungsgrad des Verstärkers 17. Bei dem Operationsverstärker 23 wird der Verstärkungsgrad durch das Verhältnis der Widerstände 21 und 25 bestimmt. Der Verstärkungsgrad des Operationsverstärkers 17 kann irgendeinen erwünschten Wert annehmen. Die Punktion des Operationsverstärkers 23 besteht jedoch darin, das Ausgangssignal des Operationsverstärkers 17 umzukehren, und daher wird sein Verstärkungsgrad auf dem Wert 1,0 gehalten. Es werden daher zwei Signale mit gleicher Amplitude und entgegengesetzter Polarität erzeugt. Die Feldeffekttransistoren 27 und 29 werden abwechselnd eingeschaltet durch Signale, die ihrem Gitter durch die logische Schaltanordnung 39 zugeführt werden. Wenn daher ein Spannungssignal an das Gitter des Feldeffekttransistors 27 zugeführt wird, wird dieser Transistor leitend und der Feldeffekttransistor 29 ist gleichzeitig gesperrt. Wenn dem Gitter des Feldeffektransistors 29 ein Spannungssignal zugeführt wird, wird er leitend und der Feldeffekttransistor 27 ist gleichzeitig gesperrt. Daher wird infolge der Steuerung durch die logische Schaltanordnung 39 zu einem Zeitpunkt nur einer der beiden Feldeffekttransistoren 27 und 29 leitend sein. Es sei nunmehr für die Beschreibung angenommen, daß der Feldeffekttransistor 27 leitend ist. Er bewirkt daher, daß dem Eingang des Integrators 3I ein negatives Spannungssignal zugeführt wird. Der Integrator 31 hat eine Umkehrcharakteristik und erzeugt ein Ausgangssignal, dessen Amplitude sich erhöht und das eine positive Polarität besitzt.

Die Zenerdiode 49 bewirkt, daß an dem inversen Eingangsanschluß 48 des Differentialkomparators 37 ein vorgegebener positiver Spannungswert anliegt. Die Zenerdiode 55 bewirkt, daß dem normalen Eingang 56 des Differentialkomparators 35 ein vorgegebener negativer Spannungswert zugeführt wird.

109829/1646

Ein Differentialkomparator vergleicht das einem Eingangsanschluß zugeführte Spannungssignal mit der an einem zweiten Eingangsanschluß zugeführten Spannung und erzeugt eine binäre 1, wenn der umkehrende Eingang (durch einen kleinen Kreis symbolisiert) negativ bezüglich des nicht umkehrenden Eingangs ist. Daher geben die Zenerdioden 49 und 55 auf einen der Eingangsanschlüsse jedes der Differentialkomparatoren 35 und 37 Signale mit einer festgelegten Amplitude. Das Spannungssignalj das dem anderen Eingangs ans chluß jedes der Differentialkomparatoren 35 und 37 durch den Integrator 31 zugeführt wird, wird dann mit dem Ausgangssignal der Zenerdiode.verglichen. Wenn das Ausgangssignal des Integrators den durch die Zenerdioden 49 und 55 eingestellten Spannungswert übersteigt, erhält man ein Ausgangssignal von einem der Differentialkomparatoren. Da der Differentialkomparator 37 den Grenzwert der positiven Ausgangsspannung des Integrators 31 bestimmt und der Differentialkomparator 35 den negativen Grenzwert des Ausgangssignals des Integrators 31 bestimmt, werden immer dann Signale erzeugt, wenn der Spannungswert des Ausgangssignals von dem Integrator den Spannungswert übersteigt, der von den Zenerdioden an dem negativen oder positiven Ende des Bereichs der Integratorausgangsspannung eingestellt wird. Es sei angenommen, daß die dem inversen Anschluß des Differentialkomparators 37 zugeführte Spannung +8 Volt ist. Wenn die dem Normalanschluß des Komparators 37 durch den Äusgangsanschluß des Integrators 3I zugeführte Spannung diesen Wert von 8 Volt übersteigt, wird der Differentialkomparator 37 ein Signal solange abgeben, wie dieser Betriebszustand besteht. In ähnlicher Weise kann angenommen werden, daß das Eingangssignal am Normaleingangsanschluß des Differentialkomparators 35 -8 Volt ist. Wenn daher der am inversen Eingangsanschluß des Komparators zugeführte Spannungswert diesen Wert von -8 Volt übersteigt«, erzeugt der Komparator 35 ein Ausgangssignal. Die erzeugten Signale besitzen die Form eines Impulses mit einer Impulsdauer, welche gleich der Zeitdauer ist, in der das Ausgangssignal des Integrators 3I den Wert von -4-8 Volt oder -8 Volt übersteigt

109828/ 1646

BAD ORiGINAL

oder unterschreitet. Diese beiden Ausgangssignale werden dann den Eingangsanschlüssen der logischen Schaltanordnung 39 zugeführt, welche daraufhin entsprechende Eingangssignale an die Gitter der Feldeffekttransistoren 27 und 29 liefert. Entsprechend der ursprünglichen Annahme, daß der Feldeffekttransistor 27 Strom an den Eingang des Integrators31 gibt, bewirkt daher die Umschaltung der den Feldeffekttransistoren 27 und zugeführten Signale, daß der Transistor 27 sperrt und der Feldeffekttransistor 29 leitend wird. Da die dem Integrator 31 zugeführte Spannung eine negative Polarität aufwies und vom Operati ons vas ta rker 17 durch den Feldeffekttransistor 27 geführt wurde, wird diese Änderung bewirken, daß dem Eingang des Integrators 31 eine positive Spannung vom Operationsverstärker 23 durch den Feldeffekttransistor 29 zugeführt wird. Da die in dem Integrator 31 integrierte Spannung einen vorgegebenen negativen Wert übersteigt, wird der Differentialkomparator 35 veranlaßt, einen Impuls zu erzeugen. Bei der Zuführung dieses Impulses zur logischen. Schaltanordnung 39 ergibt sich ein Wechsel des Schaltzustandes jedes der Feldeffekttransistoren 27 und 29. Dadurch wird bewirkt, daß die Polarität des dem Integrator 31 zugeführten Spannungssignals negativ wird. Die Frequenz, mit der diese Umschaltung stattfindet, ist eine Funktion der Zeitdauer, welche benötigt wird, um den Spannungswert auf den vorgegebenen von den Zenerdioden 49 und 55 eingestellten Wert zu integrieren. Es ist daher offensichtlich, daß eine Erhöhung der Eingangsspannung dazu führt, daß diese Zeitdauer verringert wird. Dies führt zu einer Erhöhung der Frequenz der Schaltfunktion. Daher wird eine Änderung in der Amplitude des Eingangsspannungssignals eine Änderung der Frequenz der Ausgangsimpulsfolge von jedem der Ausgangsanschlüsse 61 und 63 bewirken.

Es folgt eine Erörterung der Fig. 1 und 2. Fig. 2 zeigt die Änderungen der Eingangsspannung, die Änderung im Betriebszustand der Feldeffekttransistoren 27 und 29, die Änderungen in der Ausgangsspannung des Integrators 31, die von den Differentialkomparatoren 35 und 37 erzeugten Impulse und die Änderungen im Ausgangssignal des Differentialkomparators I3, welches

109829/164 8

als Vorzeichenausgang bezeichnet ist. Längs der untersten Linie der Kurve bezeichnen die Buchstaben "A" - "H" den Zeitpunkt, in dem die folgenden Ereignisse eintreten. Beispielsweise zeigt die Kurve, daß zum Zeitpunkt O die Eingangsspannung O ist und der Feldeffekttransistor 27 Strom führt und der Feldeffekttransistor 29 im gesperrten Zustand ist. Der Integrator 31 hat einen vorgegebenen Spannungswert aufgespeichert. Da jedoch keine Spannung zugeführt wird, bleibt dieser aufgespeicherte Wert während einer gewissen Zeitdauer konstant.

Zu dem Zeitpunkt "A" wird an den Eingangsanschluß ein Eingangs- % signal mit einem vorgegebenen positiven Spannungswert 71 zügeführt. Der Integrator 31 wird zur Integration der Spannung veranlaßt, welche zu dem Zeitpunkt "a" einen vorgegebenen posi-. tiven Wert erreicht, der von der Zenerdiode 55 eingegeben wird. Sobald der Betrag des Spannungssignals den vorgegebenen Spannungswert von der Zenerdiode 55 übersteigt, wird ein Impuls von dem Komparator 35 für den positiven Grenzwert der logischen Schaltanordnung 39 zugeführt. Dieser Impuls besteht weiter in dem Zeitintervall, in dem die Ausgangsspannung des Integrators 31 den vorgegebenen Wert übersteigt. Die Signale von der logischen Schaltanordnung 39j die den Gittern der Feldeffekttransistoren 27 und 29 zugeführt werden, bewirken eine »Änderung des Betriebszustandes dieser Transistoren. Daher schaltet der Transistor 27 um und sperrt den Strom, und gleichzeitig wird der Transistor 29 in den geöffneten Betriebszustand geschaltet und leitet den Strom. Die Ausgangsspannung des Integrators 31 erhöht sich nun in Richtung negativer Werte, bis sie den negativen Spannungswert zu dem Zeitpunkt "b" übersteigt, der durch den Komparator 37 eingestellt ist. Dies führt zur Erzeugung eines Impulssignals durch den Differentialkomparator 37. Wenn dieses Signal der logischen Schaltanordnung 39 zugeführt wird, bewirkt es erneut eine Änderung des Schaltzustandes der Feldeffekttransistoren 27 und 29. Aus der Kurve ist ersichtlich, daß der vom Komparator 37 erzeugte Impuls solange andauert, wie die Integratorspannung den von der

109829/1646

Zenerdiode 49 vorgegebenen Spannungswert übersteigt. Die Änderung des Schaltzustandes der Transistoren 27 und 29 bewirkt, daß der Integrator ein positives Ausgangssignal erzeugt, welches zu dem Zeitpunkt "c" den vorgegebenen Maximalwert erreicht.

Die Geschwindigkeit, mit der die Integration des Eingangsspannungssignals erfolgt, hängt von der Amplitude des Eingangssignals ab. Wenn daher der Spannungswert des Eingangssignals an dem Zeitpunkt "B" der Kurve erhöht wird, erreicht die Ausgangsspannung am Integrator 31 den festgelegten Maxlmalspannungswert schneller. Zu dem Zeitpunkt "d" übersteigt der Spannungswert den negativen Grenzwert und hierdurch wird bewirkt, daß ein Impuls I03 der logischen Schaltanordnung 39 zugeführt wird und zu einem Wechsel des Schaltzustandes der Feldeffekttransistoren 27 und 29 führt. Der Transistor 27 leitet nun eine positive Spannung an den Eingang des Integrators 31, und dies führt zu einer Wiederholung der oben beschriebenen Funktionen. Die Sehaltfrequenz ist jedoch jetzt erhöht, wie man aus der Verringerung des Abstandes zwischen den Zeitpunkten "e" bis "h" entnehmen kann.

Zu dem Zeitpunkt "C" wird die Polarität des Eingangssignals geändert. Die Amplitude des Signals ist gleich groß, die Polarität ist jedoch jetzt negativ. Zu dem Zeitpunkt des Polaritätswechsels leitet der Feldeffekttransistor 27 den Strom und der Transistor 29 ist gesperrt. Da die Polarität des Eingangssignals umgekehrt wird, wird das Ausgangssignal des Integrators 31 umgekehrt und dieses führt zu einem negativen Ausgangssignal. Wenn der Betrag des Spannungswertes den negativen Grenzwert überschreitet, erzeugt der Differentialkomparator 37 einen Impuls. Dieser bewirkt, daß die logische Schaltanordnung 39, wie zu dem Zeitpunkt "j" gezeigt, die Funktionen der Feldeffekttransistoren 27 und 29 umkehrt. Die Änderung der Polarität von einem positiven Wert zu einem negativen Wert bewirkt, daß das Vorzeichensignal von O Volt auf einen vorgegebenen Wert ansteigt. Dieses vom Komparator 13 erzeugte Signal

1 0 9 8 2 9 / 1 6 4 θ

2084685 - ίο -

gewährleistet den einwandfreien Betrieb der logischen Schaltanordnung 39 unter den nachstehend erörterten besonderen Bedingungen.

Es wird beispielsweise angenommen, daß, wie in der Kurve im Zeitpunkt "E" gezeigt, der Integrator 31 ein positives Signal 105 erzeugt, der Feldeffekttransistor 29 geöffnet und die Eingangsspannung negativ ist. Zu dem Zeitpunkt "F" hat die Ausgangsspannung des Integrators 31 den vorgegebenen positiven Spannungswert erreicht und wenn sie diesen Wert übersteigt, bewirkt sie, daß das positive Spannungsgrenzwertsignal 109 den Feldeffekttransistor 29 in den gesperrten Zustand und den Feldeffekttransistor 27 in den stromführenden Zustand schaltet. Wenn zu diesem Zeitpunkt die Polarität der Eingangsspannung gewechselt wird, d.h. wenn die Ausgangsspannung des Integrators, wie in dem Zeitpunkt "G" gezeigt, den vorgegebenen positiven Spannungsgrenzwert übersteigt, dann geht das Vorzeichenausgangssignal 111 auf 0 Volt zurück und bewirkt, daß die logische Schaltanordnung 39 den Schaltzustand der Feldeffekttransistoren 27 und 29 ändert, so daß der Feldeffekttransistor 29 «Jetzt geöffnet ist und der Feldeffekttransistor 27 die dem Integrator zugeführte Spannung sperrt. Die Polarität des dem Integrator 31 zugeführten Signals wird dadurch

^ umgekehrt. Wenn diese Schaltfunktion nicht eintreten würde, würde die Ausgangsspannung des Integrators, welche einen negativen Verlauf besitzt, zu dem Zeitpunkt umgekehrt, zu dem die Polarität des Eingangssignals wechselt, so daft sie weiterhin positiv verlaufen würde. Dies würde zu einem Spannungswert außerhalb der Kapazität, des Integrators führen, welcher unter diesen Bedingungen gesättigt würde. Die logische Schaltanordnung 39 bewirkt jedoch, daß die Feldeffekttransistoren 27 und 29 ihren Betriebszustand wechseln und die Ausgangsspannung des Integrators negativ ist.

Fig. 3 zeigt eine Tabelle der verschiedenen erzeugten Signale bei einer Reihe von Eingangssignalen für die logische Schalt-

109829/1646

anordnung 39. Die Eingangssignale umfassen das Vorzeichensignal "SGN", das am Ausgang des !Comparators 13 entnommen wird, das positive Grenzwertsignal "PL", das Ausgangssignal des Komparators 35, das negative Grenzwertsignal "NL", das Ausgangssignal des Komparators 37.

Die Ausgangssignale der logischen Schaltanordnung 39 bestehen aus dem Signal CU für die Aufwärtszählung und dem Signal CD für die Abwärtszählung. Diese Signale regeln die PhasensequenzbeZiehung des Zyklokonverters. Zusätzlich dazu ergeben sich zwei weitere zueinander inverse Signale SET A und SET B aus den verschiedenen Eingangssignalen zu der logischen Schaltanordnung 39 und diese steuern den Schaltzustand der Feldeffekttransistoren 27 und 29·

Es wird nachstehend noch Bezug auf die Fig. 2 und 3 genommen. Wenn das Vorzeichenausgangssignal SGN vom Komparator 13 negativ ist, wird dies als.binäre O für den Zustand 1 der Tabelle der Fig. 3 dargestellt. Wenn außerdem der positive Grenzwert PL auf einem vorgegebenen Wert ist, der in der Tabelle durch eine binäre 1 dargestellt ist, dann erzeugt die logische Schaltanordnung 39 ein Signal CU für die Aufwärtszählung, das in der Tabelle durch eine binäre 1 bezeichnet ist und ein SET B-Signal, welches ebenfalls als ein Signal für eine binäre 1 bezeichnet ist. Dieses SET B-Signal bewirkt, daß der Feldeffekttransistor 29 geöffnet wird. Der binäre Wert O des SET A-Signals zeigt an, daß der Feldeffekttransistor 27 gesperrt ist.

Im Betriebszustand 2 ergibt sich ein Vorzeichensignal am Komparator 13 entsprechend einer binären 0 und ein Signal NL entsprechend einer binären 1 aus dem Ausgangssignal des Integrators 31» welcher seinen negativen Grenzwert erreicht und ein Signal vom Komparator 37 erzeugt. Ein Signal CU für Aufwärtszählung wird durch die logische Schaltanordnung 39 erzeugt, und ein SET Α-Signal bewirkt, daß der Feldeffekttransistor 27 geöffnet wird. Die binäre O unter dem Signal SET B zeigt, daß der Feldeffekttransistor 29 jetzt gesperrt ist.

109829/1646

Wenn die Polarität de,s Eingangs signals entsprechend dem Zustand 3 geändert wird, führt dies zu einem Ausgangssignal vom Komparator 13 entsprechend einer binären 1 (siehe Spalte SGN) und der positive Grenzwertkomparator erzeugt ein Signal entsprechend einer binären 1 in Spalte PL. Die logische Schaltanordnung 39 erzeugt eine binäre 1 am Ausgangsanschluß für das Signal CD für die Abwärtszählung und eine binäre 1 an dem Ausgangsanschluß für das Signal SET A.

Wenn entsprechend dem Zustand 4 die Spannung des Integrators den negativen Grenzwert erreicht, wird der logischen Schaltanordnung 39 ein Signal entsprechend einer binären 1 zugeführt. * Da alle anderen Bedingungen unverändert sind, erzeugt dies ein Signal SET B und der Feldeffekttransistor 27 wird dadurch geöffnet. Während die Ausgangsspannung des Integrator 31 zwischen dem positiven und negativen Grenzwert entsprechend Zustand 5 ist, und der logischen Schaltanordnung 39 ein von dem Komparator 13 erzeugtes Signal entsprechend einer binären 1 zugeführt wird, ist ein Signal für die binäre O an dem Ausgangsanschluß CU für die Aufwärtszählung, ein Signal entsprechend einer binären 1 an dem Ausgangsanschluß CD für die Abwärtszählung vorhanden, und es werden keine SET-Signale erzeugt, so daß keine Änderung des Schaltzustandes der Transistoren 27 und 29 bewirkt wird.

Wenn jetzt die Polarität des Eingangssignals 11 so geändert wird, daß sie entsprechend Zustand 6 ein Signal SGN vom Komparator 13 entsprechend einer bfaären O erzeugt, dann wird am Ausgang CU für die Aufwärtszählung der logischen Schaltanordnung 39 ein Signal für die binäre 1 und am Ausgangsanschluß CD für die Abwärtszählung ein Signal für die binäre O erzeugt. Daher treten keine Änderungen im Schaltzustand der Feldeffekttransistoren 27 und 29 auf, da, wie durch die Sterne in diesen Spalten der Tabelle gezeigt, keine Signale für SET A und SET B erzeugt werden.

109829/1646

BAD

Die Tabelle zeigt daher sechs mögliche Zustände für Ausgangssignale auf entsprechende Eingangssignale. Die Änderungen im Spannungswert des Eingangssignals werden als abrupte Änderungen dargestellt, um als digitale Änderungen zu erscheinen. Jedoch führen allmähliche Änderungen des Eingangssignals zu ähnlichen momentanen Ausgangssignalen von den Komparatoren infolge der Konstruktion der Baueinheiten.

Die Fig. 4 gibt eine detaillierte Ansicht der logischen Schaltanordnung 39 der Fig. 1. Die gezeigten Logikblöcke sind NAND-Funktionen, bei denen beim Anlegen eines Signals entsprechend einer binären 1 an jedem der beiden Eingangsanschlüsse ein Ausgangssignal für die binäre O erzeugt wird. Wenn nur ein Eingangsanschluß vorhanden ist, erzeugt eine dazu geführte binäre O ein Ausgangssignal für die binäre 1 und 'umgekehrt erzeugt ein Eingangssignal für die binäre 1 ein Ausgangssignal für die binäre O. Für alle anderen Kombinationen von Eingangssignalen wird ein Ausgangssignal für die binäre 1 erzeugt. Wenn daher die NAND-Schaltung 151 durch die Diode 152 vom Vorzeichenkomparator 13 (Fig. 1) ein Signal für die binäre 0 erhält, erzeugt sie ein Ausgangssignal für eine binäre 1. Dieses Signal wird dem Anschluß CU für die Aufwärtszählung, dem Eingang einer NAND-Schaltung 155 und einem der beiden Eingangsanschlüsse der NAND-Schaltungen 157 und 159 zugeführt.

Das der NAND-Schaltung 155 zugeführte Signal für die binäre 1 wird umgekehrt und daher wird den NAND-Schaltungen l6l und 163 ein Signal für die binäre 0 zugeführt. Das Ausgangssignal der NAND-Schaltung 155 erscheint am Anschluß CD für die Abwärtszählung.

Die Eingangsanschlüsse SET A bzw. SET B werden den NAND-Schaltungen 163» 157 bzw. 159» 161 zugeführt. Wenn daher beispielsweise das SET Α-Signal eine binäre 0 ist, welche den Eingangsanschlüssen der NAND-Schaltungen 157 und 163 zugeführt wird, dann erzeugt jede dieser NAHD-Schaltungen ein Signal für die binäre 1.

1 0 9 8 2 9 / 1 6 k 6 _ßAD ORIGINAL

Wenn das Eingangssignal SET A eine binäre O ist, dann ist das Signal SET B eine binäre 1. Wenn dieses Signal den NAND-Sehaltungen 159 und l6l zugeführt wird, bewirkt es, daß die Schaltung l6l ein Signal für die binäre 1 erzeugt. Da die NAND-Schaltung 159 zwei Eingangssignale für die binäre 1 erhält, erzeugt diese Schaltung ein Ausgangssignal für die binäre O.

Die Ausgangsanschlüsse der NAND-Sehaltungen 159 und l63 sind miteinander und mit einem Eingangsanschluß der NAND-Sehaltung 167 verbunden. In ähnlicher Weise sind die Ausgangsanschlüsse der NAND-Schaltungen 157 und Ιοί miteinander und mit dem Eingangsanschluß der NAND-Sehaltung I65 verbunden. In dem Beispiel erzeugt die NAND-Sehaltung 163 ein Signal für die binäre 1, wenn sie mit dem Ausgangsanschluß der MAMD-Sehaltung 159 verbunden ist, welche ein Signal für die binäre O erzeugt. Die logische NAND-Schaltung arbeitet in einer solchen Weise, daß bei Bestehen der oben beschriebenen Bedingung das Signal für die binäre 0 dominiert, so daß in dem Beispiel an den Eingang der NAND-Schaltung 167 ein Signal für die binäre 0 gegeben wird. Jede der NAND-Schaltungen 161 und 157 erzeugt ein Signal für die binäre 1, welches der NMD-S ehalt ung I65 zugeführt wird.

w Die NAND-Schaltungen 165 und I67 sind kreuzweise verbunden, d.h. das Ausgangssignal der NAND-Schaltung 165 ist mit dem Eingang der NAND-Schaltung 167 verbunden und umgekehrt wird das Ausgangssignal der NAND-Schaltung I67 dem Eingang der NAND-Schaltung 165 zugeführt. Da die NAND-Schaltung 165 mindestens ein Eingangssignal für eine binäre 1 hat, erzeugt sie ein Ausgangssignal für die binäre 0, welches dem Eingang der NAND-Schaltung 167 zugeführt wird. Diese Schaltung, der bereits ein Signal für die binäre 0 zugeführt ist, wird bei Zufügung des zweiten Signals für die binäre 0 ein Ausgangssignal für eine binäre 1 erzeugen.

Das Ausgangssignal für die binäre 0 von der MAilD-Schaitung und das Ausgangssignal für die binäre 1 von der ,üiMD-Schaltung

109829/1646

BAD ORIGINAL

2ÜGA685

l67 werden den Gittern der Feldeffekttransistoren 27 und 29 (Fig. 1) zugeführt und bewirken dadurch die Umschaltung der Polarität des Ausgangssignals des Integrators "31.

109829/1646

Claims

Patentansprüche

1. Zyklokonverterschaltung mit einem Eingangssignal wechselnder Amplitude und Polarität, dadurch 6 ^e ~ kennzeichnet , daß sie umfaßt: eine Vorrichtung (17» 23) zur Auswertung des Eingangssignals und zur Umwandlung dieses ausgewerteten Signals in zwei Signale gleicher Amplitude mit entgegengesetzter Polarität, eine Schaltvorrichtung (27, 29) zu abwechselnder Weiterleitung eines der beiden Signale, ein mit dem Aus- P gang der Schaltvorrichtung verbundener Integrator (31) zur , Erzeugung eines Wechselspannungssignals, welches das zeitliche Integral eines der beiden Signale ist, eine Vorrichtung (35» 37)» die entsprechend dem Ausgangssignal des Integrators (3D ein Schaltsignal jedesmal dann erzeugt, wenn das Signal wechselnder Spannung einen vorgegebenen positiven oder negativen Wert erreicht hat und eine Vorrichtung (39)j die auf ein Schätsignal und auf die Polarität des Eingangssignals anspricht und die Schaltvorrichtung (27* 29) so steuert, daß eine Folge von Rechteckwellenimpulsen mit einer Impulsfolgefrequenz proportional dem absoluten Betrag des Eingangssignals erzeugt wird.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet , daß der absolute Betrag noch ein Binärsignal enthält, das aus dem Eingangssignal abgeleitet ist.

3. Zyklokonverterschaltung nach Anspruch 2, dadurch gekennzeichnet , daß zur Erzeugung des Binärsignals eine auf die Polarität des Eingangssignals ansprechende Komparatorschaltung vorgesehen ist.

4. Zyklokonverterschaltung nach Anspruch 1, dadurch gekennzeichnet , daß der absolute Betrag ein aus der Polarität des Eingangssignals abgeleitetes Binärsignal beinhaltet.

109829/16AS

5. Zyklokonverterschaltung nach Anspruch 1, dadurch gekennzeichnet , daß die Vorrichtung zur Auswertung und Umwandlung einen in Reihe geschalteten ersten und zweiten Operationsverstärker (17, 23) aufweist, wobei der zweite Operationsverstärker (23) den Verstärkungsgrad 1 besitzt und das Ausgangssignal des ersten Operationsverstärkers (17) umkehrt*

6. Zyklokonverterschaltung nach Anspruch 1, dadurch gekennzeichnet , daß die Schaltervorrichtung eine Pestkörpervorrichtung (27* 29) umfaßt.

7» Zyklokonverterschaltung nach Anspruch 6, dadurch gekennzeichnet , daß die Schaltervorrichtung ein Paar Feldeffekttransistoren (27, 29) enthält.

8. Zyklokonverterschaltung nach Anspruch 1, dadurch gekennzeichnet , daß die auf das Integratoraignal ansprechende Vorrichtung ein Paar von !Comparators ehalt ungen (35» 37) umfaßt.

9. Zyklokonverterschaltung nach Anspruch 8, dadurch gekennzeichnet , daß sie !Comparators chaltungen (35* 37) enthält, welche das Ausgangssignal des Integrators mit der durch ein Paar Zenerdioden (49» 55) eingestellten Spannung vergleicht.

10. Zyklokonverterschaltung nach Anspruch 9» dadurch gekennzeichnet , daß die Zenerdioden (49» 55) so verschaltet sind, daß eine Diode einen positiven Spannungswert und die andere einen negativen Spannungswert zum Vergleich durch die !Comparators ehalt ung (35» 37) liefert.

109829/1646

L e e r s e i t e