DE2064685C2 - Schaltungsanordnung zur Umsetzung einer Eingangsspannung in eine Impulsfolge, insbesondere zur Verwendung in Verbindung mit einem Umrichter - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Umsetzung einer Eingangsspannung in eine Impulsfolge, insbesondere zur Verwendung in Verbindung mit einem Umrichter (Zyklokonverter), enthaltend eine Einrichtung zur Umformung der Eingangsspannung in ein maßstäbliches erstes und zweites Auswertsignal gleicher Amplitude, aber entgegengesetzter Polarität, eine erste und eine zweite Schaltvorrichtung zum selektiven Weiterleiten des ersten oder des zweiten Auswertsignals, einen an den Ausgang der ersten und der zweiten Schaltvorrichtung angeschlossenen Integrator zum Erzeugen eines Wechselspannungssignals, das das Zeitintegral des jeweils anliegenden Auswertsignals darstellt, und eine an den Ausgang des Integrators angeschlossene Einrichtung, die jedesmal dann, wenn das Wechselspannungssignal einen vorbestimmten positiven Wert erreicht hat, ein erstes Schaltsignal erzeugt, und jedesmal dann, wenn das Wechselspannungssignal einen vorbestimmten negativen Wert erreicht hat, ein zweites Schaltsignal erzeugt, wobei das erste und das zweite Schaltsignal die erste und die zweite Schaltvorrichtung so ansteuern, daß als Ausgangssignal der Schaltungsanordnung eine rechteckförmige Impulsfolge auftritt, deren Folgefrequenz dem absoluten Betrag der Eingangsspannung proportional ist

Eine Schaltungsanordnung zur Umsetzung einer Eingangsspannung in eine Impulsfolge der oben beschriebenen Art ist aus der DE-AS 12 38 068 prinzipiell bekannt. Die dort beschriebene Schaltungsanordnung zur Spannungs-Frequenz-Umsetzung arbeitet einwandfrei, solange die ihr zugeführte Eingangsspannung nur eine Polarität hat. Erfolgt nämlich eine Polaritätsumkehr der Eingangsspannung innerhalb einer Zeitspanne, bei der das vom Integrator gelieferte Wechselspannungssignal den vorbestimmten positiven oder negativen Wert erreicht, jedoch trotz der dadurch ausgelösten Polaritätsumkehr des dem Integrator zugeführten Auswertsignals den vorbestimmten Wert noch nicht unterschritten hat, kommt es aufgrund des Polaritätswechsels der Eingangsspannung zu einem weiteren Spannungsanstieg in positiver oder negativer Richtung am Ausgang des Integrators. Die Folge davon ist, daß der Integrator in die Sättigung gerät, aus der er erst wieder durch eine Rückkehr der Eingangsspannung zur ursprünglichen Polarität gebracht wird.

Es gibt zahlreiche Anwendungen, bei denen ein Spannungs-Frequenz-Umsetzer auch bei Eingangsspannungen veränderlicher Polarität einwandfrei arbeiten und darüber hinaus an ihrem Ausgang einen erfolgten Polaritätswechsel der Eingangsspannung anzeigen muß.

Ein Beispiel hierfür ist αΐα Verwendung in Verbindung mi( einem Umrichter,

Der Erfindung liegt die Aufgabe zugrunde, bei einer Schaltungsanordnung der gattungsgemäßen Art einen einwandfreien Umsetzungsbetrieb auch bei Eingangsspannungen veränderlicher Polarität sicherzustellen und als Auscnngssignal eine Impulsfolge bereitzustellen, die nicht nur eine dem jeweiligen Betrag der Eingangsspannung proportionale Folgefrequenz hat, sondern darüber hinaus von dem Vorzeichenwechsel der Eingangsspannung abhängige Polaritäts- und Phaseninformation enthält

Zur Lösung dieser Aufgabe ist die eingangs beschriebene Schaltungsanordnung zur Umsetzung einer Eingangsspannung i.t eine Impulsfolge nach der Erfindung gekennzeichnet durch eine Schaltlogik, die auf das erste und das zweite Schaltsignal anspricht, um jeweils die am Integrator anliegende Auswertsignalpolarität unizuschalten, und die außerdem auf eine Änderung in der Polarität der Eingangsspannung anspricht, um die Schaltvorrichtungen zur Umschaltung des dem Integrator zugeführten Auswertsignals zu betätigen, wenn eines der beiden Schaltsignale vährend der Polaritätsänderang der Eingangsspannung vorhanden ist

Die erfindungsgemäße Schaltungsanordnung kann beispielsweise mit großem Vorteil in Verbindung mit einem Umrichter zur Erzeugung eines mehrphasigen Wechselstroms gemäß der DE-OS 20 45 971 eingesetzt werden, da sie in jedem Augenblick sowohl die Frequenz als auch die Phasenfolge des Umrichters in Abhängigkeit von der ihr zugeführten Eingangsspannung genau steuern kann. Diese vorteilhafte Eigenschaft der erfindungsgemäßen Schaltung beruht darauf, daß sie bei einem Polaritätswechsel der Eingangsspannung den Integrator bei dem gerade vorhandenen integrierten Wert, d. h. bei dem gerade auftretenden Phasenwinkel, anhält und dann von diesem Punkt aus den Integrator und damit den Phasenwinkel rückwärts laufen läßt. Darüber hinaus ist die erfindungsgemäße Schaltungsanordnung in de· Lage, aus der erfaßten Polaritätsumkehr der Eingangsspannung ein Vorwärtszählsignal und ein Rückwärtszählsignal abzuleiten, die genau beim Nulldurchgang der Eingangsspannung die Phasenfolge oder Phasensequenz des Umrichters umkehren. Auf diese Weise werden irgendwelche Diskontinuitäten in den Ausgangsgrößen des Umrichters vernveden.

Zweckmäßige Weiterbildungen des Gegenstands nach Anspruch 1 sind in den Unteransprüchen beschrieben.

Ein AusführungsbeispW der Erfindung wird im folgenden an Hand von Zeichnungen erläutert.

Fig. I ze'gt ein Blockschaltbild einer nach der Erfindung ausgebildeten Schaltungsanordnung, die eine analoge Eingangsspannung in eine Impulsfolge und ein Polaritätssignal umsetzt, das zusammen mit der Impulsfolge zur Ansteuerung eines Umrichters geeignet ist.

Fig.2 ist eine Kurvendarstellung und zeigt die Spannungswerte verschiedener Eingangs- und Ausgangssignale, weiche in der Schaltung nach Fig. 1 auftreten.

Fig. 3 zeigt eine Tabelle digitaler Eingangs- und Ausgangssignale, welche sich in den verschiedenen Stufen der Schaltung ergeben.

Fig. 4 ist ein Schaltbild einer in der Schaltung nach F i g. 1 benutzten Schalilogik.

Ein Eingangsspannunpssignal 11 wird einerseits einem Differentialkomparator 13 und andererseits ober einen Widerstand 15 einem Operationsverstärker 17 zugeführt Dem Operationsverstärker 'm ein Widerstand 19 parallelgeschaltet Das Ausgangssignal des 5 Operationsverstärkers 17 wird über einen Widerstand 21 einem zweiten Operationsverstärker 23 zugeführt Dem zweiten Operationsverstärker 23 ist ein Widerstand 25 so parallelgeschaltet, daß seine Anschlüsse mit den Eingangs- und Ausgangsanschlüssen des Verstärkers verbunden sind. Das Ausgangssignal jedes der beiden Operationsverstärker 17 bzw. 23 ist über Widerstände 24 bzw. 26 mit den Anodenanschlüssen eines Paares von Feldeffekttransistoren 27 bzw. 29 verbunden. Die Kathodenanschlüsse der Feldeffekttransistoren 27, 29 sind mit einem gemeinsamen Summierungspunkt verbunden, der den Eingangsanschluß eines Operationsverstärkers 30 bildet welcher einen parallelgeschalteten Kondensator 33 aufweist und dadurch einen Integrator 31 darstellt Der Ausgang des Integrators 31 ist mit dem invertierenden Eingang eines ersten DilTerentialkomparators 35 nnd dem nicht invertierenden Eingang eines zweiten Differentialkomparators 37 verbunden, deren Ausgangssignale jeweils einer nachstehend beschriebenen Schaltlogik 39 zugeführt werden.

Die Schaltlogik 39 liefert Ausgangssignale, weiche den Giuern der Feldeffekttransistoren 27 und 29 zugeführt werden, und außerdem eine Impulsfolge beispielsweise zur Verwendung in einem Umrichter

μ (Zyklokonverter) entsprechend der DE-OS 20 45 971. Ein zweites Paar von Ausgangsverbindungen CU und CD liefert Signale an eine dem Umrichter zugeordnete Schaltung zur Festlegung der Phasenbeziehung des dreiphasigen Ausgangssignals des Umrichters.

Von einer Sammelleitung 45 wird eine positive Spannung über einen Widerstand 47 an den invertierenden Eingangsanschluß des Differentialkomparators 37 und an die Kathode einer Zenerdiode 49 gegeben. Eine negative Spannung von einer Sammelleitung 51 wird ober einen Widerstand 53 an den nicht invertierenden Eingang des Differentialkomparators 35 und an die Anode einer Zenerdiode 55 gegeben. Die Kathode dieser Zenerdiode 55 ist mit der Anode der Zenerdiode 49 und mit einer Masseleitung 57 verbunden. Von der Masseleitung 57 ist eine Verbindung an den nicht invertierenden Eingangsanschluß des Differontialkomparators 13 geführt. Ein Ausgang dieses Komparators 13 ist mit der Schaltlogik 39 verbunden und dadurch wird über diese Schaltlogik 39 die Polarität des Ausgangssignals des Integrators 31 gesteuert.

Es folgt eine Beschreibung der Arbeitsweise der Anordnung. Das Eingangssignal kann entweder positive oder negative Polarität besitzen. Es sei angenommen, daß dieses Signal positiv ist und über den Widerstand 15 dein Eingang des Operationsverstärkers 17 zugeführt wird. Die Betriebseigenschaften eines Operationsverstärkers sind so, daß die Polarität des Ausgangssignals der Polarität des Eingangssignals entgegengesetzt ist. Daher bewirkt das am Eingang des Operationsverstärkers 17 zugeführt'", positive Signal ein negatives Ausgangssignal, welches der Anode des Feldeffekttransistors 27 und dem Eingang des Operationsverstärkers 23 zugeführt wird. Der Operationsverstärker 23 kehrt das negative Signal um, und daher wird der Anode des Feldeffekttransistors 29 ein positives Signal zugeführt. Der Versiarkungsgra ! (Verhältnis von Ausgang«.sipnal zu Eingangssignal) eines Operationsverstärkeis entsprechend den Verstärkern 17 und 19 wird bestimmt

durch das Verhältnis der in Reihe und parallel mit dem Verstärker geschalteten Widerstände. Daher bestimmt das Verhältnis der Widerstände 15 und 19 den Verstärkungsgrad des Verstärkers 17. Bei dem Operationsverstärker 23 wird der Verstärkungsgrad durch das ' Verhältnis der Widerstände 21 und 25 bestimmt. Der Verstärkungsgrad des Operationsverstärkers 17 kann irgendeinen erwünschten Wert haben. Die Funktion des Operationsverstärkers 23 besteht jedoch darin, das Ausgangssignal des Operationsverstärkers 17 umzukehren, und daher wird sein Verstärkungsgrad auf dem Wert 1,0 gehalten. Es werden somit zwei Signale mit gleicher Amplitude und entgegengesetzter Polarität erzeugt. Die Feldeffekttransistoren 27 und 29 werden abwechselnd eingeschaltet durch Signale, die ihrem Gitter durch die Schaltlogik 39 zugeführt werden. Wenn daher ein Spannungssignal an das Gitter des Feldeffekttransistors 27 gelegt wird, wird dieser Transistor leitend, und der Feldeffekttransistor 29 wird gleichzeitig gesperrt. Wenn dem Cutter des Feldeffekttransistors 29 ein .Spannungssignal zugeführt wird, wird er leitend, und der Feldeffekttransistor 27 wird gleichzeitig gesperrt. Daher wird infolge der Steuerung durch die Schaltlogik 39 zu einem Zeitpunkt nur einer der beiden Feldeffekttransistoren 27 und 29 leitend sein. Es sei nunmehr angenommen, daß der Feldeffekttransistor 27 leitend ist. Er bewirkt daher, daß dem Eingang des Integrators 31 ein negatives Spannungssignal zugeführt wird. Der Integrator 31 bewirkt eine Polaritätsumkehr und erzeugt daher ein Ausgangssignal zunehmender Amplitude und positiver Polarität.

Die Zenerdiode 49 bewirkt, daß an dem invertierenden Eingangsanschluß 48 des Differentialkomparators 37 ein vorgegebener positiver Spannungswert anliegt. Die Zenerdiode 55 bewirkt, daß dem nicht invertieren- '' den Eingang 56 des Differentialkomparators 35 ein vorgegebener negativer Spannungswert zugeführt wird.

Ein Differentialkomparator vergleicht die seinem einen Eingangsarischluß zugeführte Spannung mit der seinem zweiten Eingangsanschluß zugeführten Spannung und erzeugt eine binäre 1. wenn der invertierende Eingang (durch einen kleinen Kreis symbolisiert) negativ bezüglich des nicht invertierenden Eingangs ist. Daher geben die Zenerdioden 49 und 55 auf einen der Eingangsanschlüsse jedes der Differentialkomparatoren 35 und 37 Signale mit einer festgelegten Amplitude. Das Spannungssignal, das dem anderen Eingangsanschluß jedes der Differentialkomparatoren 35 und 37 durch den Integrator 31 zugeführt wird, wird dann mit dem Ausgangssignal der Zenerdiode verglichen. Wenn das Ausgangssignal des Integrators den durch die Zenerdioden 49 und 55 eingestellten Spannungswert übersteigt, erhält man ein Ausgangssignal von einem der Differentialkomparatoren. Da der Differentialkompara- „ tor 37 den Grenzwert der positiven Ausgangsspannung des Integrators 31 bestimmt und der Differentialkomparator 35 den negativen Grenzwert des Ausgangssignals des Integrators 31 bestimmt werden immer dann Signale erzeugt, wenn der Spannungswert des Ausgangssignals von dem Integrator den Spannungswert übersteigt, der von den Zenerdioden an dem negativen oder positiven Ende des Bereichs der Integratorausgangsspannnung eingestellt wird Es sei angenommen, daß die dem invertierenden Anschluß des Differentialkomparators 37 zugeführte Spannung +8VoIt ist. Wenn die dem nicht invertierenden Anschluß des !«Comparators 37 durch den Ausgangsanschluß des integrators 31 zugeführte Spannung diesen Wert von 8 Volt übersteigt, wird der Diffcrcntialkomparator 37 ein Signal solange abgeben, wie dieser Betriebszustand besteht. In ähnlicher Weise kann angenommen werden, daß das Eingangssignal am nicht invertierenden Eingangsanschluß des Differentialkomparators 35-8 Volt ist. Wenn daher der am invertierenden Eingangsanschluß des Komparator zugeführte Spannungswert diesen Wert von —8 Volt übersteigt, erzeugt der Komparator 35 ein Ausgangssignal. Die erzeugten Signale besitzen die Form eines Impulses mit einer Impulsdauer, welche gleich der Zeitdauer ist. in der das Auspangssignal des Integrators 31 der. Wert von + 8 Volt oder —8 ' olt übersteigt oder unterschreitet. Diese beiden Ausgangssignalc, werden dann den Eingangsanschlüssen der Schaltlogik 39 zugeführt, welche daraufhin entsprechende Eingangssignale an die Gitter der Feldeffekttransistoren 27 und 29 liefert. Entsprechend der ursprünglichen Annahme, daß der Feldeffekttransistor 27 Strom an den Eingang des

llltCgt rf HJI Λ Ji 5 I

u ι»

11 31. 11 U 11 M 1

den Feldeffekttransistoren 27 und 29 zugeführten Signale, daß der Transistor 27 sperrt und der Feldeffekttransistor 29 leitend wird. Da die dem Integrator 31 zugeführte Spannung eine negative Polarität aufwies und vorn Operationsverstärker 17 durch den Feldeffekttransistor 27 geführt wurde, wird diese Änderung bewirken, daß dem Eingang des Integrators 31 eine positive Spannung vom Operationsverstärker 23 durch den Feldeffekttransistor 29 zugeführt wird. Da die in dem Integrator 31 integrierte Spannung einen vorgegebenen negativen Wert übersteigt, wird der Dtffcrentialkomparator 35 veranlaßt, einen Impuls zu erzeugen. Bei der Zuführung dieses Impulses zur Schaltlogik 39 ergibt sich ein Wechsel des Schaltzustandes jedes der Feldeffekttransistoren 27 und 29. Dadurch wird bewirkt, daß die Polarität des dem Integrator 31 zugeführten Spannungssignals negativ wird. Die Frequenz, mit der diese Umschaltung stattfindet, ist eine Funktion der Zeitdauer, welche benötigt wird, um den Spannungswert auf den vorgegebenen von den Zenerdioden 49 und 55 eingestellten Wert zu integrieren. Es ist daher offensichtlich, daß eine Erhöhung der Eingangsspannung dazu führt, daß diese Zeitdauer verringert wird. Dies führt zu einer Erhöhung der Frequenz der Schaltfunktion. Daher wird eine Änderung in der Amplitude des Eingangsspannungsüignals eine Änderung der Frequenz der Ausgangsimpulsfolge von jedem der Ausgangsanschlüsse bewirken.

Es folgt eine Erörterung der F i g. 1 und 2. F i g. 2 zeigt die Änderungen der Eingangsspannung, die Änderung im Betriebszustand der Feldeffekttransistoren 2V und 29, die Änderungen in der Ausgangsspannung des Integrators 31, die von den Differentialkomparatoren 35 und 37 erzeugten Impulse und die Änderungen im Ausgangssignal des Differentialkomparators 13, welches als Vorzeichenausgang bezeichnet ist. Längs der untersten Linie der Kurve bezeichnen die Buchstaben »A«b\s >>H«jeweils den Zeitpunkt, in dem die folgenden Ereignisse eintreten. Beispielsweise zeigt die Kurze, daß zum Zeitpunkt O die Eingangsspannung 0 ist, der Feldeffekttransistor 27 Strom führt und der Feldeffekttransistor 29 im gesperrten Zustand ist. Der Integrator hat einen vorgegebenen Spannungswert gespeichert. Da jedoch keine Spannung zugeführt wird, bleibt dieser gespeicherte Wert während einer gewissen Zeitdauer konstant
Zum Zeitpunkt »A« wird dem Eingangsanschluß ein

Eingangssignal mit einem vorgegebenen positiven Spannungswert 71 zugeführt. Der Integrator 31 wird zur Integration der Spannung veranlaßt, welche zu dem Zeitpunkt »a« einen vorgegebenen positiven Wert erreicht, der dennoch die Zenerdiode 55 festgelegt ist. Sobald der Betrag des Spannungssignals den von der Zenerdiode 55 vorgegebenen Spannungswert übersteigt, wird ein Impuls von dem Komparator 35 für den position Grenzwert der Schaltlogik 39 zugeführt. Dieser Impuls besteht weiter in dem Zeitintervall, in dem die Ausgangsspannung des Integrators 31 den vorgegebenen Wert übersteigt. Die Signale der Schaltlogik 39, die den Gittern der Feldeffekttransistoren 27 und 29 zugeführt werden, bewirken eine Änderung des Betriebszustandes dieser Transistoren. Daher schaltet der Transistor 27 um und sperrt den Strom, und gleichzeitig wird der Transistor 29 in den geöffneten Betriebszustand geschaltet und leitet den Strom Die Ausgangsspannung des Integrators 31 erhöht Sich müh in RiCniUng i'icgiiiivcf Wci ic, uis MC den negativen Spannungswert zu dem Zeitpunkt »b« übersteigt, der am Komparator 37 eingestellt ist. Dies führt zur Erzeugung eines Impulssignals durch den Differentialkomparator 37. Wenn dieses Signal der Schaltlogik 39 zugeführt wird, bewirkt es erneut eine Änderung des Schaltzustandes der Feldeffekttransistoren 27 und 29. Aus der Kurve ist ersichtlich, daß der vom Komparator 37 erzeugte Impuls solange andauert, wie die Iniegratorspannung den von der Zenerdiode 49 vorgegebenen Spannungswert übersteigt. Die Änderung des Schaltzustandes der Transistoren 27 und 29 bewirb, daß der Integrator ein positives Ausgangssignal erzeugt, welches zu dem Zeitpunkt »c« den vorgegebenen Maximalwert erreicht.

Die Geschwindigkeit, mit der die Integration des Eingangsspannungssignals erfolgt, hängt von der Amplitude des Eingangssignals ab. Wenn daher der Spannungswert des Eingangssignals zum Zeitpunkt »B« der Kurve erhöht wird, erreicht die Ausgangsspannung am Integrator 31 den festgelegten Maximalspannungswert schneller. Zu dem Zeitpunkt »d« übersteigt der Spannungswert den negativen Grenzwert. Hierdurch wird bewirkt, daß ein Impuls 103 der Schaltlogik 39 zugeführt wird, und es zu einem Wechsel des Schaltzustandes der Feldeffekttransistoren 27 und 29 kommt. Der Transistor 27 leitet nun eine positive Spannung an den Eingang des Integrators 31. und dies führt zu einer Wiederholung der oben beschriebenen Funktionen. Die Schaltfrequenz ist jedoch jetzt höher, wie man aus der Verringerung des Abstandes zwischen den Zeitpunkten »eccbis »Areentnehmen kann.

Zu dem Zeitpunkt >C« wird die Polarität des Eingangssignals geändert. Die Amplitude des Signals ist gleich groß, die Polarität ist jedoch negativ. Zu dem Zeitpunkt des Polaritätswechsels leitet der Feldeffekttransistor 27 den Strom, und der Transistor 29 ist gesperrt. Da die Polarität des Eingangssignals umgekehrt wird, wird auch das Ausgar.gssignal des Integrators 31 umgepolt und dieses führt zu einem negativen Ausgangssignal. Wenn der Betrag des Spannungswertes den negativen Grenzwert überschreitet, erzeugt der Differentialkomparator 37 einen Impuls. Dieser bewirkt, daß die Schaltlogik 39, wie zu dem Zeitpunkt »j« gezeigt, die Funktionen der Feldeffekttransistoren 27 und 29 umschaltet. Die Änderung der Polarität von einem positiven Wert zu einem negativen Wert bewirkt, daß das Vorzeichensignal von 0 Volt auf einen vorgegebenen Wert ansteigt Dieses vom

⁵⁵ fü

Komparator 13 erzeugte Signal gewährleistet den einwandfreien Betrieb der .Schaltlogik 39 unter den nachstehend erörterten besonderen Bedingungen.

Es wird beispielsweise angenommen, daß, wie in der Kurve im Zeitpunkt »E« gezeigt, der Integrator 31 ein positives Signal 105 erzeugt, der Feldeffekttransistor 29 geöffnet und die Eingangsspannung negativ ist. Zum Zeitpunkt »F« hat die Ausgangsspannung des Integrators 31 den vorgegebenen positiven Spannungswert erreicht, und wenn sie diesen Wert übersteigt, bewirkt sie, daß das positive Spannungsgrenzwertsignal 109 den Feldeffekttransistor 29 in den gesperrten Zustand und den Feldeffekttransistor 27 in den stromführenden Zustand schallet. Wenn zu diesem Zeitpunkt die Polarität der Eingangsspannung gewechselt wird, d.h. wenn die Ausgangsspannung des Integrators, wie in dem Zeitpunkt »G« gezeigt, den vorgegebenen positiven Spannungsgrenzwert übersteigt, dann geht das Vorzeichenausgangssignal 111 auf OVoIt zurück und bewirkt, daß die Sc'naiiiogik 39 den Schaltzustand der Feldeffekttransistoren 27 und 29 ändert, so daß der Feldeffekttransistor 29 jetzt geöffnet ist und der Feldeffekttransistor 27 die dem Integrator zugeführte Spannung sperrt. Die Polarität des dem Integrator 31 zugeführten Signals wird dadurch umgekehrt. Wenn diese Schaltfunktion nicht eintreten würde, würde die Ausgangsspannung des Integrators, welche einen negativen Verlauf besitzt, zu dem Zeitpunkt umgekehrt, zu dem die Polarität des Eingangssignals wechselt, so daß sie weiterhin positiv verlaufen würde. Dies würde zu einem Spannungswert außerhalb der Kapazität des Integrators führen, welcher unter diesen Bedingungen gesättigt würde. Die Schaltlogik 39 bewirkt jedoch, daß die Feldeffekttransistoren 27 und 29 ihren Betriebszustand wechseln und die Ausgangsspannung des Integrators negativ ist.

Fig.3 zeigt eine Tabelle der verschiedenen erzeugten Signale bei einer Reihe von Eingangssignalen für die Schaltlogik 39. Die Eingangssignale umfassen das Vorzeichensignal »SGN« am Ausgang des Komparators 13, das positive Grenzwertsignal »PL« am Ausgang des Komparator 35 und das negative Grenzwertsignal »NL« am Ausgang des Komparators37.

Die Ausgangssignale der Schaltlogik 39 bestehen aus dem Signal CUfür die Aufwärtszählung und dem Signal CD für die Abwärtszählung. Diese Signale regeln die Phasensequenzbeziehung des Umrichters. Zusätzlich dazu ergeben sich zwei weitere zueinander inverse Signale SET A und SET B aus den verschiedenen Eingangssignalen der Schaltlogik 39 und diese steuern den Schaltzustand der Feldeffekttransistoren 27 und 29.

E« wird nachstehend noch Bezug auf die F i g. 2 und 3 genommen. Wenn das Vorzeichenausgangssignal SCN vom Komparator 13 negativ ist, wird dies als binäre 0 für den Zustand 1 der Tabelle der Fig.3 dargestellt Wenn außerdem der positive Grenzwert PL auf einem vorgegebenen Wert ist, der in der Tabelle durch eine binäre 1 dargestellt ist dann erzeugt die Schaltlogik 39 ein Signal CU für die Aufwärtszählung, das in der Tabelle durch eine binäre 1 bezeichnet ist und ein SET ß-Signal, welches ebenfalls als ein Signal für eine binäre 1 bezeichnet ist Dieses SET ß-Signal bewirkt, daß der Feldeffekttransistor 29 geöffnet wird. Der binäre Wert 0 des SET A- Signals zeigt an, daß der Feldeffekttransistör 27 gesperrt ist

Im Betriebszustand 2 ergibt sich ein Vorzeichensigna! am Komparator 13 entsprechend einer binären 0 und ein Signal NL entsprechend einer binären 1 aus dem

230 267/20

Ausgangssignal des Integrators 31, welcher seinen negativen Grenzwert erreicht und ein Signal vom Komparator 37 erzeugt. Ein Signal CU für Aufwärtszählung wird durch die Schaltlogik 39 erzeugt, und ein Signal SET A bewirkt, daß der Feldeffekttransistor 27 geöffnet wird. Die binäre 0 unter dem Signal SET B zeigt, daß der Feldeffekttransistor 29 jetzt gesperrt ist.

Wenn die Polarität des Eingangssignals entsprechend dem Zustand Z geändert wird, führt dies zu einem Ausgangssignal des Komparator 13 entsprechend einer binären I (siehe Spalte SCN), und der positive Grenzwertkomparator erzeugt ein Signal entsprechend einer binären I in Spalte PL Die Schaltlogik 39 erzeugt eine binäre I am Ausgangsanschkiß für das Signal CD für die Abwärtszählung und eine binäre I an dem Ausgangsanschluß für das Signal SETA.

Wenn entsprechend dem Zustand 4 die Spannung des Integrators 31 den negativen Grenzwert erreicht, wird der logischen Schaltanordnung 39 ein Signal entsprechend einer binären 1 zugeführt. Da alle anderen Bedingungen unverändert sind, tritt das Signal SET B auf und der Feldeffekttransistor 27 wird dadurch geöffnet. Während die Ausgangsspannung des Integrators 31 zwischen dem positiven und negativen Grenzwert entsprechend Zustand 5 ist, und der logischen Schaltanordnung 39 ein von dem Komparator 13 erzeugtes Signal entsprechend einer binären I zjgeführt wird, ist ein Signal für die binäre 0 an dem Ausgangsanschluß CU für die Aufwärtszählung, ein Signal entsprechend einer binären 1 an dem Ausgangsanschluß CD für die Abwärtszählung vorhanden, und es werden keine SET-Signale erzeugt, so daß keine Änderung des Schaltzustandes der Transistoren 27 und 29 bewirkt wird.

Wenn jetzt die Polarität des Eingangssignals 11 so geändert wird, daß sie entsprechend Zustand 6 ein Signal SGN vom Komparator 13 entsprechend einer binären 0 erzeugt, dann wird am Ausgang CU für die Aufwärtszählung der Schaltlogik 39 ein Signal für die binäre 1 und am Ausgangsanschluß CD für die Abwärtszählung ein Signal für die binäre 0 erzeugt. Daher treten keine Änderungen im Schaltzustand der Feldeffekttransistoren 27 >;nd 29 auf, da, wie durch die Sterne in diesen Spalten der Tabelle gezeigt, keine Signale für SETA und SETöerzeugt werden.

Die Tabelle zeigt daher sechs mögliche Zustände für Ausgangssignale auf entsprechende Eingangssignale. Die Änderungen im Spannungswert des Eingangssignals werden als abrupte Änderungen dargestellt, um als digitale Änderungen zu erscheinen. Jedoch führen allmähliche Änderungen des Eingangssignals zu ähnlichen momentanen Ausgangssignalen von den Komparatoren infolge der Konstruktion der Baueinheiten.

Die Fig.4 gibt eine detaillierte Ansicht der Schaltlogik 39 der F i g. 1 wieder. Die gezeigten Logikblöcke sind NAND-Funktionen, bei denen beim Anlegen eines Signals entsprechend einer binären 1 an jedem der beiden Eingangsanschlüsse ein Ausgangssignal für die binäre 0 erzeugt wird. Wenn nur ein Eingangsanschluß vorhanden ist, erzeugt eine dort angelegte binäre 0 ein Ausgangssignal für die binäre 1 und umgekehrt erzeugt ein Eingangssignal für die binäre 1 ein Ausgangssignal für die binäre 0. Für alle anderen Kombinationen von Eingangssignalen wird ein

Ausgangssignal für die binäre I erzeugt. Wenn daher die NAND-SchalUing 151 durch eine Diode 153 vom Vorzeichcnkompurator 13 (Fig. 1) ein Signal für die binäre 0 erhält, erzeugt sie ein Ausgangssignal für eine binäre 1. Dieses Signal wird dem Anschluß CL/für die Aufwärtszählung, dem Eingang einer NAN D-Schaltung 155 und einem der beiden Eingangsanschlüsse der NAND-Schaltungen 157 und 159 zugeführt.

Das der NAND-Schaltung 155 zugeführte Signal für die binäre I wird umgekehrt und daher den NAND-Schaltungen 161 und 163 ein Signal für die binäre 0 zugeführt. Das Ausgangssignal der NAND-Schaltung 155 erscheint am Anschluß CD für die Abwärtszählung.

Die Eingangsanschlüsse SET A bzw. SET B werden den NAND-Schaltungen 163, 157 bzw. 159, 161 zugeführt. Wenn daher beispielsweise das S£T,4-Signal eine binäre 0 ist. welche den F.ingangsanschlüssen der NAND-Schaltungen 157 und 163 zugeführt wird, dann erzeugt jede dieser NAND-Schaltungen ein Signal für die binäre 1.

Wenn das Eingangssignal SET A eine binäre 0 ist, dann ist das Signal SET B eine binäre 1. Wenn dieses Signal den NAND-Schaltungen 159 und 161 zugeführt wird, bewirkt es, daß die Schaltung 161 ein Signal für die binäre I erzeugt. Da die NAND-Schaltung 159 zwei Eingangssignale für die binäre 1 erhält, erzeugt diese Schaltung ein Ausgangssignal für die binäre 0.

Die Ausgangsanschlüsse der NAND-Schaltungen 159 und 163 sind miteinander und mit einem Eingangsanschluß der NAND-Schaltung 167 verbunden. In ähnlicher Weise sind die Ausgangsanschlüsse der NAND-Schaltungen 157 und 161 miteinander und mit dem Eingangsanschluß der NAND-Schaltung 165 verbunden. In dem Beispiel erzeugt die NAND-Schaltung 163 ein Signal für die binäre I, wenn sie mit dem Ausgangsanschluß der NAND-Schaltung 159 verbunden ist. welche ein Signal für die binäre 0 erzeugt. Die logische NAND-Schaltung arbeitet in einer solchen Weise, daß bei Bestehen der oben beschriebenen Bedingung das Signal für die binäre 0 dominiert, so daß in dem Beispiel am Eingang der NAND-Schaltung 167 ein Signal tür die binäre 0 liegt. Jede der NAND-Schaltungen 161 und 157 erzeugt ein Signal für die binäre 1, welches der NAND-Schaltung 165 zugeführt wird.

Die NAND-Schaltungen 165 und 167 sind kreuzweise verbunden, d. h. das Ausgangssignai der NAND-Schaltung 165 ist mit dem Eingang der NAND-Schaltung 167 verbunden und umgekehrt wird das Ausgangssignal der NAND-Schaltung 167 dem Eingang der NAND-Schaltung 165 zugeführt. Da die NAND-Schaltung 165 mindestens ein Eingangssignal für eine binäre 1 hat, erzeugt sie ein Ausgangssignal für die binäre 0, welches dem Eingang der NAND-Schaltung 167 zugeführt wird. Diese Schaltung, der bereits ein Signal für die binäre 0 zugeführt ist, wird bei Zufügung des zweiten Signals für die binäre 0 ein Ausgangssignal für eine binäre 1 erzeugen.

Das Ausgangssignal für die binäre 0 von der NAND-Schaltung 165 und das Ausgangssignal für die binäre 1 von der NAND-Schaltung 167.werden den Gittern der Feldeffekttransistoren 27 und 29 (Fig. 1) zugeführt und bewirken dadurch die Umschaltung der Polarität des Ausgangssignals des Integrators 31.

Hierzu > Blatt 7s. ichnungen

Claims (8)

1. Patentansprüche;

   U Schaltungsanordnung zur Umsetzung einer Eingangsspannuug in eine Impulsfolge, insbesondere zur Verwendung in Verbindung mit einem Umrich- s ter (Zykjokonverter), enthaltend eine Einrichtung zur Umformung der Eingangsspannung in ein maßstäbliches erstes und zweites Auswertsigna! gleicher Amplitude, aber entgegengesetzter Polarität, eine erste und eine zweite Schaltvorrichtung zum selektiven Weiterleiten des ersten oder des zweiten Auswertsignals, einen an den Ausgang der ersten und der zweiten Schaltvorrichtung angeschlossenen Integrator zum Erzeugen eines Wechselspannungssignals, das das Zeitintegral des jeweils anliegenden Auswertsignals darstellt, und eine an den Ausgang des Integrators angeschlossene Einrichtung, die jedesmal dann, wenn das Wechselspannungssignal einen vorbestimmten positiven Wert erreicht hat, ein erstes Schaltsignal erzeugt, und jedesmal iiapn, wenn das Wechselspannungssignal einen vorbestimmten negativen Wert erreicht hat, ein zweites Schaltsignal erzeugt, wobei das erste und das zweite Schaltsignal die erste und die zweite Schaltvorrichtung so ansteuern, daß als Ausgangssignal der Schaltungsanordnung eine rechteckförmige Impulsfolge auftritt, deren Folgefrequenz dem absoluten Bell ag der Eingangsspannung proportional ist, gekennzeichnet durch eine Schaltlogik (39), die auf das erste und das zweite Schaltsignal anspricht, um jeweils die am Integrator (31) anliegende Auswertsignalpolarität umzuschalten, und die außerdem auf eine Änderung in der Polarität der Eingangsspannung anspricht, um die Schaltvorrichtungen (27, 29) zur Umschaltung des dem Integrator (31) zugeführten Auswertsignals zu betätigen, wenn eines der beiden Schaltsignale während der Polaritätsänderung der Eingangsspannung vorhanden isL
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung zur Umformung der Eingangsspannung einen in Reihe geschalteten ersten und zweiten Operationsverstärker (17, 23) aufweist, wobei der zweite Operationsverstärker (23) den Verstärkungsgrad 1 besitzt und das Ausgangssignal des ersten Operationsverstärkers (17) umkehrt.
3. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schaltvorrichtungen Festkörper-Bauelemente (27,29) sind.
4. 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Schaltvorrichtungen ein Paar Feldeffekttransistoren (27,29) sind.
5. 5. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die an den Ausgang des Integrators angeschlossene Einrichtung ein Paar von Komparatorschaltungen (35,37) aufweist.
6. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Komparatorschaltungen (33, 37) das Ausgangssignal des Integrators mit Spannung vergleichen, die durch ein Paar Zenerdiodcn (49,55) eingestellt sind.
7. 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Zenerdioden (49, 55) so geschaltet sind, daß die eine Diode einen positiven Spannungswert und die andere einen negativen .Spannungswert zum Vergleich durch die Komparatorschaltung (35,37) liefert,
8. 8. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Schaltlogik eine Vielzahl miteinander verbundener Verknüpfungsglieder (Fig,4) aufweist, die in einer solchen Weise betätigbar sind, daß die erste und die zweite Schaltvorrichtung (27, 29) von dem ersten bzw, zweiten Schaltsignal in den leitenden Zustand gebracht werden, wenn die Eingangsspannung eine erste Polarität aufweist, und von dem zweiten bzw. ersten Schaltsignal in den leitenden Zustand gebracht werden, wenn die Eingangsspannung eine zweite Polarität aufweist