DE2046833B2 - Verfahren zur herstellung elektrisch isolierter halbleiterzonen - Google Patents
Verfahren zur herstellung elektrisch isolierter halbleiterzonenInfo
- Publication number
- DE2046833B2 DE2046833B2 DE19702046833 DE2046833A DE2046833B2 DE 2046833 B2 DE2046833 B2 DE 2046833B2 DE 19702046833 DE19702046833 DE 19702046833 DE 2046833 A DE2046833 A DE 2046833A DE 2046833 B2 DE2046833 B2 DE 2046833B2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor body
- layer
- ions
- mask
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 98
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 150000002500 ions Chemical class 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 28
- 238000009413 insulation Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 230000035515 penetration Effects 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 238000005468 ion implantation Methods 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000010849 ion bombardment Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- CYJRNFFLTBEQSQ-UHFFFAOYSA-N 8-(3-methyl-1-benzothiophen-5-yl)-N-(4-methylsulfonylpyridin-3-yl)quinoxalin-6-amine Chemical compound CS(=O)(=O)C1=C(C=NC=C1)NC=1C=C2N=CC=NC2=C(C=1)C=1C=CC2=C(C(=CS2)C)C=1 CYJRNFFLTBEQSQ-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/114—Nitrides of silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Optical Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung elektrisch isolierter Halbleiterzonen innerhalb
eines monokristallinen Halbleiterkörpers durch Bildung dielektrischer, diese Halbleiterzonen einschließender,
von der Oberfläche des Halbleiterkörpers ausgehender, wannenförmiger Isolationsschichten.
Bei der Herstellung monolithischer integrierter Schaltungen wird eine Anzahl aktiver Schaltungselemente,
wie Transistoren und Dioden, und eine Anzahl passiver Schaltungselemente, wie Widerstände und
Kapazitäten, als Teil eines gemeinsamen monokristallinen Halbleiterkörpers gebildet. Die einzelnen
Elemente werden über Leitungen miteinander verbunden, die über einer Isolationsschicht in Form eines
entsprechenden Leitungsmusters angeordnet sind. Um unerwünschte Querverbindungen zwischen den
einzelnen Elementen oder Elementgruppen innerhalb des Halbleiterkörpers zu verhindern, müssen die einzelnen
Elemente oder Elementgruppen innerhalb des Halbleiterkörpers voneinander elektrisch isoliert
werden. Es ist bekannt, diese Isolation durch pn-Übergänge oder dielektrische Isolationsschichten zu
bewirken. Isolationen durch pn-Ubergänge haben den Nachteil, daß sie parasitäre Kapazitäten erzeugen, die
unter anderem das Frequenzverhalten der Schaltungen wesentlich verschlechtern. Ein weiterer Nachteil
dieser Isolationsmethode liegt darin, daß die pn-Übergänge strahlungsempfindlich sind.
Bekannte Verfahren zur Herstellung dielektrischer Isolationen in monokristallinen Halbleiterkörpern
sind sehr kompliziert durchzuführen und außerordentlich aufwendig. Eine der bekannten Methoden
besteht darin, Kanäle in den Halbleiterkörper zu ätzen, die einzelne Halbleiterzonen voneinander trennen.
Der Halbleiterkörper wird anschließend auf der die Kanäle aufweisenden Oberfläche mit einer isolierenden
Schicht beschichtet. Die gegenüberliegende Oberfläche des Halbleiterkörpers wird schließlich so
lange abgeätzt, bis die Kanäle erreicht sind. Auf diese Weise erhält man einzelne Halbleiterzonen, die von
isolierenden Zwischenschichten umgeben und durch diese von den anderen Halbleiterzonen elektrisch isoliert
sind.
Eine andere aus »IBM Technical Disclosure Bulletin«, Vol. 8. No. 7 (Dez. 1965), Seile 1013, bekannte
Methode ist ebenfalls schwierig durchzuführen und außerordentlich aufwendig. Das Prinzip dieser Methode
besteht darin, Kanäle in den Halbleiterkörper zu ätzen, dann die Isolationsschicht aufzubringen und
schließlich die Kanäle epitaktisch mit Halbleitcrmateria! aufzufüllen. Hin Beispiel für die Anwendung der
dielektrischen Isolation ist in der Zeitschrift »Electronics«, 6. April 1964, Seiten 29 und 30, veröffentlicht.
Über das Herstellungsverfahren ist dort nichts ausgesagt.
Der US-PS 3457 632 ist bereits ein Verfahren zur Herstellung vergrabener Halbleiterzonen durch maskierte
Ionenimplantation zu entnehmen. Diese Zonen dienen jedoch nicht Isolationszwecken, sondern bilden
hochleitende Gebiete.
Ferner ist aus der Zeitschrift »Journal of Applied Physics«, Bd. 5 (1966), Heft 8, Seiten 737 und 738,
ein Verfahren zur Beschichtung von Halbleiterkörpern aus Silicium mit isolierendem Siliciumdioxid
durch Ir. plantation von Sauerstoffionen bekannt. Eine Methode zur Bildung dielektrisch isolierender
Isolationswannen innerhalb eines Halbleiterkörpers ist jedoch nichr aügegeben.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, das in wenigen, leicht beherrschbaren
Verfahrensschritten die Herstellung elektrisch isolierter Halbleiterzonen innerhalb eines
monokristallinen Halbleiterkörpers gestattet, wobei die einzelnen HaJbJeiterzonen durch wannenförmige,
dielektrische Isolationsschichten voneinander getrennt sind.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß durch gezielte Bombardierung der Oberfläche
des Halbleiterkörpers eine Implantation von Ionen vorgenommen wird, die bei einer anschließenden
Erwärmung mit dem Halbleitermaterial chemisch reagieren und eine dielektrische Schicht bilden, und
daß die Eindringtiefe der Ionen im Halbleiterkörper so gesteuert wird, daß sie dem Verlauf der zu bildenden
wannenförmigen Isolationsschicht entspricht. Dabei ist es von Vorteil, die Dauer der Bombardierung
so zu wählen, daß eine Konzentration von mindestens H)'" Ionen/cm1 erreicht wird.
Zur Steuerung der Eindringtiefe der Ionen im Halbleiterkörper besteht ein Ausführungsbeispiel
darin, daß die Oberfläche des Halbleiterkörpers vor der Bombardierung mit einer Maske aus einer die Implantation
der Ionen verhindernden Schicht versehen wird, die im Bereich der zu bildenden isolierten Halbleiterzonen
Öffnungen aufweist, deren Ränder gegen die Oberfläche des Halbleiterkörpers abgeschrägt
sind, so daß die Eindringtiefe im Bereich der seitlichen Teile der zu bildenden Isolationsschichten zur Oberfläche
hin stetig verringert wird. Eine vorteilhafte Auswahl der Materialien besteht darin, daß bei einem
Halbleiterkörper aus Silizium eine Implantation von Ionen der Elemente Stickstoff, Sauerstoff oder Kohlenstoff
vorgenommen wird.
Als vorteilhaft erweist es sich, wenn der abgeschrägte Rand der Maskenöffnungen m:t der Oberfläche
des Halbleiterkörpers einen Winkel von nicht mehr als 45° bildet.
Die Herstellung der Maske mit abgeschrägten Rändern der Maskenöffnungen erfolg» in vorteilhafter
Weise dadurch, daß auf die Oberfläche des Halbleiterkörpers eine Schicht aufgebracht wird, deren Ätzrate
an ihrer Oberfläche am größten ist und zur Oberfläche des Halbleiterkörpers hin abnimmt, daß auf
dieser Schicht eine im Bereich der zu bildenden Maskenöffnung entsprechende Öffnungen aufweisende
Ätzmaske aufgebracht wird und daß anschließend ein Ätzprozeß durchgeführt wird, bis die Oberfläche des
Halbleiterkörpers im Rereich der Öffnungen freigelegt ist.
Eine besonders einfache Hersteiiungsmeihode fiii
eine derartige Maske besteht darin, daß die Maske aus mehreren nacheinander aufgebrachten Schichten
zusammengesetzt wird, deren Ätzraten entsprechend abgestuft sind.
Ein weiteres Ausführungsbeispiel besteht darin, daß die abgestufte Ätzrate der zusammengesetzte:!
Schichten dadurch erzielt wird, daß nach dem Aufbringen jeder Schicht eine Bombardierung mit Ionen
erfolgt, deren Energie so hoch ist, daß keine Zerstäubung der Schicht erfolgt, deren Energie aber nicht so
hoch gewählt ist, daß Ionen in die jeweils darunterliegende Schicht eindringen, und daß schließlich die aufgewandte
Ionendosis von Schicht zu Schicht vergrößert wird.
Weitere Einzelheiten der Erfindung ergeben sich aus der nachstehend an Hand der Zeichnung erfolgenden
Beschreibung. Es zeigt
Fig. 1 einzelne, aufeinanderfolgende Prozeßschritte zur erfindungsgemäßen Bildung einer dielektrischen
Isolationsschicht innerhalb eines Halbleiterkörpers,
Fig. 2 die schematische Darstellung einer Einrichtung zur Ionen-Implantation, mit der das erfindungsgemäße
Verfahren durchführbar ist, und
Fig. 3 einzelne, aufeinanderfolgende Prozeßschritte zur Herstellung einer Maske mit einer Maskenöffnung,
deren Ränder abgeschrägt sind.
Schritt 1 in Fig. 1 zeigt einen monokristallinen Halbleiterkörper 10, der aus einem geeigneten Halbleitermaterial,
beispielsweise Silizium, besteht. Die Oberfläche 11 des Halbleiterkörpers 10 ist mit einer
Maske 12 beschichtet. Die Maske besteht aus einem Material, das das Eindringen von Ionen in den Halbleiterkörper
verhindert. Beispielsweise kann die Maske aus Gold, Molybdän, Wolfram, Silber, Siliziumdioxyd
oder Siliziumnitrid bestehen.
Wird Gold oder Molybdän verwendet, so hat die Maske vorzugsweise eine Dicke von 3000 bis
4000Ä. Bei dieser Dicke sollte die Energie der Ionen zwei MeV betragen.
Wie der zum Schritt 1 gehörigen Figur zu entnehmen ist, weist die Maske 12 Öffnungen 14 auf, durch
die die Ionen-Implantation in den Halbleiterkörper 10 erfolgen kann. Selbstverständlich ist die Anzahl
der Maskenöffnungen im betrachteten Ausführungsbeispiel rein willkürlich gewählt.
Die Ränder 15 der Maskenöffnungen sind abgeschrägt, so daß sie unter einem bestimmten Winkel
zur Oberfläche 11 des Halbleiterkörpers 10 verlaufen.
Die Maskenöffnungen 14 verjüngen sich also in Richtung auf die Oberfläche des Halbleiterkörpers hin.
Auf diese Weise kann die Eindringtiefe der Ionen in den Halbleiterkörper im Bereich der Randschicht gesteuert
werden. Mit abnehmendem Winkel zwischen dem abgeschrägten Rand der Maskenöffnung und der
Oberfläche des Haibleiterkörpers, also bei stärkerer Verjüngung der Maskenöffnung, wird das Gebiet innerhalb
des Halbleiterkörpers, in welchem eine Ionen-Implantation statttindet, vergrößert. Um innerhalb
des Halbleiterkörpers 10 jeweils eine in sich geschlossene, durchgehende Isolationsschicht zu bilden,
um also auf diese Weise ein Teilgebiet des HaIbleiterkörpcrs
10 dielektrisch vom restlichen Halbleiterkörper zu isolieren, sollte der genannte Winkel
nicht größer als 45° sein.
Die Bombardierung der Maske 12 bzw. der Oberfläche 11 des Halbleiterkörpers 10 im Bereich der
Maskenöffnungen !4 erfolgt mit einer Einrichtung, wie sie in Fig. 2 skizziert ist. In einer Ionenquelle 16
werden Atome mindestens eines Elementes in bekannter Weise ionisiert. Besteht der Halbleiterkörper
10 aus Silizium, so werden die Elemente aus der
Gruppe mit Sauerstoff, Stickstoff und Kohlenstoff ausgewählt oder es wird eine Mischung dieser Elemente
verwendet. Die Ionen der Ionenquelle 16 werden über den in einem Beschleuniger 17 herrschenden
Potentialgradienten auf eine genügend hohe Energie gebracht, so daß in dem in einer geeigneten Kammer
18 untergebrachten Halbleiterkörper 10 eine Ionenimplantation stattfindet. Da die Ionen einen geladenen
Strahl 19 bilden, wird dieser Strahl durch magnetische und elektrische Felder abgelenkt. Auf diese
Weise kann der Strahl 19 in geeigneter Weise fokussiert und auf den Halbleiterkörper 10 gerichtet werden.
Die Implantationstiefe der Ionen des Strahles 19 innerhalb des Halbleiterkörpers 10 ist eine Funktion
der Energie des Ionenstrahls 19, des Einfallswinkels des Strahls 19 in bezug auf die Oberfläche des Halbleiterkörpers
10 und eine Funktion des Materials und der Dicke der Maske 12. Im allgemeinen reicht eine
Energie von fünf KeV bis drei MeV eines Ionenstrahls
aus, um eine Ionen-Implantation in einem monokristallinen Halbleiterkörper zu bewirken. Die auf die
Maske 12 auf treffenden Ionen dringen im Bereich der Maskenöffnungen 14 am weitesten in den Halbleiterkörper
10 ein. Auf diese Weise bildet sich jeweils direkt unterhalb jeder Maskenöffnung 14 eine »vergrabene«
Zwischenschicht 21 innerhalb des Halbleiterkörpers 10. In dieser Zwischenschicht 21 herrscht eine
hohe Ionenkonzentration, die etwa zwischen 101R bis
1022 Ionen/cm3 beträgt. Die Tiefe der Zwischenschicht
21 innerhalb des Halbleiterkörpers 10 hängt von der Energie der Bombardierung ab.
Auf Grund der abgeschrägten Ränder der Maskenöffnungen
14 wird im Bereich dieser Ränder die Eindringtiefe der Ionen in den Halbleiterkörper 10 mit
zunehmender Dicke des Maskenrandes vermindert, so daß sich eine von der Zwischenschicht 21 ausgehende
und diese umschließende entsprechende Schicht 22 bis an die Oberfläche des Halbleiterkörpers
erstreckt. Da die Tiefe der Ionen-Implantation im Bereich des Randes einer Maskenöffnung 14 im wesentlichen
von der Dicke des jeweils vorhandenen Maskenmaterials bestimmt wird, verläuft die Schicht 22
nicht senkrecht zur Oberfläche des Halbleiterkörpers 10, sondern unter einem bestimmten Winkel dazu.
Die Wahl der Energie des Ionenstrahls 19 richtet sich demnach nicht nur danach, in welcher Tiefe die
Zwischenschicht 21 gebildet werden soll, sondern auch danach, daß sichergestellt wird, daß die sich von
der Zwischenschicht 21 ausgehende Schicht 22 bis an die Oberfläche 11 des Halbleiterkörpers 10 erstreckt.
Die Schicht 22 und die Schicht 21 weisen selbstverständlich dieselbe Ionenkonzentration auf.
Nach der Bildung der aus den Schichten 21 und
22 bestehenden wannenförmigen Zone, in deren Bereich die Ionen-Implantation stattfand, wird die
Maske 12 in bekannter Weise von der Oberfläche 11 des Halbleiterkörpers 10 entfernt (Schritt 3). Anschließend
wird der Halbleiterkörper während einer ausreichenden Zeitdauer auf eine ausreichende Temperatur,
beispielsweise 110° C, erhitzt, um eine Reaktion zwischen den eingebrachten Ionen und den im
Halbleiterkörper 10 bereits vorhandenen Ionen auszulösen. Eine Erhitzung auf 1100" C bei einer Dauer
von mindestens einer halben Stunde ist im allgemeinen erforderlich. Die Erhitzung des Halblciterkörpcrs
10 kann in Luft. Vakuum oder beispielsweise in einer inerten Atmosphäre erfolgen.
Bei der Erhitzung bilden die eingebrachten Ionen, im Falle von Silizium als Halbleiterkörper also Stickstoff,
Kohlenstoff oder Sauerstoff, mit den Siliziumio-
'■> nen des Halbleiterkörpers 10 selbst eine amorphe, polykristalline
Isolationsschicht bzw. Isolationswanne 23. Bei einer Implantation von Stickstoff, Kohlenstoff
oder Sauerstoff bilde* sich dementsprechend eine Isolationswanne 23 aus Siliziumnitrid, Siliziumkarbid
'■<> oder aus Siliziumdioxyd.
Die Isolationswanne 23 besteht aus einer zusammenhängenden Schicht mit einem Bodenteil 24 und
einem diesen umgebenden Seitenteil 25. Diese Isolationswanne 23 isoliert demnach dielektrisch einen in
i-j ihrem Inneren liegenden Halbleiterbereich 26 vom
restlichen Teil des Halbleiterkörpers 10. Das heißt also, obwohl der Halbleiterbereich 26 die gleiche monokristalline
Struktur wie der restliche Teil des Halbleiterkörpers 10 aufweist, ist er von diesem elektrisch
isoliert.
Um eine wirksam isolierende und durchgehende Isolationswanne zu erhalten, muß die durch die Ionenbornbardierung
erzeugte Ionenkonzentration größer als 10IK Ionen/cm3 sein. Ein bevorzugter Bereich
der Ionenkonzentration liegt zwsichen 102(1 bis 102:
Ionen/cm3.
Nach der Herstellung der Isolationswanne 23 kann, wie in Schritt 4 angedeutet, in der Halbleiterzone 26
innerhalb dieser Isolationswanne eine vom übrigen
Teil elektrisch isolierte integrierte Halbleiteranordnung erzeugt werden. Beispielsweise kann durch Ionen-Implantation
ein Subkollektor 27 mit einer zu Kontaktierungszwecken niederohmigen Verbindungszone
28 zur Oberfläche der Halbleiteranord-
Ji nung gebildet werden. Schließlich kann durch Anwendung
der bekannten Diffusionstechnik oder durch Ionen-Implantation eine Basiszone 29 und eine Emitterzone
30 im Bereich der Halbleiterzone 26 erzeugt werden, die dann die Kollektorzone eines Transistors
darstellt.
In Fig. 3 ist ein Verfahren zur Herstellung einer Maske mit abgeschrägten Rändern der Maskenöffnungen
in den wichtigsten Prozeßschritten dargestellt. Schritt 1 der Fig. 3 zeigt einen Halbleiterkörper 10,
v-i der mit einer ersten Schicht 31 der Maske 12 beschichtet
ist. Diese erste Schicht 31 kann, wie bereits erwähnt, beispielsweise aus Gold, Molybdän, Wolfram,
Silber, Siliziumdioxyd oder Siliziumnitrid bestehen. Werden Metalle verwendet, so können diese bci-
■iii spielsweisc durch Kathodenzerstäubung oder durch
Aufdampfen aufgebracht werden. Bei Verwendung von Siliziumdioxyd erfolgt das Aufbringen durch
thermisches Aufwachsen auf pyrolithischcm Wege
oder beispielsweise durch Kathodenzerstäubung.
v-, Nach dem Aufbringen der Schicht 31, die beispielsweise
eine Dicke von 500 bis 1000 A aufweist, erfolgt wie in Schritt 2 der Fig. 3 angedeutet, eine Bombardierung
dieser Schicht mit Ionen. Es kann sich dabc beispielsweise um Ionen eines inerten Gases, wie
ho Neon oder Argon, handeln. Die Energie, mit der diese
Bombardierung erfolgt, darf nicht so niedrig gewähl werden, daß ein Zerstäuben der Schicht 31 erfolgt
Die Energie darf aber nicht so hoch sein, daß die loncr
in den Halbleiterkörper 10 eindringen. Aus dicsci
h1) Gründen ist eine Energie im Bereich von 50 KeV hi:
100 KcV angebracht.
Nach der Bombardierung der Schicht 31 wird cini weitere Schicht 32 auf der Schicht 31 in gleicher Weist
aufgebracht (Schritt 3). Die Dicke dieser /weiten Schicht beträgt etwa 500 A bis 1000 Ä. In Schritt 4
wird nunmehr die Schicht 32 mit Ionen bombardiert. Aus den bereits im Zusammenhang mit der ersten
Schicht 31 angegebenen Gründen ist eine Energie im Bereich von 50 KeV bis 100 KeV wiederum angehracht.
Die lonendosis ist in Schritt 4 jedoch mindestens zweimal so hoch wie in Schritt 2.
Die Verfahrensschritte, bestehend aus Aufbringen einer Schicht und anschließender lonen-Bombardicrung,
können fortgesetzt werden und auf diese Weise weitere Schichten 33 und 34 gebildet werden. In diesem
Falle besteht dann die Maske 12 aus vier Schichten 31 bis 34. Die Anzahl der die Maske 12 bildenden
Schichten bestimmt sich außer der erforderlichen Dicke der Maske 12 und der Dicke jeder dieser einzelnen
Schichten. Die Dicke der Maske 12 liegt vorzugsweise im Bereich von 4000 A bis 6000 A.
Nach Aufbringen der Schicht 33 folgt wiederum eine Ionen-Bombardierung mit einer Dosis, die wiederum
zweimal so hoch ist wie im Falle der Schicht 32. In entsprechender Weise wird die Schicht 34 mit
einer Dosis beaufschlagt, die zweimal so hoch ist wie die bei der vorangehenden Schicht 33. Die lonendosis,
mit der eine Schicht beaufschlagt wird, ist also immer doppelt so hoch wie bei der jeweils im vorausgegangenen
Prozeßschritt aufgebrachten Schicht.
Die Energie, mit der die Ionen-Bombardierung der aufgebrachten Schicht 33 durchgeführt wird, muß
wiederum so hoch gewähl', sein, daß keine Zerstäubung der Schicht 33 erfolgt, sie darf aber nicht so hoch
gewählt werden, daß ein Eindringen der Ionen in die darunterliegende Schicht 32 erfolgen könnte. Ein
Energiepegel zwischen 50 keV bis 100 keV ist wiederum
geeignet. Entsprechende Energiepegel sind nach dem Aufbringen der Schicht 34 zu wählen.
Durch die angegebene Wahl der lonendosis für aufeinanderfolgende Schichten der Maske wird die
Ätzrate bei den aufeinanderfolgenden Schichten 31 bis 34 verändert. Die Schicht 34 weist die höchste
Ätzrate auf. Die weiteren Schichten weisen jeweils eine geringere ÄUrate auf, so daß bei der untersten
Schicht 31 die geringste Ätzrate vorhanden ist. Auf diese Weise erzielt man demnach eine Maske 12 mit
einer gesteuerten, veränderlichen Ätzrate.
Nach dem Aufbringen und der Bombardierung der Schicht 34 erfolgt eine Beschichtung der Schicht 34
mit einer Schicht aus photoempfindlichem Material, undes werden mit Hilfe des bekannten Photoätz-Verfahrens
an den gewünschten Stellen der Maske 12 die Maskenöffnungen 14 freigeätzt. Dabei erhält die
Maskenöffnung lediglich im Bereich der untersten Schicht 31 die Größe der Öffnung 14, während die
Öffnungen in ilen aufeinanderfolgenden weiteren Schichten jeweils größer werden. Auf diese Weise erhält
man eine Maskenöffnung 14 mit abgeschrägten bzw. abgestuften Rändern 15.
Ein weiteres Verfahren zur Herstellung einer derartigen Maske kann darin bestehen, daß sie durch
Aufbringen von Siliziumdioxyd auf der Oberfläche des Substrats K) auf pyrolithischcm Wege gebildet
wird. Dabei muß das Siliziumdioxyd so dotiert werden, daß die Dotierungsdichte und damit die Ätzrate
in Abhängigkeit von der Dicke der Siliziumdioxydschicht gesteuert verändert wird. Als Dotierungsstoff
kann bei Verwendung von Siliziumdioxyd beispielsweise Bor oder Phosphor verwendet werden. Durch
die gesteuert veränderte Ätzrate in Abhängigkeit von der Dicke der Siliziumdioxydschicht kann bei der anschließend
auf photolithographischem Wege erzeugten Maskenöffnung eine entsprechende Abschrägung
der Öffnung erreicht werden.
Die Erfindung wurde in Verbindung mit einem monokristallinen Halbleiterkörper aus Silizium erläutert,
eine Verwendung von anderem monokristallinem Halbleitermaterial, beispielsweise von Galliumarsenid
oder Germanium, ist jedoch ebenso möglich. Besteht der Halbleiterkörper nicht aus Silizium, so ist
es für die Herstellung der Isolationsschicht erforderlich, an den entsprechenden Stellen außer Stickstoff.
Sauerstoff oder Kohlenstoff auch Silizium einzubringen. Diese Implantation von Siliziumionen kann vorher
oder gleichzeitig mit der Implantation der anderen Ionen erfolgen.
Beim beschriebenen Ausführungsbeispiel wurde die wannenförmige Isolationsschicht mittels einer
Maske erzeugt, deren Ränder der Maskenöffnungcii zur Oberfläche des Halbleiterkörpers hin abgeschrägl
sind und damit die Eindringtiefe der einzubringenden Ionen steuern. Die Steuerung der Eindringtiefc dei
Ionen und damit die Ausbildung der wannenförmigcn Isolationsschicht kann jedoch auch dadurch festgelegl
werden, daß die Energie der Ionen-Bombardierung gesteuert wird. Die Energie müßte im Bereich de*
Wannenbodens am größten sein und dann im Bereich der Seitenflächen der zu bildenden Isolationsschicht
allmählich bis zur Oberfläche des Halbleiterkörper hin abnehmen.
Außer dem Vorteil, daß das erfindungsgemäl.k Verfahren relativ wenig aufwendig ist, ergibt sich ab
weiterer Vorteil, daß das bei einer entsprechender Bildung einer Isolationsschicht aus einem pn-übergang
auftretende Problem parasitärer Kapa/.itätci vrmieden wird.
Hierzu 2 Blatt Zeichnungen
Claims (7)
1. Verfahren zur Herstellung elektrisch isolierter Halbleiterzonen innerhalb eines monokristallinen
Halbleiterkörper durch Bildung dielektrischer, diese Halbleiterzonen einschließender,
von der Oberfläche des Halbleiterkörpers ausgehender, wannenförmiger Isolationsschichten, dadurch
gekennzeichnet, daß durch gezielte Bombardierung der Oberfläche (11) des Halbleiterkörpers
(10) eine Implantation von Ionen vorgenommen wird, die bei einer anschließenden Erwärmung
mit dem Halbleitermaterial chemisch reagieren und eine dielektrische Schicht (21, 22)
bilden, und daß die Eindringtiefe der Ionen im Halbleiterkörper so gesteuert wird, daß sie dem
Verlauf der zu bildenden wannenförmigen Isolationsschicht (23) entspricht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dauer der Bombardierung
so gewählt wird, daß eine Konzentration von mindestens 1O'K Ionen/cm3 erreicht wird.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß zur Steuerung der Eindringtiefe
der Ionen im Halbleiterkörper die Oberfläche (11) des Halbleiterkörpers (10) vor der Bombardierung
mit einer Maske (12) aus einer die Implantation der Ionen verhindernden Schicht versehen wird, die im Bereich der zu bildenden
isolierten Halbleiterzonen Öffnungen (14) aufweist, deren Ränder (IS) gegen die Oberfläche
des Halbleiterkörpers abgeschrägt sind, so daß die Eindringtiefe im Bereich der seitlichen Teile (22)
der zu bildenden Isolationsschichten (23) zur Oberfläche (11) hin stetig verringert wird.
4. Verfahren nach den Ansprüchen I bis 3, dadurch gekennzeichnet, daß bei einem Halbleiterkörper
(10) aus Silizium eine Implantation von Ionen der Elemente Stickstoff, Sauerstoff oder
Kohlenstoff vorgenommen wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der abgeschrägte Rand (15) der
Maskenöffnungen (14) mit der Oberfläche (11) des Halbleiterkörpers (10) einen Winkel von nicht
mehr als 45° bildet.
6. Verfahren nach den Ansprüchen 3 bis 5, dadurch gekennzeichnet, daß zur Herstellung der
Maske (12) mit abgeschrägten Rändern (15) der Maskenöffnungen (14) auf die Oberfläche (11)
des Halbleiterkörpers (10) eine Schicht aufgebracht wird, deren Ätzrate an ihrer Oberfläche am
größten ist und zur Oberfläche des Halbleiterkörpers hin abnimmt, daß auf diese Schicht eine im
Bereich der zu bildenden Maskenöffnungen (14) entsprechende Öffnungen aufweisende Ätzmaske
(35) aufgebracht wird und daß anschließend ein Ätzprozeß durchgeführt wird, bis die Oberfläche
(11) des Halbleiterkörpers (10) im Bereich der Öffnungen freigelegt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
daß die Maske (12) aus mehreren nacheinander aufgebrachten Schichten (31, 32, 33, 34) zusammengesetzt wird, deren Atzratcn
entsprechend abgestuft sind.
iS. Verfahren nach Anspruch 7, dadurch gekennzeichnet,
daß die abgestufte Äizrate der zusammengesetzten Schichten (31, 32, 33, 34) da-
durch erzielt wird, daß nach dem Aufbringen jeder Schicht eine Bombardierung mit Ionen erfolgt,
deren Energie so hoch ist, daß keine Zerstäubung der Schicht erfolgt, deren Energie aber nicht so
hoch ist, daß Ionen in die jeweils darunterliegende Schicht eindringen, und daß schließlich die aufgewandte
Ionendosis von Schicht zu Schicht vergrößert wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US88370A | 1970-01-06 | 1970-01-06 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2046833A1 DE2046833A1 (de) | 1971-07-22 |
DE2046833B2 true DE2046833B2 (de) | 1977-12-29 |
DE2046833C3 DE2046833C3 (de) | 1978-08-31 |
Family
ID=21693426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2046833A Expired DE2046833C3 (de) | 1970-01-06 | 1970-09-23 | Verfahren zur Herstellung elektrisch isolierter Halbleiterzonen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3666548A (de) |
JP (1) | JPS4935029B1 (de) |
DE (1) | DE2046833C3 (de) |
FR (1) | FR2075939B1 (de) |
GB (1) | GB1274726A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3037876A1 (de) * | 1979-10-09 | 1981-04-23 | Mitsubishi Denki K.K., Tokyo | Verfahren zum herstellen eines feinen musters aus einem aluminiumfilm |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4946800A (en) * | 1965-09-28 | 1990-08-07 | Li Chou H | Method for making solid-state device utilizing isolation grooves |
US3903324A (en) * | 1969-12-30 | 1975-09-02 | Ibm | Method of changing the physical properties of a metallic film by ion beam formation |
GB1334520A (en) * | 1970-06-12 | 1973-10-17 | Atomic Energy Authority Uk | Formation of electrically insulating layers in semiconducting materials |
US3897274A (en) * | 1971-06-01 | 1975-07-29 | Texas Instruments Inc | Method of fabricating dielectrically isolated semiconductor structures |
DE2155849C3 (de) * | 1971-11-10 | 1979-07-26 | Semikron Gesellschaft Fuer Gleichrichterbau Und Elektronik Mbh, 8500 Nuernberg | Verfahren zur Herstellung eines stabilisierenden und/oder isolierenden Überzuges auf Halbleiteroberflächen |
JPS519269B2 (de) * | 1972-05-19 | 1976-03-25 | ||
US3873373A (en) * | 1972-07-06 | 1975-03-25 | Bryan H Hill | Fabrication of a semiconductor device |
US3983264A (en) * | 1972-07-20 | 1976-09-28 | Texas Instruments Incorporated | Metal-semiconductor ohmic contacts and methods of fabrication |
DE2235865A1 (de) * | 1972-07-21 | 1974-01-31 | Licentia Gmbh | Halbleiteranordnung aus einer vielzahl von in einem gemeinsamen halbleiterkoerper untergebrachten halbleiterbauelementen |
US4017887A (en) * | 1972-07-25 | 1977-04-12 | The United States Of America As Represented By The Secretary Of The Air Force | Method and means for passivation and isolation in semiconductor devices |
US4015893A (en) * | 1972-10-12 | 1977-04-05 | Kentaro Hayashi, President, University of Tokyo | Compound semiconductor optical integrated circuit having isolation zones for light transmission |
US3897273A (en) * | 1972-11-06 | 1975-07-29 | Hughes Aircraft Co | Process for forming electrically isolating high resistivity regions in GaAs |
US3860454A (en) * | 1973-06-27 | 1975-01-14 | Ibm | Field effect transistor structure for minimizing parasitic inversion and process for fabricating |
US3845496A (en) * | 1973-09-10 | 1974-10-29 | Rca Corp | Infrared photocathode |
US3855009A (en) * | 1973-09-20 | 1974-12-17 | Texas Instruments Inc | Ion-implantation and conventional epitaxy to produce dielectrically isolated silicon layers |
US3938176A (en) * | 1973-09-24 | 1976-02-10 | Texas Instruments Incorporated | Process for fabricating dielectrically isolated semiconductor components of an integrated circuit |
US3943555A (en) * | 1974-05-02 | 1976-03-09 | Rca Corporation | SOS Bipolar transistor |
JPS5329555B2 (de) * | 1974-11-22 | 1978-08-22 | ||
DE2507366C3 (de) * | 1975-02-20 | 1980-06-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Unterdrückung parasitärer Schaltungselemente |
JPS5197385A (en) * | 1975-02-21 | 1976-08-26 | Handotaisochino seizohoho | |
US3994012A (en) * | 1975-05-07 | 1976-11-23 | The Regents Of The University Of Minnesota | Photovoltaic semi-conductor devices |
NL7513161A (nl) * | 1975-11-11 | 1977-05-13 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleider- inrichting, en inrichting vervaardigd volgens de werkwijze. |
DE2553685C2 (de) * | 1975-11-28 | 1985-05-09 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Herstellung eines optischen Richtkopplers |
DD136670A1 (de) * | 1976-02-04 | 1979-07-18 | Rudolf Sacher | Verfahren und vorrichtung zur herstellung von halbleiterstrukturen |
US4105805A (en) * | 1976-12-29 | 1978-08-08 | The United States Of America As Represented By The Secretary Of The Army | Formation of metal nitride oxide semiconductor (MNOS) by ion implantation of oxygen through a silicon nitride layer |
NL7701559A (nl) * | 1977-02-15 | 1978-08-17 | Philips Nv | Het maken van schuine hellingen aan metaal- patronen, alsmede substraat voor een geinte- greerde schakeling voorzien van een dergelijk patroon. |
JPS5721856B2 (en) * | 1977-11-28 | 1982-05-10 | Nippon Telegraph & Telephone | Semiconductor and its manufacture |
US4262056A (en) * | 1978-09-15 | 1981-04-14 | The United States Of America As Represented By The Secretary Of The Navy | Ion-implanted multilayer optical interference filter |
GB2038548B (en) * | 1978-10-27 | 1983-03-23 | Nippon Telegraph & Telephone | Isolating semiconductor device by porous silicon oxide |
US4262299A (en) * | 1979-01-29 | 1981-04-14 | Rca Corporation | Semiconductor-on-insulator device and method for its manufacture |
GB2085224B (en) * | 1980-10-07 | 1984-08-15 | Itt Ind Ltd | Isolating sc device using oxygen duping |
US4450041A (en) * | 1982-06-21 | 1984-05-22 | The United States Of America As Represented By The Secretary Of The Navy | Chemical etching of transformed structures |
US4542009A (en) * | 1983-04-21 | 1985-09-17 | Combustion Engineering, Inc. | Synthesis of intercalatable layered stable transition metal chalcogenides and alkali metal-transition metal chalcogenides |
NL8303905A (nl) * | 1983-11-15 | 1985-06-03 | Philips Nv | Werkwijze voor het vervaardigen van een geodetische component en geintegreerde optische inrichting die deze component bevat. |
US4579626A (en) * | 1985-02-28 | 1986-04-01 | Rca Corporation | Method of making a charge-coupled device imager |
JPS6281745A (ja) * | 1985-10-05 | 1987-04-15 | Fujitsu Ltd | ウエハ−規模のlsi半導体装置とその製造方法 |
GB2210728B (en) * | 1987-10-07 | 1991-11-13 | Stc Plc | Isolation trenches for semiconductors |
US4887143A (en) * | 1988-03-28 | 1989-12-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US5602403A (en) * | 1991-03-01 | 1997-02-11 | The United States Of America As Represented By The Secretary Of The Navy | Ion Implantation buried gate insulator field effect transistor |
US5895252A (en) * | 1994-05-06 | 1999-04-20 | United Microelectronics Corporation | Field oxidation by implanted oxygen (FIMOX) |
US7825488B2 (en) * | 2006-05-31 | 2010-11-02 | Advanced Analogic Technologies, Inc. | Isolation structures for integrated circuits and modular methods of forming the same |
CN102270598B (zh) * | 2011-08-19 | 2013-08-14 | 北京大学 | 一种用于集成电路制造的场区隔离方法 |
CN102270599A (zh) * | 2011-08-22 | 2011-12-07 | 北京大学 | 一种用于集成电路制造的场区隔离方法 |
CN118156343B (zh) * | 2024-05-10 | 2024-09-13 | 金阳(泉州)新能源科技有限公司 | 一种大幅降低漏电的背接触电池及其制作方法和光伏组件 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1464226B2 (de) * | 1962-12-19 | 1972-09-21 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen von elektrisch unsymmetrisch leitenden halbleiteranordnungen |
FR1453086A (fr) * | 1964-11-06 | 1966-04-15 | Telefunken Patent | Dispositif semiconducteur et procédé de fabrication d'un tel dispositif |
-
1970
- 1970-01-06 US US883A patent/US3666548A/en not_active Expired - Lifetime
- 1970-09-17 FR FR7034361A patent/FR2075939B1/fr not_active Expired
- 1970-09-23 DE DE2046833A patent/DE2046833C3/de not_active Expired
- 1970-12-17 GB GB59908/70A patent/GB1274726A/en not_active Expired
- 1970-12-18 JP JP45113205A patent/JPS4935029B1/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3037876A1 (de) * | 1979-10-09 | 1981-04-23 | Mitsubishi Denki K.K., Tokyo | Verfahren zum herstellen eines feinen musters aus einem aluminiumfilm |
Also Published As
Publication number | Publication date |
---|---|
FR2075939B1 (de) | 1974-09-20 |
GB1274726A (en) | 1972-05-17 |
DE2046833C3 (de) | 1978-08-31 |
DE2046833A1 (de) | 1971-07-22 |
FR2075939A1 (de) | 1971-10-15 |
US3666548A (en) | 1972-05-30 |
JPS4935029B1 (de) | 1974-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2046833C3 (de) | Verfahren zur Herstellung elektrisch isolierter Halbleiterzonen | |
DE2056220C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE3034078C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2812740A1 (de) | Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung | |
DE2513034C2 (de) | Vorrichtung zur Herstellung von dotierten dünnen Halbleiterschichten | |
DE2412102A1 (de) | Verfahren zur ionenimplantierung | |
DE2354523C3 (de) | Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial | |
EP0048288B1 (de) | Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation | |
DE1544275C3 (de) | Verfahren zur Ausbildung von Zonen unterschiedlicher Leitfähigkeit in Halbleiterkristallen durch Ionenimplantation | |
DE69230988T2 (de) | Verfahren zum Herstellen einer Anordnung, bei dem ein Stoff in einen Körper implantiert wird | |
DE2231891C3 (de) | Verfahren zur Herstellung einer wannenartigen, amorphen Halbleiterschicht | |
DE3240162C2 (de) | Verfahren zum Herstellen eines doppelt-diffundierten Leistungs-MOSFET mit Source-Basis-Kurzschluß | |
DE2135143A1 (de) | Verfahren zur herstellung von elektrisch isolierenden schichten in halbleiterstoffen | |
DE1919144A1 (de) | Mikrominiaturisierte elektronische Schaltung und Verfahren zu ihrer Herstellung | |
DE1640486C3 (de) | Verfahren zum reaktiven Zerstäuben von elementarem Silicium | |
DE1950069B2 (de) | Verfahren zum Herstellung einer Halbleiteranordnung | |
DE2644208A1 (de) | Verfahren zur herstellung einer einkristallinen schicht auf einer unterlage | |
DE2611559A1 (de) | Verfahren zur herstellung von halbleiterstrukturen | |
DE2162219A1 (de) | Verfahren zum Herstellen eines Feldeffekttransistors | |
EP0232515A1 (de) | Strukturierter Halbleiterkörper | |
DE10260286B4 (de) | Verwendung eines Defekterzeugnungsverfahrens zum Dotieren eines Halbleiterkörpers | |
DE1764372B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2226538A1 (de) | Dielektrisch isolierte Halbleiteran Ordnung und Verfahren zu ihrer Herstellung | |
DE3100670C2 (de) | Metall-Oxid-Halbleiter-Vorrichtung | |
DE4224686C2 (de) | Verfahren zur Implantation von Ionen in einen Festkörper |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |