CN102270598B - 一种用于集成电路制造的场区隔离方法 - Google Patents

一种用于集成电路制造的场区隔离方法 Download PDF

Info

Publication number
CN102270598B
CN102270598B CN 201110240190 CN201110240190A CN102270598B CN 102270598 B CN102270598 B CN 102270598B CN 201110240190 CN201110240190 CN 201110240190 CN 201110240190 A CN201110240190 A CN 201110240190A CN 102270598 B CN102270598 B CN 102270598B
Authority
CN
China
Prior art keywords
place
mask
silica
silicon
field region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201110240190
Other languages
English (en)
Other versions
CN102270598A (zh
Inventor
黄如
云全新
安霞
张兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN 201110240190 priority Critical patent/CN102270598B/zh
Publication of CN102270598A publication Critical patent/CN102270598A/zh
Application granted granted Critical
Publication of CN102270598B publication Critical patent/CN102270598B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明公开了一种用于集成电路制造的场区隔离方法，该方法在有源区和场区定义之后，在场区注入硅离子，去除注入掩膜之后，利用热氧化在场区生成隔离所需要的氧化硅，最后利用选择腐蚀去除有源区表面热氧化生成的氧化物。本发明既可以获得用于集成电路制造工艺的场区隔离结构，同时工艺制备流程采用常用工艺，制备方法简单。

Description

一种用于集成电路制造的场区隔离方法
技术领域
本发明属于集成电路制造工艺技术领域，具体是一种实现场区隔离的工艺方法。
背景技术
随着半导体工艺技术的发展，MOS晶体管的尺寸不断缩小。然而目前传统的硅基半导体工艺线宽已接近物理极限，这种情况下，如何提升晶体管沟道载流子迁移率以提升晶体管性能已成为半导体制造领域的一个重要问题。为解决这一问题，目前采用最广的就是应变硅技术，即通过不同的工艺方法使硅沟道发生应变，从而改变硅沟道的能带结构，进而提升沟道载流子迁移率(参见文献J.L.Hoyt，H.M.Nayfeh，et al.，“Strained Silicon MOSFET Technology”，in IEDM Tech.Dig.，2002，pp23-26；及文献S.E.Thompson，M.Armstrong，et al.，“A90-nm LogicTechnology Featuring Strained-Silicon”，IEEE Trans.On Electron Devices，Vol.51，No.11，pp1790-1797，2004)。此外，提高载流子迁移率还可以通过采用其它高迁移率材料来实现，如锗(Ge)，其电子迁移率是硅的2.7倍，空穴迁移率是硅的3.8倍；目前具有良好性能的锗MOS晶体管实例已经制备出来(参见文献T.Nishimura，C.H.Lee，et al.，“Eletron Mobility inHigh-k Ge-MISFETs Goes Up to Higher”in VLSI Tech.Dig.，2010，pp209-210.)。
另外，在集成电路制造工艺中，一个很重要的问题是晶体管与晶体管之间的隔离，即场区隔离，如图1所示。局部氧化隔离(LOCOS)和浅槽隔离(STI)是被广泛采用的两种场区隔离方法，如图2和图3所示。LOCOS隔离是通过氧化场区硅衬底材料获得氧化隔离层。其大致实施步骤是：首先在硅衬底上生长一层热氧化层并淀积一层氮化硅层；而后光刻有源区，并以光刻胶为掩膜刻蚀场区的热氧化层和氮化硅层；随后将硅片送入氧化炉以氮化硅为掩膜氧化获得场区氧化隔离层。而对于Ge衬底来说，由于Ge的氧化物不稳定，不能作为场区隔离材料，因此传统的LOCOS隔离方法不适用于锗基集成电路制造工艺。
STI隔离是把场区硅衬底刻蚀掉，用化学气相沉积(CVD)法往场区硅槽里填充氧化硅。其大致实施步骤是：首先在硅衬底上生长一层热氧化层并淀积一层氮化硅层；光刻有源区并以光刻胶为掩膜刻蚀掉场区的热氧化层和氮化硅层，并进一步向下刻蚀场区硅衬底开出隔离槽；去除光刻胶并用CVD法向隔离槽中填充氧化硅；随后用化学机械抛光法(CMP)以氮化硅层为停止层去除多余的氧化硅；最后用湿法腐蚀去除氮化硅层和热氧化层。由此看出，1)STI方法比LOCOS方法更复杂，2)同时STI必须要用CMP工艺，工艺成本更高，且对锗基片来说会带来一定的碎片风险。因此，传统的STI方法亦不适用于锗基集成电路制造工艺。
发明内容
基于上述情况，本发明的目的是提供一种场区隔离方法，利用该方法解决锗基等集成电路工艺中的场区隔离问题。
本发明的隔离方法，其基本原理是通过在场区注入硅离子(Si+)，并利用热氧化形成场区氧化硅隔离层。
本发明的具体技术方案如下：
1)在半导体衬底上通过光刻定义出有源区和场区；
2)利用注入掩膜在场区进行硅离子注入；
3)去除注入掩膜；
4)热氧化获得场区氧化硅隔离层；
5)通过选择腐蚀去除有源区表面氧化物，获得场区隔离结构。
所述半导体衬底可以是锗、硅、硅锗合金、砷化镓、铟镓砷中的一种。
所述注入掩膜可以是光刻胶、氧化硅、氮化硅、金属薄膜等，也可以上述薄膜的任何可能的组合掩膜，掩膜总厚度范围为10nm～10μm。
所述场区硅离子注入的能量范围为20KeV～200KeV，注入剂量范围为1012/cm2～1019/cm2，具体数值由场区隔离氧化硅层的设计厚度决定。
所述热氧化获得场区氧化硅的氧化气氛为氧气，氧化温度范围为300℃～1200℃。
在有源区和场区定义之后，在场区注入硅离子，去除注入掩膜之后，利用热氧化在场区生成隔离所需要的氧化硅，最后利用选择腐蚀去除有源区表面热氧化生成的氧化物。本发明既可以获得用于集成电路制造工艺的场区隔离结构，同时工艺制备流程采用常用工艺，制备方法简单。
附图说明
下面结合附图与具体实施方式对本发明作进一步说明：
图1是集成电路制造工艺中的场区隔离示意图；
图2是LOCOS隔离方法示意图，其中(a)为流程图，(b)为工艺示意图；
图3是STI隔离方法示意图，其中(a)为流程图，(b)为工艺示意图；
图4是本发明所述的隔离方法流程图；
图5是以锗衬底平面工艺为例对本发明作详细说明，其中：
图5(a)是在锗衬底上淀积一层氧化硅作注入掩膜，并涂上一层光刻胶；
图5(b)是在锗衬底上光刻和刻蚀定义出有源区和场区；
图5(c)是去除光刻胶；
图5(d)是以氧化硅为注入掩膜对场区进行硅离子注入；
图5(e)是通过湿法腐蚀去除有源区表面的氧化硅注入掩膜；
图5(f)是利用热氧化生成场区氧化硅隔离层，同时在有源区表面会生成氧化锗；
图5(g)是通过湿法腐蚀去除有源区表面氧化锗，获得最终的场区隔离结构。
图6是以锗衬底多栅工艺为例对本发明作详细说明，其中：
图6(a)是在锗衬底上淀积一层氧化硅作注入掩膜，并涂上一层光刻胶；
图6(b)是在锗衬底上光刻和刻蚀定义出有源区和场区；
图6(c)是去除光刻胶；
图6(d)是以氧化硅为注入掩膜对场区进行硅离子注入；
图6(e)是通过湿法腐蚀去除有源区表面的氧化硅注入掩膜；
图6(f)是利用热氧化生成场区氧化硅隔离层，同时在有源区表面会生成氧化锗；
图6(g)是通过湿法腐蚀去除有源区表面氧化锗，获得最终的场区隔离结构。
具体实施方式
本发明的场区隔离方法的基本流程如图4所示，在有源区和场区定义之后，在场区注入硅离子，去除注入掩膜之后，利用热氧化在场区生成隔离所需要的氧化硅，最后利用选择腐蚀去除有源区表面热氧化生成的氧化物。
下面以锗衬底和氧化硅掩膜为例，对本发明所述隔离方法做进一步详细说明，如图5和图6所示，其中图5为平面工艺，图6为多栅工艺。
首先，在锗衬底上淀积一层氧化硅作离子注入掩膜，如图5(a)和图6(a)所示，所述氧化硅掩膜厚度根据注入能量和剂量而定，所述氧化硅掩膜的厚度范围为10nm～10um；
然后，光刻定义出有源区和场区，并以光刻胶为掩膜用干法或湿法刻蚀的方法去除场区表面的氧化硅掩膜层，如图5(b)和图6(b)所示，其中，图6(b)的多栅工艺中，还需要进一步向下将锗衬底刻蚀一定深度，刻蚀深度由多栅晶体管沟道的高度决定；
然后，去除有源区表面光刻胶，如图5(c)和图6(c)所示；
随后，利用有源区表面的氧化硅作注入掩膜对场区进行硅离子注入，如图5(d)和图6(d)所示，所述硅离子注入的能量和剂量由场区隔离层的设计厚度决定，硅离子注入的能量范围是20KeV～200KeV，所述硅离子注入的剂量范围为1012/cm2～1019/cm2；
然后，利用湿法刻蚀办法去除有源区表面的氧化硅掩膜层，如图5(e)和图6(e)所示；
然后，将基片装入氧化炉中进行热氧化，生成所需要的场区氧化硅隔离层，如图5(f)和图6(f)所示，所述热氧化的气氛是氧气，所述热氧化的温度范围是300℃～1200℃；氧化过程中，有源区表面也会有氧化锗生成；
最后，利用湿法腐蚀的办法将有源区表面的氧化锗去除，获得最终的场区隔离结构，如图5(g)和图6(g)所示。
本发明所述的隔离方法，既可以获得用于集成电路制造工艺的场区隔离结构，同时工艺制备流程采用常用工艺，制备方法简单。

Claims (3)

1.一种用于集成电路制造的场区隔离方法，其步骤包括：
1）在半导体衬底上通过光刻定义出有源区和场区，所述半导体衬底是锗、砷化镓、铟镓砷中的一种；
2）利用注入掩膜在场区进行硅离子注入，所述硅离子注入的能量范围为20KeV～200KeV，注入剂量范围为1012/cm2～1019/cm2；
3）去除注入掩膜；
4）热氧化获得场区氧化硅隔离层；
5）通过选择腐蚀去除有源区表面氧化物，获得场区隔离结构。
2.如权利要求1所述的方法，其特征在于，所述注入掩膜是光刻胶、氧化硅、氮化硅、金属薄膜或上述薄膜的任何可能的组合掩膜，掩膜总厚度范围为10nm～10μm。
3.如权利要求1所述的方法，其特征在于，所述热氧化获得场区氧化硅的氧化气氛为氧气，氧化温度范围为300℃～1200℃。
CN 201110240190 2011-08-19 2011-08-19 一种用于集成电路制造的场区隔离方法 Expired - Fee Related CN102270598B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110240190 CN102270598B (zh) 2011-08-19 2011-08-19 一种用于集成电路制造的场区隔离方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110240190 CN102270598B (zh) 2011-08-19 2011-08-19 一种用于集成电路制造的场区隔离方法

Publications (2)

Publication Number Publication Date
CN102270598A CN102270598A (zh) 2011-12-07
CN102270598B true CN102270598B (zh) 2013-08-14

Family

ID=45052840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110240190 Expired - Fee Related CN102270598B (zh) 2011-08-19 2011-08-19 一种用于集成电路制造的场区隔离方法

Country Status (1)

Country Link
CN (1) CN102270598B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3666548A (en) * 1970-01-06 1972-05-30 Ibm Monocrystalline semiconductor body having dielectrically isolated regions and method of forming
US4437225A (en) * 1981-01-28 1984-03-20 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming SOS devices by selective laser treatment and reactive formation of isolation regions
CN101131956A (zh) * 2006-08-23 2008-02-27 上海华虹Nec电子有限公司 局部硅氧化隔离制造工艺方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686255B2 (en) * 2001-07-30 2004-02-03 Taiwan Semiconductor Manufacturing Co., Ltd Amorphizing ion implant local oxidation of silicon (LOCOS) method for forming an isolation region
US7259053B2 (en) * 2003-09-22 2007-08-21 Dongbu Electronics Co., Ltd. Methods for forming a device isolation structure in a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3666548A (en) * 1970-01-06 1972-05-30 Ibm Monocrystalline semiconductor body having dielectrically isolated regions and method of forming
US4437225A (en) * 1981-01-28 1984-03-20 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming SOS devices by selective laser treatment and reactive formation of isolation regions
CN101131956A (zh) * 2006-08-23 2008-02-27 上海华虹Nec电子有限公司 局部硅氧化隔离制造工艺方法

Also Published As

Publication number Publication date
CN102270598A (zh) 2011-12-07

Similar Documents

Publication Publication Date Title
CN100411180C (zh) 半导体结构及制造半导体结构的方法
JP5671294B2 (ja) 集積回路及びその製造方法
US20170352741A1 (en) Novel embedded shape sige for strained channel transistors
CN102655150B (zh) 半导体器件以及半导体器件的制造方法
JP2008108929A (ja) 半導体装置とその製造方法
US20080220574A1 (en) Method of fabricating semiconductor device
JP2007227565A (ja) 半導体装置とその製造方法
US10134902B2 (en) PMOS FinFET
JP2008518475A (ja) 結晶方向の異なるシリコン層を備えたシリコン−オン−インシュレータ半導体デバイスと、シリコン−オン−インシュレータの半導体デバイスを形成する方法
US20100078735A1 (en) Cmos device comprising nmos transistors and pmos transistors having increased strain-inducing sources and closely spaced metal silicide regions
KR20090046908A (ko) 성능 강화 물질 성분을 포함하는 변형된 채널 영역을 구비한 트랜지스터
US8062952B2 (en) Strain transformation in biaxially strained SOI substrates for performance enhancement of P-channel and N-channel transistors
CN102738179A (zh) 一种SOI应变SiGe CMOS集成器件及制备方法
JP2010517323A (ja) トランジスタにシリコン／ゲルマニウム（Ｓｉ／Ｇｅ）含有ドレイン／ソース領域をシリコン／ゲルマニウム損失を削減して形成する方法
US8030148B2 (en) Structured strained substrate for forming strained transistors with reduced thickness of active layer
JP2009522800A (ja) 半導体装置の製造方法およびこの方法によって得られた半導体装置
TWI665714B (zh) 用於在ｆｄｓｏｉ技術中形成不同厚度的半導體層的製程
CN103871887A (zh) Pmos晶体管、nmos晶体管及其各自的制作方法
CN103456637B (zh) SiGe源/漏区制造方法
JP4328708B2 (ja) Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造
CN109830433B (zh) 制作半导体元件的方法
US9455335B2 (en) Techniques for ion implantation of non-planar field effect transistors
CN102270598B (zh) 一种用于集成电路制造的场区隔离方法
JP2007518273A (ja) シャロウトレンチ分離プロセスおよび構造
CN114496763A (zh) 一种提升mos器件抗总剂量能力的栅氧加固方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130814

Termination date: 20170819

CF01 Termination of patent right due to non-payment of annual fee