DE2038109A1 - Verfahren zum Herstellen einer elektrischen Isolationsschicht - Google Patents

Verfahren zum Herstellen einer elektrischen Isolationsschicht

Info

Publication number
DE2038109A1
DE2038109A1 DE19702038109 DE2038109A DE2038109A1 DE 2038109 A1 DE2038109 A1 DE 2038109A1 DE 19702038109 DE19702038109 DE 19702038109 DE 2038109 A DE2038109 A DE 2038109A DE 2038109 A1 DE2038109 A1 DE 2038109A1
Authority
DE
Germany
Prior art keywords
conductor
insulation layer
silicon dioxide
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702038109
Other languages
English (en)
Other versions
DE2038109B2 (de
Inventor
Janos Havas
Koepp Ronald Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2038109A1 publication Critical patent/DE2038109A1/de
Publication of DE2038109B2 publication Critical patent/DE2038109B2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Inorganic Insulating Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulating Bodies (AREA)

Description

THE NATIONAL CASH REGISTER COMPANY Dayton, Ohio (V.St.A)
Patentanmeldung ·
Unser Az: 1213/Germany
VERFAHREN ZUM HERSTELLEN EINER ELEKTRISCHEN ISOLATIONS-SCHICHT
Die Erfindung betrifft ein Verfahren zum Herstellen einer Isolationsschicht zwischen einem ersten und einem zweiten elektrischen Leiter.
Diese Isolationsschicht wird erfindungsgemäß dadurch hergestellt, daß auf dem ersten Leiter mehrmals nacheinander ein aus einer flüssigen Dispersion aus kolloidalem Siliziumdioxyd bestehender Film abgelagert wird und daß die Ablagerung getrocknet wird, so daß eine Schicht aus Siliziumdioxyd entsteht.
Das erfindungsgemäße Verfahren ermöglicht die Herstellung sehr dünner Isolationsschichten mit einer Dicke von etwa 1 000 S. Da eventuell in den einzelnen Filmen bzw. Teilschichten vorhandene Poren aufgrund ihrer zufälligen Verteilung einander nicht überdecken, ist die fertige, aus mehreren Filmen bestehende Isolationsschicht praktisch frei von Poren bzw. möglichen Durchschlagsstellen, obwohl diese Isolationsschicht nur eine Dicke von etwa 1 000 8 besitzt» Eine solche sehr dünne Isolationsschicht hat den Vorteil, daß die Möglichkeit der Entstehung von Diskontinuitäten innerhalb eines über diese Isolationsschicht öder- zur Herstellung eines Kontaktes mit einem anderen elektrischen Leiter - durch eine Öffnung oder über den Rand dieser Iso-
109817/1801 21.7.1970
lationsschicht geführten Leiters vermindert wird.
Das erfindungsgemäße Verfahren wird im folgenden anT hand eines Beispiels und Zuhilfenahme von Zeichnungen näher beschrieben. In den Zeichnungen zeigt:
Fig. 1 in einer perspektivischen Darstellung die Durchführung eines Yerfahrensschrittes zur Herstellung einer Siliziumdioxyd-Isolationssehichti
Fig. 2 in einer perspektivischen Darstellung den Verfahrensschritt des ¥erdiehtens einer dünnen Siliziumdioxyd-Isolationsschiehts *an<*
Fig. 2 einen Querschnitt durch eine aus mehreren Einzelschichten hergestellte Siliziumdioxyd-Isolationsschicht zwischen einem unteren und einem oberen Leiter« wobei der obere Leiter durch zwei flache Kontaktöffnungen mit zwei weiteren unteren Leitern kontaktiert ist.
In Fig. 1 sind auf einem Substrat 4, beispielsweise aus Silizium» Aluminiumleiter 5* 6 und 7 angeordnet. Das Substrat 4 mit den darauf angeordneten Leitern rotiert auf einer Drehscheibe 9 mit einer Geschwindigkeit von etwa 10 000 Umdrehungen pro Minute. Tropfen einer 1 gew.^igen flüssigen kolloidalen Siliziumdioxyd-Dispersion 8 werden in Intervallen von etwa 10 Sekunden in das Rotations-Zentrum der Leiter 5* 6 und 7 gebracht.
Elf Tropfen dieser Dispersion 8 werden verwendet, um eine 1 100 8 dicke, aus mehreren Einzelschichten bestehende, porenfreie Siliziumdioxyd-Isolationsschicht 10 herzustellen, die die Konturen der Leiter 5, 6 und 7 annimmt. Jeder Tropfen bildet eine 100 ß dicke Einzelschicht 15 innerhalb der aus mehreren Schichten bestehenden Siliziumdioxyd-Isolationsschieht 10. Wie aus Fig. 2 ersichtlich, wird
21.7.1970 109817/1801
das äie Siliziumdioxyd-Isolationsschicht 10 tragende Substrat 4 nunmehr für zwei Minuten auf eine elektrische Heizplatte 18 gelegt. Bie elektrische Heizplatte 18 wird auf einer Temperatur von 500 C gehalten. Das in der Siliziuiödioxyd-Isolationsschieht 10 enthaltene Wasser wird verdampft, um der Schicht eine größere'Abriebfestigkeit zu geben.
um eine bessere Haftfähigkeit des ersten Tropfens der kolMdalen Siliziumdioxyd-Dispersion auf den Leitern 5, 6 und 7 zu gewährleisten, kann eine Benetzungsflüssigkeit verwendet werden. Λ
Wie aus Fig. 3 ersichtlich, können in die Siliziumdioxydsehicht 10 über den Leitern 5 und 6 flache öffnungen 12 und Ij5 eingeätzt werden. Dies kann beispielsweise dadurch geschehen, daß die Schicht mit einer Maske aus Photolack abgedeckt und anschließend mit Fluorwasserstoff geätzt wird. Über die beiden unteren Leiter 5 und 6 wird anschließend mittels einer Maske ein etwa 2 000 J? dicker AluminiuiBleiter 16 aufgedampft. Durch die beiden öffnungen 12 und 13 ist der obere Leiter 16 mit den beiden unteren Leitern 5 und T elektrisch verbunden. Der obere Leiter 16 ist gegenüber dem unteren Leiter 6 ausgezeichnet elektrisch isoliert.
Der obere Leiter 16 verläuft also durch die flachen ü öffnungen 12 und Ij5 zu den unteren Leitern 5 und 7. Durch die sehr geringe Dicke der porenfreien Siliziumdioxyd-Isolationsschicht 10 wird vermieden, daß beim Aufdampfen des oberen Leiters 16 an den Rändern der flachen Kontaktöffnungen 12 und 15 Diskontinuitäten in dieser Leiterbahn entstehen. Zwischen der Außenfläche der 1 100 S dicken Isolationsschicht 10 und der oberen Fläche der Leiter 5 und besteht nur ein sehr geringer Höhenunterschied (Stufe 20), der von dem oberen Leiter 16 mit einer relativ hohen Zu-
21.7.WO 109817/1801
verlässigkeit überbrückt wird» Diese erhöhte Zuverlässigkeit beruht auf der sehr geringen Dicke der-porenfreien, aus mehreren Einse!schichten bestehenden Siliziumdioxyd-Isolationsschicht 1Oo
Die nach dem erfindungsgemäßen Verfahren hergestellte Isolationsschicht 10 mit einer Dicke von 1 100 8. besitzt eine Durchschlagsspannung von mehr als 120 V0 Eine so hohe Durchschlagsspannung bei einer nur 1 100 S dicken Siliziurndioxyd-Isolationsschicht deutet darauf hin-,- daß diese Schicht porenfrei ist„ ;
21.7.1970
10 9 8 , .7 / ! 8 i J 1

Claims (1)

- ■ 5 ■- ■ -.-..■ Patentansprüche
1.7 Verfahren zum Hersteilen.einer Isolationsschicht zwischen einem ersten und einem zweiten elektrischen Leiter, dadurch gekennzeichnet, daß auf dem ersten Leiter (6) mehrmals nacheinander ein aus einer flüssigen Dispersion von kolloidalem Siliziumdioxyd (8) bestehender Film abgelagert wird und durch Trocknen desselben jeweils eine Teilschicht (15) aus Siliziumdioxyd hergestellt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein den genannten ersten Leiter (6) tragendes Substrat (4) um eine Achse rotiert, und daß jeder der genannten Filme durch Aufbringen eines Tropfens einer flüssigen Dispersion von kolloidalem Siliziumdioxyd in das Rotationszentrura des den Leiter tragenden Substrats abgelagert wird.
^. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Isolationsschicht (10) durch Einwirken von Wasser verdichtet wird.
4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß vor dem Ablagern des ersten Filmes die Oberfläche hydrophil gemacht wird.
5. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Substrat auf seiner Oberfläche einen dritten Leiter trägt und bei dem die Isolationsschicht diesen dritten Leiter überdecken soll, dadurch gekennzeichnet, daß in der Isolationsschicht (10) eine Öffnung (12 oder 13) geschaffen wird, um eine Zone des genannten dritten Leiters (5 oder 7) freizulegen, und daß der genannte zweite Leiter (16) in der Weise auf die Oberfläche der genannten
21.7.1970 109817/1801
Isolationsschicht aufgebracht wird^, daß er durch die genannte öffnung (12 oder 13) mit dem dritten Leiter (5 oder 7) einen elektrischen Kontakt
6. Verfahren nach einem der vorangehenden Ansprüche dadurch gekennzeichnet 9 daß die Dicke jeder Teilschicht (15) etwa 100 K besitzt.
7« Verfahren nach Anspruch 6S dadurch gekennzeichnet, daß die Dicke der Isolationsschicht (10) etwa 1 100 8 besitzt
21.7.1970
1 0 9 8 1 7 / 1 8 U ■ 1
Lee rs e i t e
DE19702038109 1969-08-04 1970-07-31 Verfahren zum herstellen einer elektrischen isolationsschicht Granted DE2038109B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US84715369A 1969-08-04 1969-08-04

Publications (2)

Publication Number Publication Date
DE2038109A1 true DE2038109A1 (de) 1971-04-22
DE2038109B2 DE2038109B2 (de) 1973-02-08

Family

ID=25299906

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702038109 Granted DE2038109B2 (de) 1969-08-04 1970-07-31 Verfahren zum herstellen einer elektrischen isolationsschicht

Country Status (5)

Country Link
US (1) US3663277A (de)
JP (1) JPS4923633B1 (de)
DE (1) DE2038109B2 (de)
FR (1) FR2056469A5 (de)
GB (1) GB1250138A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991012630A1 (en) * 1990-02-07 1991-08-22 Mitel Corporation Spin-on glass processing technique for the fabrication of semiconductor devices

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103045A (en) * 1972-07-31 1978-07-25 Rhone-Poulenc, S.A. Process for improving the adhesion of coatings made of photoresistant polymers to surfaces of inorganic oxides
US3868723A (en) * 1973-06-29 1975-02-25 Ibm Integrated circuit structure accommodating via holes
JPS535342A (en) * 1976-07-02 1978-01-18 Hitachi Ltd Ignition device for internal combustion engine
JPS5425178A (en) * 1977-07-27 1979-02-24 Fujitsu Ltd Manufacture for semiconductor device
US4172907A (en) * 1977-12-29 1979-10-30 Honeywell Information Systems Inc. Method of protecting bumped semiconductor chips
JPS5564468U (de) * 1979-11-21 1980-05-02
US4630090A (en) * 1984-09-25 1986-12-16 Texas Instruments Incorporated Mercury cadmium telluride infrared focal plane devices having step insulator and process for making same
US5334415A (en) * 1992-09-21 1994-08-02 Compaq Computer Corporation Method and apparatus for film coated passivation of ink channels in ink jet printhead
US6322687B1 (en) 1997-01-31 2001-11-27 Elisha Technologies Co Llc Electrolytic process for forming a mineral
ATE326561T1 (de) * 1997-01-31 2006-06-15 Elisha Holding Llc Ein elektrolytisch verfahren zur herstellung einer ein mineral enthaltende beschichtung
US6592738B2 (en) 1997-01-31 2003-07-15 Elisha Holding Llc Electrolytic process for treating a conductive surface and products formed thereby
US6153080A (en) * 1997-01-31 2000-11-28 Elisha Technologies Co Llc Electrolytic process for forming a mineral
US6599643B2 (en) * 1997-01-31 2003-07-29 Elisha Holding Llc Energy enhanced process for treating a conductive surface and products formed thereby
US6444495B1 (en) * 2001-01-11 2002-09-03 Honeywell International, Inc. Dielectric films for narrow gap-fill applications
US6653718B2 (en) 2001-01-11 2003-11-25 Honeywell International, Inc. Dielectric films for narrow gap-fill applications
US20040188262A1 (en) * 2002-02-05 2004-09-30 Heimann Robert L. Method for treating metallic surfaces and products formed thereby
WO2003066937A2 (en) * 2002-02-05 2003-08-14 Elisha Holding Llc Method for treating metallic surfaces and products formed thereby
US6967172B2 (en) * 2002-07-03 2005-11-22 Honeywell International Inc. Colloidal silica composite films for premetal dielectric applications

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2539410A (en) * 1944-10-06 1951-01-30 Farnsworth Res Corp Method of forming a glass film on metal
BE629895A (de) * 1961-09-29 1900-01-01

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991012630A1 (en) * 1990-02-07 1991-08-22 Mitel Corporation Spin-on glass processing technique for the fabrication of semiconductor devices
GB2257700A (en) * 1990-02-07 1993-01-20 Mitel Corp Spin-on glass processing technique for the fabrication of semiconductor devices
GB2257700B (en) * 1990-02-07 1993-12-15 Mitel Corp Spin-on glass processing technique for the fabrication of semiconductor devices
US5320983A (en) * 1990-02-07 1994-06-14 Mitel Corporation Spin-on glass processing technique for the fabrication of semiconductor devices

Also Published As

Publication number Publication date
JPS4923633B1 (de) 1974-06-17
FR2056469A5 (de) 1971-05-14
US3663277A (en) 1972-05-16
GB1250138A (de) 1971-10-20
DE2038109B2 (de) 1973-02-08

Similar Documents

Publication Publication Date Title
DE2038109A1 (de) Verfahren zum Herstellen einer elektrischen Isolationsschicht
DE2832740C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung
DE19808990C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE2615862A1 (de) Struktur aus einem substrat und mindestens einem isolierten metallisierungsmuster und verfahren zu ihrer herstellung
DE2355567B2 (de) Verfahren zur herstellung metallischer leitungssysteme auf halbleiteranordnungen
DE2638799B2 (de) Verfahren zur Verbesserung der Haftung von metallischen Leiterzügen auf Polyimidschichten in integrierten Schaltungen
DE19808989A1 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE2401333A1 (de) Verfahren zur herstellung von isolierfilmen auf verbindungsschichten
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE3874785T2 (de) Duennfilmkondensator.
DE2439300A1 (de) Verfahren zum aetzen abgeschraegter raender, insbesondere an siliziumoxidschichten
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2351437A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE2227751A1 (de) Elektrischer kondensator
DE2227344A1 (de) Verfahren zum aufbringen einer selektiv geaetzten, organischen schicht auf eine halbleiteroberflaeche
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2514139A1 (de) Verfahren zum herstellen eines kondensators
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE4329260B9 (de) Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement
DE2045304A1 (de) Verfahren zur Herstellung einer lokalisierten Zone in einem Halbleiter korper
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE3345040A1 (de) Verfahren zur herstellung einer eingeebneten, die zwei metallisierungen trennenden anorganischen isolationsschicht unter verwendung von polyimid
DE1613322B2 (de) Verfahren zur herstellung einer mehrlagigen, gedruckten wicklung eines scheibenmotors einer elektrischen maschine
DE3780407T2 (de) Verfahren zur uebertragung von polyimidzapfen.

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee