DE2045304A1 - Verfahren zur Herstellung einer lokalisierten Zone in einem Halbleiter korper - Google Patents

Verfahren zur Herstellung einer lokalisierten Zone in einem Halbleiter korper

Info

Publication number
DE2045304A1
DE2045304A1 DE19702045304 DE2045304A DE2045304A1 DE 2045304 A1 DE2045304 A1 DE 2045304A1 DE 19702045304 DE19702045304 DE 19702045304 DE 2045304 A DE2045304 A DE 2045304A DE 2045304 A1 DE2045304 A1 DE 2045304A1
Authority
DE
Germany
Prior art keywords
layer
conductive layer
passage
conductive
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702045304
Other languages
English (en)
Inventor
New Provi dence N J Atkm Herbert Allentown Pa Lepselter Martin Paul, (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2045304A1 publication Critical patent/DE2045304A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/043Dual dielectric
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Western Electric Company Ine.
Broadway 195
New Tork* N.T., 10007, USA A 31 885
1ft. September 1#70
Veje fahren, zur ]£e£sjiellun£ £i£,e£ J^o^Ea^I^LeaH^eja ,Zone
Die Erfindung betrifft allgemein die Herstellung von Halbleitereinriehtungen, insbesondere ein Verfahren zur Herstellung einer lokalisierten Zone in einea Halbleiterkörper durch Ioneneinpflanzung unter Bildung einer im wesentlichen gleichförmigen ersten Schicht auf einer Fläche »des Körpers sowie einer im wesentlichen gleichförmigen zweiten Schichtung über der ersten Schichtung.
Eines der allgemein günstigen Merkmale des Verfahrens der Einführung von dotierenden Verunreinigungen mittels Ioneneinpflan2ung in eine Halbleiterfläche liegt darin, dass die dotierenden Verunreinigungen in einem im wesentlichen geradlinigen Weg ohne isotrope Seitenbewegung der Verunreinigungen fortschreiten, was für einen Diffusionsvorgang kenn- f zeichnend ist. Diese geradlinige Charakteristik schafft jedoch eine Schwierigkeit insofern, als planare, durch Ioneneinpflanzung hergestellt te Grenzflächen normalerweise nicht unter einem schützenden passivierenden Oxid eingemantelt werden, wo die Grenzfläche die Oberfläche der Einrichtung schneidet.
Ein Weg zur Lösung des Problems besteht darin, die dotierenden Ionen durch eine Maske einzupflanzen und alsdann eine neue Schutzschicht über der Fläche zu bilden, so dass die Durchtritte in der neuen Schutzschicht kleiner als die entsprechenden Durchtritte der Maske sind. Dieses Verfahren ergibt selbstverständlich Grenzflächen, welche unter den Kanten der Durchtritte in der neuen Beschichtung eingebettet sind. Jedoch ist dieses Verfahren für viele Anwendung·fälle deshalb ungünstig, weil es
100812/1271
ist, die Durshtritte in der neuen Beschichtung «4t <Ι?β trotten in der ursprünglichen Ioneneinpflanjsmaske auszurichten* i|ne Ausrichtung wird steigend schwierig , wenn die Geometrie der Einrichtung in ihren Abmessungen verkleinert wird.
Hauptzweck der Erfindung ist demgeraäss die Schaffung eines Verfahrens zur Herstellung von eingemantelten passivierten Grenzflächen durch Ioneneinpflanzung ohne das Auftreten der vorangehend erwähnten «Schwierig« keit bei der Ausri ehtung,
Das erfindungsgemässe Verfahren vermeidet die oben genannte Schwierig-* keit durch die Verfahrensschritte der Bildung eines Durchtrittes in der zweiten Schichtung über dem Teil des Körpers, in welchem die lokalisierte Zone auszubilden ist, Unterwerfung des Gebildes einem Strahl von dotierenden Jonen mit ausreichender Energie, um in die erste Beschichtung einzudringen und die Halbleitereigenschaft des Körpers unter dem Durchtritt in der zweiten Schicht zu ändern sowie eine PN-Grenz·- flache zu bilden, jedoch nicht ausreichender Energie, um die zusammengefaßte erste und zweite Schicht vollständig zu durchdringen, wobei die zweite Schicht dicker und der Durchtritt der zweiten Schicht kleiner gehalten werden, so dass die zweite Schicht die Schnittstelle der PN-Grenzflache nunmehr mit der Oberfläche des Körpers überdeckt, und Entfernung »des Teiles der ersten Schicht, welcher durch den verbleibenden kleineren Durchtritt in der zweiten Schichtung freigelegt ist.
Insbesondere wird gemäss einem bevorzugten Ausführungsbeispiel der Erfindung eine erste relativ dünne Schicht eines ersten Materials über der Oberfläche eines halbleitenden Körpers gebildet. Eine zweite Schicht aus einem unterschiedlichen Material, vorzugsweise leitendem Material, wird darüber ausgebildet. Alsdann wird unter Verwendung einer Verschiedenheit von an sich bekannten Verfahren ein Durchtritt in der zweiten Schicht gebildet, eo dass ein Teil der ersten Schicht freiliegt. Das Gebilde wird alsdann einem Strahl aus dotierenden Ionen mit einer Energie ausgesetzt, die zum Durchdringen der freiliegenden ersten Sehicht sowie zur Änderung der Leitfähigkeit des darunterliegenden Halbleiters ausreioht, jedoch eine unzureichende Energie aufweist, um die Teile
10981 2/1271
des Gebildes vollständig au durchdringen, in welchen die aweite Schiebt über der ersten liegt« Auf dieee Weise wird eine lokalisierte Zone in dem Halbleiterkörper unter de» Durchtritt in der zweiten Schicht gebildet.
Die leitende Schicht kann durch Blektroplattierung dicker gehalten wer·* den» so dass der Durchtritt in der zweiten Schicht kleiner« seitliche Abmessungen aufweist. Alsdann wird unter Verwendung der «weiten Schiebt für eine Maske der Teil dir ersten Schicht, welcher durch den Durchtritt in der zweiten Schicht freiliegt, auswahlmässig durch Rüekzerstäubüng entfernt. Diese auswahlmässige Entfernung legt einen Teil der Halblei* g terflache frei, welcher in seiner seitlichen Ausdehnung kleiner als die eingepflanzte lokalisierte Zone ist; auf diese Weise wird die Grenzfläche »weiche die Zone bildet, unter der Kante dee Iieerraumes der ersten Schicht eingemantelt.
Es sei darauf hingewiesen, dass die auswahlmässige Rückzerstäubüng an sich bekannt ist» Auch kann anstelle der erwähnten auswahlffiässigen Rückzerstäubung eine auswahlraässige chemische Ätzung erfolgen, um die Durchtritte in der Schichtmaske mu bildent wenn dies gewünscht ist.
Auch kann der oben beschriebene Maskierungsvorgang aufeinanderfolgend wiederholt werden , um eingebettete lokalisierte Zonen und/oder im Abstand befindliche Zonen in einem Halbleiterkörper zu bilden* I
Die Erfindung ist nachstehend anhand der Zeichnung näher erläutertt welche gemäss Fig. 1 - 6 efnen Halbleiterkörper im Querschnitt darstellt-, wobei verschiedene aufeinanderfolgende ¥erfahrensstufen gemäß einem besonderen Ausführungsbeispiel der Erfindung veranschaulicht sind. Die Figuren sind zum Zwecke einer besseren Darstellung nicnt maßstabegetreu wiedergegeben.
Gemäss Fig. 1 ist ein Teil 10 eines Halbleiterkörpers 11 veranschaulicht, typischerweise aus Silizium, welcher darüber eine Vielzahl von Schichten ■ aufweist. Eine erste Schicht 12 ist über sowie in Berührung mit der Oberfläche des Halbleiterkörpers 11 ausgebildet. Vorzugsweise stellt die Schicht 12 eine verhältnismässig dünne passivioronde dielektrische, bei-
10 9 817/1271
ORIGINAL INSPECTED
spielsweise chemisch gewachsene, Siliziumoxidschicht von etwa 1000 £ oder grösserer Dicke dar. Jedoch können auch andere Dielektrika verwendet werden, beispielsweise Aluminiumoxid, Siliziumnitri€ oder Zirkonoxid; auch kann - wie sich versteht - eine niedergeschlagene Schicht aus Siliziumoxid anstelle des thermisch gewachsenen Oxides verwendet werden»
Über der Schicht 12 ist eine zweite Schicht 13 aus einem unterschiedliehen Material, vorzugsweise leitenden Material, beispielsweise Gold, Platin, Nickel, Zirkon oder irgendeine andere Verschiedenheit anderer Leiter atisgebildet» Bei einem besonderen Beispiel umfasst die Schicht etwa 1000 * 10000 £ aus Gold, welches durch Verdampfung oder Zerstäu^ bung oder andere bekannte Verfahren aufgebracht sein kann·
In Abhängigkeit von der besonderen Anwendung sowie den für die Schichten 12, 13 gewählten Stoffen kann es günstig sein, eine oder mehrere Zwischenschichten (nicht gezeigt) dazwischen vorzusehen, um beispielsweise die Haftfähigkeit der Schicht 13 an der Schicht 12 au verbessern. Beispielswelse wird eine dünne Schicht (einige hundert Xngström) aus Chrom oder Nickel) oder eine Vielfachschicht aus Titan und Platin mit Vorteil als Zwischenschicht zwischen einer Schicht 13 aus Gold und einer Schicht 12 aus einem Dielektrikum verwendet. Jedoch ist diese Zwischenschicht nicht erfindungsweeentlich und der Einfachheit und Klarheit halber in der Zeichnung nicht veranschaulicht.
Im weiteren Verlauf des Verfahrens wird eine Ätzgrundschicht 14 über der Schicht 13 gebildet. Die Schicht 14 umfasst zumindest einen Durchtritt» welcher in der üblichen Weise gebildet wird und durch den ein Teil der Schicht 13 freigelegt wird. Alsdann wird das Gebilde Umgebungsbedingungen ausgesetzt, welche auswahlmässig das freiliegende Material der Schicht 13 entfernen, jedoch die Ätzgrundschicht 1*+ nicht merklich angreifen. Beispielsweise ätzt Kaliumtrijodid (KI_) Gold, greift jedoch nicht wesentlich Siliziumoxid oder die gemeinsam verwendeten organischen Ätzgrundstoffe an. Wahlweise kann die Struktur von Fig. 1 einer Rückzerstäubung ausgesetzt werden, so dass das Material der Schicht 13, das durch den Durchtritt in der Schicht 14 freigelegt wird, entfernt wird.
109817/1271
Wem ^eihe Zwisohensdhicht gemSss der obigen Beschreibung verwendet kann diese Schicht durch auswahlmfissige Ätzung oder Bückzerstäubung su diesem Zeitpunkt ebenfalls entfernt werden·
Alsdann wird gemäss Fig. 3 die Schicht 14 entfernt, und das Gebilde wird der Ioneneinpflanzung unterworfen. Die Energie des dotierenden Ions wird vorteilhaft so eingestellt, dass sie zum Durchdringen des nichtüberdeckten Teiles der Schicht 12 sowie zur Änderung der Leitfähigkeit des darunter befindlichen Halbleiters ausreicht, jedoch nicht zum volleta'n«· digen Durchdringen derjenigen Teile des Gebildes« in welchem die Sehicht 13 über der Schicht 12 liegt. Auf diese Weise wird eine PN-GrenzfiUiche ' 15 unter demDurchtritt in der Schient 13 gebildet«
Bei dem besonderen Beispiel, bei dem «ine 1000 * 4i$ke Schicht aus Siliziumoxid für die Schicht 12 und eine 10000 % dicke Schicht aus Gold für die Schicht 13 verwendet werden, bildet ein Strahl von Borionen „bei etwa 10"* eV in dem Körper 11 ein© Grenzfläche, die sich etwa 20Q0 £ von der Oberfläche aus erstreckt.
Nunmehr wird ein Durchtritt ih der Schicht 12 gebildet, welcher in seiner seitlichen Erstreckung kleiner als die lokalisierte Zone 16 ist, die durch die Grenzfläche 15 gebildet ist. Insbesondere wird gemäß Fig. k dafür gesorgt, dass die Schicht 13 dicker wird, beispielsweise durch Elektroplattieren, so dass der Durchtritt in der Schicht 13 in »einer i eeitlichen Ausdehnung kleiner wird. Bei dem besonderen vorliegenden Ausführungsbeispiel, bei dem Gold als Schicht 13 verwendet wird, kann zusätzliches Gold in einer Zitronensäurelösung nach bekannten Verfahren auf irgendeine gewünschte Dicke elektroplattiert werden.
Es können auch andere Verfahren verwendet werden, um zu bewirken, dass die Schicht 13 dicker wird. Beispielsweise kann für die Schicht 13 ein Material verwendet werden, dass aus solchen Stoffen gewählt wird, die sich bei Oxidation ausdehnen und ein Oxid mit hoher Isolationsqualität bilden.
Nachdem bewirkt wurde, dass der Durchtritt in der Schicht 13 kleiner wird, erfolgt eine auswahlraäasige Entfernung des Teile der Schicht 12,
10 9 8 12/1271
welcher durch den Durchtritt in der Schiebt 13 freigelegt wird, beiapielsweiee durch chemische Ätzung in Hydrofluorsa'ure oder durch RUckaeretäubung. Eine Rückzerstäubung wird mit Vorteil für diese auswahl« massige Entfernung deshalb angewendet, weil Ιά Abhängigkeit von dem besonderen verwendeten Verfahren der elektroplattierte Teil derSehicht 13 nicht an der Schicht 12 rund um den Durchtritt in der Schicht 13 gut genug anhaften kann, um der chemischen Ätssung zufriedenstellend ZVL widerstehen. Auf diese Weise wird gemäss Fig. 5 in der Schicht 12 ein Durchtritt gebildet, welcher in seiner seitliehen Erstreckung ge~ ringer ale die lokalisierte Zone 16 ist, und ein Teil der Fläche der W Zone 16 wird auf diese Weise freigelegt»
Nach Ausbildung des Durchtrittes in der Schicht 12 kann die gchisht nach Wunßch je nach dem besonderen Anwendungsfall entfernt oder er* Halten werden. Wenn die Scfeiefet 13 jedoch leitend 1st, wird sie Bdrma- !•rweise entfernt, um eiae Sirlaelienelektroden-Kurzschliessung *u vermeiden.
Figo 6 sseigt das Gebilde nach Fig. 5, wobei die Schicht 13 entfernt ist. Die PN-Grenzflache 15 zwischen der P~leitenden Zone 16 und dem Substrat 11 ist unter der Kante 12A der passlvierenden dielektrischen Schicht 12 eingemantelt«
Es können auch mit dem erfindungsgemässen Verfahren andere Anordnungen getroffen werden. Beispielsweise kann keine der Maskierungschiohten ein Dielektrikum sein. Einige oder alle dieser Schichten können leitend sein, wie dies in der Wahl des Fachmannes in Anpassung an besondere Fälle liegt.
Das oben beschriebene Verfahren kann aufeinanderfolgend wiederholt werden, um im Abstand befindliche oder eingebettete PN-Gren*flachen herzustellen, beispielsweise zur Bildung eines Transietors.
Obgleich vorangehend das Verfahren in Verbindung mit der Bildung einer einzigen lokalisierten Zone beschrieben wurde, können auch viele derartiger Zonen oder eingebettete Zonen in einem einzigen Halbleiter-
109812/1271
- 7 körper gebildet werden, beispielsweise bei integrierten Schaltungen.
109812/1271

Claims (1)

  1. Western Electric Company Inc.
    Broadway 195
    New York, N.Y. 10007, USA A j51 885
    September 1970
    1. !Verfahren zur Bildung einer lokalisierten Zone in einem Halbleiterkörper durch Xoneneinpflanzung unter Bildung einer im wesentlichen gleichförmigen ersten Schicht auf einer Fläche des Körpers sowie einer im wesentlichen gleichförmigen zweiten Schicht auf der ersten Schicht, gekennzeichnet durch Herstellung eines Duröhtrittes in der zweiten Schicht über demjenigen Teil des Körpers, in welchem die lokalisierte Zone zu bilden ist^ Aussetzung des Gebildes einem Strahl von dotierenden Ionen mit ausreichender Energie zur Durchdringung der erstfö Schicht (12) und zur Änderung der Halbleitereigenschaft des unter dem Durchtritt in der zweiten Schicht (13) befindlichen Körpers sowie zur Bildung einer EN-Grenzfläche (15), jedoch unzureichender Energie zur vollständigen Durchdringung der vereinigten ersten und zweiten Schicht, wobei die zweite Schicht dicker und der Durchtritt in der zweiten Schicht kleiner gemacht werden, bo dass die zweite Schicht nunmehr über der Schnittstelle der PN-Grenzflache mit der Oberfläche des Körpers liegt, und Entfernung des Teiles der ersten Schicht, welcher durch den verbleibenden kleineren Durchtritt in der zweiten Schicht freigelegt ist.
    2. Verfahren nach Ansp^ch 1, dadurch gekennzeichnet, dass die erste Schicht nichtleitend und die zweite Schicht leitend sind.
    3· Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die leitende Schicht durch Elektroplattierung dicker hergestellt wird.
    k. Verfahren nach einem der Ansprüche 1-3, gekennzeichnet durch Herstellung einer ersten im wesentlichen gleichförmigen nichtleitenden Schicht (12) auf einer Fläche des Körpers, Herstellung einer zweiten im wesentlichen gleichförmigen leitenden Schicht (13) über sowie zusam-
    10 9 8 17/1271
    menhängend mit der ersten nichtleitenden Schicht, Bildung eines Durehtritt.es in der leitenden Schicht über demjenigen Teil des Körpers (11), in welchem die lokalisierte Zone zu bilden ist, Aussetzung des Gebildes einem Strahl dotierender Ionen mit ausreichender Energie, um die erste nie .htleiten.de Schicht zu durchdringen sowie die Halbleitereigensöhaft des Körpers unter dem Durchtritt in der zweiten leitenden Schicht s$u ändern, jedoch nicht ausreichender Energie, um die vereinigte leitende Schicht sowie nichtleitende Schicht völlig zu durchdringen, Elektroplattierung der zweiten leitenden Schieht, so dass die zweite leitende Schicht dicker und der Durchtritt in der zweiten leitenden Schicht kleiner werden, und Entfernung des Teiles der ersten nichtleitenden Schicht, welcher durch den verbleibenden kleineren Durchtritt in der zweiten leitenden Schicht freigelegt wird,
    5· Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die erste nichtleitende Schicht (12) aus der Gruppe bestehend aus Siliziumoxi-d, Siliziumnitrid und Aluminiumoxid gewählt wird und dass die zweite leitende Schicht (13) aus der Gruppe bestehend aus Gold, Platin, Nickel und Zirkon gewählt wird.
    6. Verfahren nach Anspruch kr dadurch gekennzeichnet, dass das Verfahren der Rückzerstäubung angewendet wird, um den Teil der ersten nichtleitenden Schicht zu entfernen, welcher.durch den verbleibenden kleineren Durchtritt in der zweiten leitenden Schicht freigelegt wird»
    109817/1271
    leersetie
DE19702045304 1969-09-15 1970-09-14 Verfahren zur Herstellung einer lokalisierten Zone in einem Halbleiter korper Pending DE2045304A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US85793669A 1969-09-15 1969-09-15

Publications (1)

Publication Number Publication Date
DE2045304A1 true DE2045304A1 (de) 1971-03-18

Family

ID=25327063

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702045304 Pending DE2045304A1 (de) 1969-09-15 1970-09-14 Verfahren zur Herstellung einer lokalisierten Zone in einem Halbleiter korper

Country Status (8)

Country Link
US (1) US3615874A (de)
JP (1) JPS4838092B1 (de)
BE (1) BE756040A (de)
DE (1) DE2045304A1 (de)
FR (1) FR2061710B1 (de)
GB (1) GB1294516A (de)
NL (1) NL7013399A (de)
SE (1) SE352778B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0103767A2 (de) * 1982-08-23 1984-03-28 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Halbleiteranordnung mittels einer Ionenimplantation und nach diesem Verfahren hergestellte Anordnung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3717790A (en) * 1971-06-24 1973-02-20 Bell Telephone Labor Inc Ion implanted silicon diode array targets for electron beam camera tubes
US3947298A (en) * 1974-01-25 1976-03-30 Raytheon Company Method of forming junction regions utilizing R.F. sputtering
US4060427A (en) * 1976-04-05 1977-11-29 Ibm Corporation Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps
GB2137806B (en) * 1983-04-05 1986-10-08 Standard Telephones Cables Ltd Ion implantation in semiconductor bodies
JP2000041320A (ja) * 1998-05-20 2000-02-08 Yazaki Corp グロメット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0103767A2 (de) * 1982-08-23 1984-03-28 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Halbleiteranordnung mittels einer Ionenimplantation und nach diesem Verfahren hergestellte Anordnung
EP0103767A3 (en) * 1982-08-23 1986-06-11 Kabushiki Kaisha Toshiba Method of producing a semiconductor device by ion-implantation and device produced by the method

Also Published As

Publication number Publication date
BE756040A (fr) 1971-02-15
US3615874A (en) 1971-10-26
FR2061710A1 (de) 1971-06-25
GB1294516A (en) 1972-11-01
FR2061710B1 (de) 1976-10-29
NL7013399A (de) 1971-03-17
JPS4838092B1 (de) 1973-11-15
SE352778B (de) 1973-01-08

Similar Documents

Publication Publication Date Title
DE3026026C2 (de)
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE3130122C2 (de)
DE1614393A1 (de) Halbleiteranordnung
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2509912C3 (de) Elektronische Dünnfilmschaltung
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2507102A1 (de) Matrize zum herstellen von mehrfachkopien
DE2033532A1 (de) Kontaktsystem fur Halbleiteranordnungen
DE2313106A1 (de) Verfahren zum herstellen eines elektrischen verbindungssystems
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE69832380T2 (de) Herstellungsmethode für die verdrahtung von halbleiteranordnungen
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE2045304A1 (de) Verfahren zur Herstellung einer lokalisierten Zone in einem Halbleiter korper
DE2361804A1 (de) Verfahren zur herstellung von supraleitenden kontakten und schaltkreisen mit josephson-elementen
DE1589076A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2451486A1 (de) Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE3411960A1 (de) Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung
DE19726308A1 (de) Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie das Halbleiterbauelement
DE2453528A1 (de) Maskierungsverfahren