DE1589076A1 - Verfahren zur Herstellung von Halbleiteranordnungen - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen

Info

Publication number
DE1589076A1
DE1589076A1 DE19661589076 DE1589076A DE1589076A1 DE 1589076 A1 DE1589076 A1 DE 1589076A1 DE 19661589076 DE19661589076 DE 19661589076 DE 1589076 A DE1589076 A DE 1589076A DE 1589076 A1 DE1589076 A1 DE 1589076A1
Authority
DE
Germany
Prior art keywords
layer
production
titanium
contact
platinum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19661589076
Other languages
English (en)
Other versions
DE1589076C3 (de
DE1589076B2 (de
Inventor
Szabo Jun Joseph Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1589076A1 publication Critical patent/DE1589076A1/de
Publication of DE1589076B2 publication Critical patent/DE1589076B2/de
Application granted granted Critical
Publication of DE1589076C3 publication Critical patent/DE1589076C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Die Bonding (AREA)
  • Bipolar Transistors (AREA)

Description

i. Ausist Boshart 1 R P Q Π 7 R
Dipl.-.n :. Wtftor Jackisch l0ö3U/0
PaJentanwälte Stuttgart-N, Menzalsfraße 4Ö "
-1, Dez. 1966
Western Sleetrio Coopany Incorporated
195 Broadw. KeW York ».Y. A 29 Wl -■*«
Verfahren tür Herstellung von Halbleiter·« anordnungen __
Die Erfindung betrifft ein Verfahren zur Herstellung von Hslbleiteranordnungen edt tragf Hhigen elektrieehen liter», nach «eichen »«erst eine Titanschloht und aaim eine ELatlneohieht auf den Halblelterkerper aufgebracht sind.
Balbleiteranordnungen alt tragf Ählgen elektrischen Leitern sind bereits in de#atentan»eldungen W 38 002 und W 58 017 vorgeschlagen worden· Diese Anneldungen betreffen Halbleiter· strukturen und ¥erfahre& zu deren Ber&tellung. Ganz allgeeeln geben diese genannten Fatentanneldungezi die Herstellung von Schichten Bit nehrereo Metallen an ausgewählten Oberflilehenhereiohen der HalbleitereleBante an, um elektrische Xo&takte aufsubringen und xm Insbesondere relativ dicke Nätallstreif en oder -lappen herzustellen» welche tsagfIbige el^ctrlsche Zelter ergeben» Diese tragf ählgen elektrischen leiter werden dadurch hergestellt«
2 -009812/0974
daß das Halbleitermaterial« welshes unter d©a dick geschlagenes MatallschlGhten liegt» entfernt wird. Im Falle einze.lJ.ev Bauelemente, wie beispielsweise Transistoren und Dioden ergeben diese tragflhigen Leiter bequeme Konstruktienaeleaie&te sowohl zur Band&ÄbaBg der BleBente als auch für eise leichte elektrisch© Veicbindtms öießer JBiasiente sit äuSe^en Ässchlüesen an dsia Gehäuse- In die Anordnimg untergabracht ist» Im Falle von
mit integrierter Schalt kre^technlfc die tragfUiigea !«lter ζνιτ Stützung, der Struktur
wan dnaöglicheot so die Entfernung rmi Hateial zwischen Elementen oder Gruppen van Schalteleffientenj voänrch eine TollstSndige Isolation dieser Hlesäeßfce ander erzielt
die Verfahret nach i@n|»lb®ä. ^itie^em Fate&tanm@ldungen Herstellung der fcragfäfrigeri Jolter auf Halbleiter" anordnungen in B^hreren Punkteii yerhesserungsfahig sind. ist es die Aufgabe der Erfindung, verbesserte Verfahren anzugeben» ua diese Leiterstnäcturen herzustellen.
Einer der Vorteile des Verfahrene geffiSes der Erfindung ist eine einfachere Methode zur Herstellung der Maskierungen, die darin besteht« das die Anzahl
00981270974 bad oriqinal
der Verfai^saeec^rltte Kit Sw&e» im Vergleich zna
ssiusfcliefe reduziert ist.
Sin weitere? Vorteil ist .die V@ro@l&u&g der H&terial-
durch K&t&Äazeirstlu&ttng während deß Ifer-
Für ein Verfelär^nfziai» Berstelluag y«i Halblelteran« Ordnungen «it tragf iliigea al^ctrlschtsn Leitern, nach welche« zuerst eine Tite&schicht und dann eine Platin· schicht auf dem Halbleiterkörper aufgebracht sind, besteht die Erfindung darin» daß nacieinanderffolgende Verfehrensscnritto durchgeführt Werden: 1. Herstellung einer Has%ke auf der Platinschicht, die des gewünschten Kontakt- uod tragf Shigen Laitung&muster
2. Benasdung der maskierten OberflKcne mit einem zur Entf ernung der nicht maskierten Platinecnieht,
3. Erstellung einer Ooldeehieht auf der zurückgebliebenen PlatiAsenleht ·
Da« Verfahren nach der Erfindung ist weiter gekennzeichnet durch folgende« nacheinander durchgeführte Verfahreneschritte zur Herstellung der Ooldschicht:
0Q9812/ö$T4
1. Entfernung der nicht naaekierten Titanschicht im Anschlug an die Entfernung der nicht ataolcierti-an PJatinschicht,
2. SlelctropIatÜerung der Gojdsohieht auf der zurüelcge*· blletoenen Flatlnschicht.
Qeraäß einer vorteilhaften Weiterbildung des Verfahrens nach der Erfindung werden nach der Entfernung der nicht aaaiderten Platlnschlcht folgende Verfahrensschritte durchgeführt:
1« Xiederechlagung einer Goldachicht auf der gesamten Oberfläche,
2. Entfernung der nicht haftenden Goldschichtbereiche über der nicht oasklerten Titanschicht durch Abseihen unter Druck,
~*>. Entfernung der nicht maskierten Tltanechlcht durch en.
Bei diesen Verfahren 1st es vorteilhaft, die Platinschicht durch ein salz- und salpetersHurehaltiges J&nittel zu entfernen.
00 98 12/OS ti BADORiGlNAL
158907&
Ferner 1st β* für die Herstellungjron Halbleiteranordnungen sehr günstig, zwischen voneinander getrennten Bereichen des kontakt- und tragfMhigen Leiterauaters elektrische Verbindungen herzustellen.
Zum Batfernen der Qoldschicht auf den nicht haftenden Bereichen ist es vorteilhaft» diese Bereiche mit Wasser und einem Druck von etwa 14 kg/ca abzusprühen.
Gemäß einer weiteren sehr vorteilhaften Lösung zur Herstellung elektrischer Verbindungen in dem kontakt-. und tragfHhlgen Leltersuster aus Platin und Titan werden in diesen Mustern Schlitze oder Spalte vorgesehen, die bewirken» dad sich die ElektroplattLerung anfänglich an den Bereichen des Muster» auf einer Seite der Schlitze entwickelt, so daß eine unterschiedliche Stärke der Goidpla&erung Über den Küster erzeugt wird· Ia Zusammenhang adt der Erfindung hat sich gezeigt» das sich nach des Niederschlagen der ersten zwei Metallschicht en, speziell Titan und Platin, das endgültige aetallisohe Rüster durch einen photolithographischen Xzvorgang In die Platinschicht einbringen IXBt. Dieses Verfahren ersetzt das kathodlsoheZerstä^uängeverfahren, welches in den zitierten Patentanmeldungen vorgeschlagen wurde. Dieß«B oheaische J^verfahren ergibt eine
- 6 -0098127QSTA
- ' ■· " - BAD ORiQlNAL
Abbildung rait guter Schärfe in der relativ dünnen obersten Platinschicht.
Nach der Abbildung des endgültigen Metallmuotors in der Platinschicht stehen also, wie die Erfindung zeigt, zwei vorteilhafte Lösungen zur Auswertung der Foto» Ätztechnik zur Verfügung. Entsprechend der einen Alternativlöaung wird eine dünne Oxidschicht auf dor gesamten Oberfläche des plattierten Halblelterkörpers niedergeschlagen. Diese Schicht bedeckt sowohl das Platinmuster als auch die belichtete Titanschicht, Der GoldUberzug wird dann auf die Platinbereiche beschränkt, in den das einfache Hilfsmittel angewendet/wird. Das Hilfsmittel besteht darin, daß die Oberfläche mit einer Flüssigkeit unter Druck abgesprüht wird. Dieses Verfahren sacht sich die unterschiede in der Adhäsion zunutze, die Gold auf Platin und Gold auf Titan besitzen. Die Haftfähigkeit von Gold auf Platin ist relativ gut, dagegen 1st sie nur gering auf Titan. Nach des Abspriihvorgang bleibt also eine dünne Goldschicht zurück, die auf das bereits vorgezeichnete Platinsetall-Muster beschränkt ist« Dieser Vorgang kann mehrmals wiederholt werden, um 4Uf diese Welse die Stärke der Goldschicht an die Erfordernisse der endgültigen Anordnung anzupassen.
- τ-
ÖQ9812/Ö9t*
In einem nachfolgenden Verfahrensßchritt, welcher einen diebischen )& prozess verwendet, wird die frei liegende Titanschicht entfernt, so daß das ötandardkontakt-- und tragfähige Leitungsmuster zurückbleibt, welches aus Behreren Toilechichten von Gold, Platin und Titan besteht.
Die ander© Alternativlösung macht sich ein Elektroplaläerverfahran zunutze, welches ohne Masken durchgeführt werden kann und welches der chemischen J&behandluiig folgt, durch welche die freiliegende Titanschicht entfernt wird. Dieser AlternatlvlS&ung der Erfindung entsprechend werden die Kontaktauster und die Huster der tragfähigen Leiter so hergestellt, daß sie nur wShrend des Herstellungs-Prozesses die Emitter", Basis- und Kollektorzonen des Traneistors oder überhaupt alle diejenigen Zonen verbinden, welche durch FH-UhergSnge von der Zone hoher Leitfähigkeit getrennt sind, welche die Unterseite oder den Hauptteil des Elementes bildet. Der Zweck dieses Verfahrene ist die elektrische Verbindung aller Zonen hoher Leitfähigkeit, auf welchen metallische Kontaktschichten aufgebracht «erden sollen. Wenn dann das Halbleiterbauelement das Kontaktmuster und das Huster der tragfähigen Leiter in der Titan-Platin-Schicht enthält* wird es in ein Elektropla&er-Bad, welches eine Qoldverbindung als
-8
009812/0974
- BAD
-a -
Elektrolyten enthalt, eingetaucht. Durch diesen Ver~ fahrensschritt wird eine Goldsrehioht nur auf den netallisehen Kentakten und tragfähigen Leitern niedergeschlagen. Diese Schiebt kann OdLt einer beträchtlichen Stttrice und mit einer ausgezeichneten Abblldungeschärfe niedergeschlagen werden· Nachdem auf diese Weise die Kontakt* und Leiterstruktur hergestellt wurde, werden die elektrischen Verbindungen zwisfren den Zonen hoher Leitfähigkeit dadurch entfernt» daß das darunter liegende Halbleitermaterial im Zuge der Herstellung der überhBngenden tragffihigen Leiter ebenfalls entfernt wird.
Es ist jcu erkennen, daß die hier erläuterte Technik nur einen )(zvo7gang nit einer lichtempfindlichen leck« schicht erfordert» eo daß weitere Justlervorgäoge für andere Masken während der nachfolgenden Verfahren Gemieden werden«
Die Erfindung gibt» wie bereite erwähnt, auch eine Lösung zur Herstellung unterschiedlicher Stärken der Ooldschldit aa. Danach ist es möglich, bei den Kontaktmustern «ad den Mustern der tragf ahigen LeiterX Schichtstärken in einer vorgebbaren Weise zu erzeugen« Dieses 1st dadurch Möglich, daß schmale Schlitze in
009812/0974
BAD
Mustern von Anfang an vorgesehen Während des SlektroplAt&ervorgaiiges wird anfänglich das Gold nur an jenen Stellen niedergeschlagen, die elektrisch alt der RUokfiihrungSelek^trodd verbunden sind» toi· die eingebrachten Schlitze durch das niedergeschlagene Gold überbrückt sind. Nach der Überbrückung dieser Schlitze schlugt sich das Gold auf dea geswten Metallenster nieder. Durch diese Technik ist es also möglich, das Gold an den tragenden Teilen der leiter in geeigneter Welse alt einer größeren Starke niederzuschlagen als an den Xontakteteilen der Anordnung.
Im folgenden wird die Erfindung anhand eines durch Zeichnungen erläuterten Ausführungsbeispiele näher beschrieben. Es zeigern
Fig. 1 ein BlocldiAgnuDB der Verfahren nach der Erf indung,
Fig. 2 bis Fig. 8 Sehnittzeiehnungen eines Teiles eines Halbleitereleaentes zur Darstellung der grundlegenden Verfahrensschritte der ersten AlternativlUmmg der Erfindung*
Fig· 9 isnd Fig. 10 Aufslchtdarsteliungen auf einen Seil eines Ealbleitereleaentes xu bestieeten Zeitpunkten innerhalb des Berstellungsporzesses»
' BAD
0090-12/0974 . 10
Flg. 11 und Fig. 12 Schnlttssichnungen zur Darstellung der s&lten Alteiaxativlösung (ElektroplaAerung) und
Fig. 13 und 14 Aufslchtdarstellungen auf die Elemente
der Halbleiteranordnung des zweiten alternativen
Das VerfahrensfluSdlagram in Fig. 1 zeigt, daß die Schritte zu Beginn dee Verfahrens Ähnlichkeit mit Jenem Verfahren besitzen, welches im Zusammenhang Bit den zitierten Patentanmeldungen erläutert wurde. Bas
Verfahren geht aus von eines SiliziuahalfcleitorkBrper, durch
in welcheo/das bekannte Verfahren mefor&v® Zonen unterschiedlichen leltflhlgkeitselmrafcters erzeugt welohe HMJbergHnge zwischen ihnen bilden. Die bekannten Verfahren benutzen hierzu ie allgemeinen die Oxyd-Maskierung und Festkttrperdlffuslon.
Pig. 2 ist nur der Ausschnitt eines Halbleiterk&rpers dargestellt« welcher aus Darstellungsgr^tinden drei Zonen besitzt. In einem Körper 20 aus Η-leitenden SlliziUM, welcher letzlieh die Köllektifezone eines Transistors bildet, werden durch nacheinander erfolgende Diffusioiurrorgitage eine P-leltende Basiszone 21 und eine V-leitende Emitterzone 22 erzeugt.
00.9812/0974 " *.
Diese drei Zonen bestreuen die zwischen ihnen liegenden FH-UbergMng® ZJ und 24« Auf der Oberseite des Halbleiterktirpers» welcher äurcü die irenzen der IW4JbergHnge 23 UM BH- gesclmitten ist und deshalb eine plans&'e Anordnung bildet» befindet »tea- eine Siiizi^irai-Qxyasehtcht 25, in der Öffnungen enthalten sind, welche die Bereiche angeben, an denen elektrische Kontakte au mehreren Zonen 20, 21 imd 22 hergestellt «erden sollen, Eine Aufsicht auf die öxydsaske ist in Fig. 9 gezeigt. Die zentrale Ring&ffnung 94 definiert den Emitterkontakfc, wHhrand die C- förmige Aussparung 95 den Basiakentalrtboreich darstellt« Die sichevlföneige Außsparunt; 96 gibt den Kantaktbereich des Kollektors an. S)Ie quadratischen Aussparungen 97, die sich an äae zentrale Muster von beiden Seiten her anschlleflen, sind die Kontaktbereiche» din für die elektrischen Verbindungen der Kollektor·*, Emitter- und Basiszonen nach dem Elektroplattierverfahren, velchss sp&ter noch erläutert «erden wird, vorgesehen sind· Die Auf eicht auf Fig. 9 entspricht daher auch der in Fig. 2 ie Querschnitt gezeigten Stritur.
Wie es in den zitierten Patentanmeldungen angegeben ist, wird eine erste vollständige Schicht 26 aus Titanoetail auf dieser mit einer Oxydaalake versehenen Oberfläche 25
- 12 -
-Q0-98T2/0914'
BAD ORIGINAL
niedergeschlagen. Vor diesen Verfahrenssohrltt kann auoh eine dünne Flatlnsohieht auf de« SiliziuakSrper niedergeschlagen «ad gesintert werden, um die Bildung einer guten elektrisch leitenden Verbindung einzuleiten. Die Einzelheiten diese· Prozesses sind ebenfalls schon vorgeschlagen worden.
Ib Ansehlufi an die Bildung der Titanschicht 26 wird eine zweite Metallschicht 27 aus Platin auf der Titanoberfläche niedergeschlagen, (s. Mock II in Pig. I). Der nächste Schritt besteht« wie es in Block III und !■ übrigen auch In der Flg. 4 dargestellt ist, darin, ein Muster 28 aus einer lichtempfindlichen I&ekschicht auf der Oberfläche der Flatinechicht 2? aufzubringen. Das Muster 28 entspricht hierbei der Fora der endgültigen Kontaktanordnung und der Anordnung der tragenden Leiter.
Mach der Aufsichtdarstellung in Pig. IO wurde das Muster der lichteJBpfindHchen laeksehleht entsprechend der Schnlttzelch&uog von Fig« 4 gefontt. Daher entspricht der Bereich 104 dem Beitterkontakt und der zugehörigen tragfähigen leitung. Der Bereich 105 stellt den Basis« kontakt und dessen tragende leitung dar. EntepreoheiKi ist dann der Bereich 106 der Kollektorkontakt alt der sugehärlgen Leitimg·* Di«g@ Bereiche ^:-;'', 105 und 106
003811/Olfi
stellest, ®&twiefe#Xfce Belieb* der lichtempfindliches* laeksetilotät dar, währeM dar Rest der Oberfläche von der f^el lie$sad©a Flatiaaetaiclit 27 gebildet wird·
2>*r nKöhste V<srfalär$neseiiritt Detrifft.-, tile In Block <8w? FIg, X aufgöfiiört und In Flg. 5 dargestellt ist, die Batf'«nrang. der nicht aaaidLerteß Bertiicis* *äer Platiii 27, Iosl>®soi9iä@3fd wird dieser
alt Hilfe @ix!@s J&nitt@le dnrolsgdfüirtji veloheä eise Misolnmg @m SäXvsStsm lad Salpet@rsliif^ d&mt»X3.t. Bin
(eisar 70
eis·,«!? Se^feermtiii? ts» etwa 70Ci?::«
kmm cSureh
Die
<&■>/? ?l%tliL%itel<ih% te*zm auch <dared* dl©
stiebt
"1*
das in Flg. 5 gezeigte Aussehen.
Wach der eisten Alteraativl&sung, die in Block V de? Fig„ 1 aufgeführt und Is Fig. 6 dargestellt ist, wird eine Gfoldsenicht sit einer Stärke vo& etwa 2 000 Anstrtän auf der geeaaiteii metallisierten Oberfläche niedigeschl&gen, Biese (loldschicitt 29 besitzt ein anderes JS&ftUQgeveZffiHgeii auf des Platin als auf den Titan. Daher kann »ie, wie es in Block VI der Fig» I angegeben ist, durch @in Absprühen alt Wasser bei etwa 14 Atü leicht von der Oberfläche der Titanschicbt 26 entf©Tntjtrerden* Die Kftlbleiteranordnung bat dann das in Fig« T g^^sigte Aussehen, tfeitii' &.& ndtig ist, Iraxtn ; alien die Qöläü©Mcnt
i«. die eine -
Stärka ΎΟ3& etwa 12 ^ besitzen« k3naen in vorteilhafter liels® durch einen getrennten JSasklerungs» und Mieder*
wie es ia den zitierten Fatentanseldungen ist« hergestellt werden«, Der Verfaferenssehritt
der Ifeatcfiiierzeiigung ist In diesen Fall Jedoch weniger tß b@£ug auf die Anforderungen an Präzifionj, hier gestellt sr®»äea saüese». Daher stellt auch das Verfahre Magßmsfe ein® bstrüchtliche Verbesserung
frei liegende ■■.
- 15 - BAD ORIGINAL
Sitanschieht 26S «le es in Fig. 8 geneigt «ad in Block der Fig. 1 angegeben ist» durch ein ifeerfahren entfernt, bei welche» ein Xsalttel de? Setzung verwendet wird;
69 car Schwefelsäure
50 «er Wasser und
Die Buster der Kentakte und Leitungelsereiche der Fig. entsprechen in der Aufsicht der Darstellung in Fig. 10, wobei die Berjfeiehe 10*, 105 und 106 nuou-oiehr Motallaoniohten von Gold, Platin und Titan darstellen. Schließlich werden ation, tfie es in den zitierten Patentana&äuugen angegeben ist9 JSlvorginge mit Masken verwendet» um dme Halbleiter: ^terial zftiechen den Elementen vzvl tmter den Bereichen der tragfähigen Leiter zu entfernen. Speziell in Fig. 10 ist gezeigt, daß der endgültig» Traneistor aus den HalbleitemUrf el, welcher durch die gestrichelte Linie HO angegebei^Let» and aus den Leiterteilen der Bereiche 10%, 105 und 106 besteht.
Bei de» Alternatirverfahrea nach der Erfindung wird die nicht aaskierte Titanschicht 26 In Khnlicher Veise durch einen JS^organg entfernt* wie es in Block T-A der Fig. 4 angedeutet ist. Dieses geschieht allerdings
0G3312/Ö9U
nach der Entf ermmg der nicht naskierten Bereiche der Platinscnicht 27# wie ee in Block VII der Pig. I angedeutet ist, durch einen chemischen Ätzprosess, Die Entfernung der Tit&nechicht erfolgt mit Hilfe des Ätzmittels, welches schon im Zusammenhang sit dem Verfahreneschritt VII der ersten Alternative angegeben wurde· Das Auesehen der Halbleiteranordnung anbieser Verbindungsstelle ist im Querschnitt in Fig. 11 und In Draufsicht in Fig. dargestellt.
An dieser Stelle wird das Halbleiterbauelemont in ein Piatierbad aus einer Goldlösung eingetaucht« wodurch eine Verbindung zu der unten Gleitenden Zone« der Kollektorzone« hergestellt wird. Wie in Flg. 10 zu sehen 1st, wird die N-leitende Zone 20 elektrisch Über die Kontakte in den elektrischen Bereichen 97 jeweils sowohl mit der Emitterzone 22 als auch mit der Basiszone 21 verbunden. Daher ergibt der Elektropattierungsvorgang einen selektiven Niederschlag von QoId auf der bereits vorhandenen Platin-Titan -Musterung. Diese Technik ermöglicht ein bequemes Niederschlagen von Gold bis zu einer relativ großen Stärke« die durch die Darstellung der tragenden Leiter erforderlich 1st. Nach diesen Verfahrensschritt, 1st die Herstellung der Anordnung» wie es auch In
Block VI-A der Fig. 1 angegeben ist, beendet« da durch den
vorher
009812/0974
%tf _
erwllmt@2i Terfafcrsaeeeferm-, bei de» das
entf©sat ward«, aisca stm die ?e?MBdUBgi& zwischen Beitte3, Basis und entfernt sind.
Ia «in&r weitere» Alternative au des snletzt «rwlßmten
wird ein
von öol<3 äftdisreb eriiSglioht, dal die »it solEmlen SsMitsesi Ja
am den Stelle» ?gv«@3!@& wefdes&^ wo eise Seiiiolitetiske des Geldes gewünscht
Siitter- uad Basis-Kontakt*·
Oöhlitsse 3.^S imä 137 *& den Mn*t«ra de»
a& daa
nieder» da die siad.
Jsdeeii sit'-gÄfesstea
eines ^.@is&3% MiederseMae Än «llea Steilem (d.lt· as beiä^ Seiten Ub* Schilfes«}.
sieii' ei^ sitslitimm Asisiei«ee daA der
CIqM die aehlitse, m d»J der
~ 18 -
BAD ORIGINAL
auf die Gitter- und Basiskontsktbereiehe
Sie Stf%ktur der endgültigen Halbleiteranordnung hat dann ©fcwa das in Hg. 14 gezeigt;* Aussehen, in welcher die schattierte!* Bereiche 1H6 und 147 t&iterschiede in der stärke der Ooldsehicht iron den dünn plazierten Emitter- und ßMiskontakthereichen 144 und 145 bis zu den tragfthig*n Leitern 148 und 149 darstellen· Ss i£rd in dieses ZtisVaenhang besonder» darauf hingewiesen, d*S eine Vielzahl seteaier Schlitze Torgesehen wird, daoit verhindert wird, daS die überbrückung in einer kürzeren, als der gewünschten Seit erfolgt oder daait Fehler in u»^ Qberbrfloining weg«e der us^nauen Qrenze des darunter liegendem Met«!lattste* ¥®aii@^eE iv^rden» Ss ist'offeasieiitli^li s@» MB um ^t^rsohied in der Starke der (told@ehi$h%@£i im 'Jam-'itlichtsn der Schutzzone entspricht.
Im ZiisawgTiiiing sit den vorstehend beschriebenen befahren wird £est&estellt , daß nach des FotosASkierrerfahren, wslehes in Block III der Fig· 1 angegeben ist und welches sur Festlegung der Metallene» Säntaktberelche dient, keine weitere» Maskierrerfahren notwendig sind und daf auf diese Weise eine betriebt liehe Vereinfachung des B«r«telIungsT«rfahT»n« erzielt wird* Dartiberhinaus
. 19 *.
0 0 9 8 1 2 / 0 S f 4 BAD OBlGlHAL
\ ■.■■": -19 -
bietet das ?l&i3u&re*Sä&&*. welche» Potosasfce» verwendet, eis® ***** ammo***** άμα**»* ··**· sieH d«y«?h das ——' v-*iMi»Ä"ÄdiifA aietet.
benötig. A«f die«e %Ise ersteht ein Produlct
hoher Qenaiü^elt in der
AVblläm& <ter Kontakte tmö trageBäen Leitusgen
0:09812/^974
'BAD ORIGINAL

Claims (1)

  1. Ansprüche
    1. Verfahren sur Herstellung von HolDleiteran-Ordnungen, mit tragfShigen elektrischen leitern« nach welche» zuerst eise Süfcansehieht und dann eine Platinsehicht auf des Halbleiterkurper
    aufgebracht sind, gekennzeichnet durch folgende, nacheinander durchgeführte Verfahrensochrlttes
    - Herstellung einer Hasice (28; Flg. M-) auf der Platinsehlcht (27), die den gewünschten Kontakt- und tragf Ihigen Xteitungraueter entspricht;
    - Behandlung der saflklerten OberflXohe alt einem Sasittel zur fflitfernung der nicht saalclerten PlätlnscMcht (Flg. 5);
    - Herstellung einer Goldschicht auf der xurUok« gebliebeneß Platlnschloht (Fig. 7)·
    2. Verfahren nach Anspruch I9 gekennzeichnet durch folgende* nacheinander durchgeführte Verfahreneschritte zur Herstellung der Qoldsehichts
    - Entfernung der nicht maskierten Titanschicht
    Is Anschluß an die Entfernung der nicht «askierten Platinschicht (Flg. 11 )j
    - 2
    009812/0914
    ■Al
    der doldeehioht auf der (Fig. X2).
    Verfassen nach Anspruch 1, gekennzeichnet Oiuroh folgende, aiach der Entfernuas der aloii.t asaaicierten Flatioisohicht»
    führte
    - 8£eder«chlagimg einer Oxidschicht (29; Fig« 6) auf der getasiten öfeerf !Schal
    - BOtfQY&ttss <3ez> sieht haftenden
    über der Bicbt «aaicierten Tlt&neehleht Äöspryfe^a unter Βηζβίε (Fig. 7)5 - £&tger&tnig de? nicht Maskierten Titaneehicht dureh feen (Fig. 8)·
    4· X ¥®rfehren nach Ansprach I, dadurch daß dli Blatiaeohioht duroh ein eiOzeüure«
    Ktsaittei entfernt «ird.
    5» ferfaSirea arnch Anspruch δ, dadurch gekennzeichnet«
    d*J SHisülen 'vimels^ider getrennten Bereichen Ms ^Tl tig. 9) des kontakt- und
    (104 htm i 10) hergestellt
    BAD ORIGINAL
    6. Verfahren nach Anspruch 3, dadurch gelcezinzelchnet, daß das Absprühen der nicht; Mf tendon Galdachiohtteerelehe mit Wasser unter eines Druck vom ©tm 1* kg/cs2 durchgeführt ffird.
    7· Verfahren nach Anspruch 5, dadurch gekeimzciciinet, daü zur Heritelluug elektrißoher Verbindungen in deia kontakt« und tragfähiges Leltermuster aus Fiatin imd Titan Solilitze odor Spalte vorgesehen werden, die bewirken, daB sich die ElectroplftAoruög anfänglich as den Bereichen des Musters auf einer Seite der Schlitze entwickelt, wodurch eine tmteraebietUicha StSrke der Gold» plattierung über den
    (Fig.
    te
    Leerse i t e
DE1589076A 1965-12-07 1966-12-02 Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern Expired DE1589076C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US512045A US3388048A (en) 1965-12-07 1965-12-07 Fabrication of beam lead semiconductor devices

Publications (3)

Publication Number Publication Date
DE1589076A1 true DE1589076A1 (de) 1970-03-19
DE1589076B2 DE1589076B2 (de) 1975-05-22
DE1589076C3 DE1589076C3 (de) 1980-11-06

Family

ID=24037447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1589076A Expired DE1589076C3 (de) 1965-12-07 1966-12-02 Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern

Country Status (11)

Country Link
US (1) US3388048A (de)
AT (1) AT266219B (de)
BE (1) BE690534A (de)
CH (1) CH455945A (de)
DE (1) DE1589076C3 (de)
ES (1) ES334684A1 (de)
FR (1) FR1504176A (de)
GB (1) GB1166659A (de)
IL (1) IL26908A (de)
NL (1) NL6617128A (de)
SE (1) SE325336B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3506887A (en) * 1966-02-23 1970-04-14 Motorola Inc Semiconductor device and method of making same
GB1175667A (en) * 1966-04-07 1969-12-23 Associated Semiconductor Mft Improvements in the Electrodeposition of Metals using a Composite Mask
US3537175A (en) * 1966-11-09 1970-11-03 Advalloy Inc Lead frame for semiconductor devices and method for making same
US3507756A (en) * 1967-08-04 1970-04-21 Bell Telephone Labor Inc Method of fabricating semiconductor device contact
US3658489A (en) * 1968-08-09 1972-04-25 Nippon Electric Co Laminated electrode for a semiconductor device
US3620932A (en) * 1969-05-05 1971-11-16 Trw Semiconductors Inc Beam leads and method of fabrication
US3708403A (en) * 1971-09-01 1973-01-02 L Terry Self-aligning electroplating mask
US3926747A (en) * 1974-02-19 1975-12-16 Bell Telephone Labor Inc Selective electrodeposition of gold on electronic devices
US4011144A (en) * 1975-12-22 1977-03-08 Western Electric Company Methods of forming metallization patterns on beam lead semiconductor devices
US4988412A (en) * 1988-12-27 1991-01-29 General Electric Company Selective electrolytic desposition on conductive and non-conductive substrates
WO1991014288A1 (en) * 1990-03-07 1991-09-19 Santa Barbara Research Center Magnetoresistor structure and operating method
CN111945128A (zh) * 2020-08-18 2020-11-17 江苏能华微电子科技发展有限公司 一种提高铂与衬底黏附性的方法及其产品

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3287612A (en) * 1963-12-17 1966-11-22 Bell Telephone Labor Inc Semiconductor contacts and protective coatings for planar devices
US3325379A (en) * 1962-05-22 1967-06-13 Hazeltine Research Inc Method of making metallic patterns having continuous interconnections
NL134170C (de) * 1963-12-17 1900-01-01
US3274670A (en) * 1965-03-18 1966-09-27 Bell Telephone Labor Inc Semiconductor contact

Also Published As

Publication number Publication date
GB1166659A (en) 1969-10-08
DE1589076C3 (de) 1980-11-06
NL6617128A (de) 1967-06-08
DE1589076B2 (de) 1975-05-22
BE690534A (de) 1967-05-16
SE325336B (de) 1970-06-29
CH455945A (de) 1968-05-15
IL26908A (en) 1970-11-30
ES334684A1 (es) 1967-11-01
AT266219B (de) 1968-11-11
US3388048A (en) 1968-06-11
FR1504176A (fr) 1967-12-01

Similar Documents

Publication Publication Date Title
DE4292563C1 (de) Verfahren zur Metallisierung von Substraten unter Verwendung einer Verarmungsreaktions-Metalloxid-Reduzierung
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE3314100A1 (de) Verfahren zum herstellen eines integrierten kondensators und eine auf diese weise erhaltene anordnung
DE2401333A1 (de) Verfahren zur herstellung von isolierfilmen auf verbindungsschichten
DE1589076A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2734176A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2713532A1 (de) Verfahren zur herstellung von ober- und unterhalb einer erdungsebene, die sich auf einer seite eines substrats befindet, verlaufenden verdrahtungen
DE2509912A1 (de) Elektronische duennfilmschaltung
DE2313106A1 (de) Verfahren zum herstellen eines elektrischen verbindungssystems
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE1614306B2 (de) Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement
DE2261337A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE2358495A1 (de) Verfahren zur herstellung von substraten mit verbundenen leiterschichten
DE1764758A1 (de) Verfahren zum Bilden von Anschlussleitungen an einen Koerper aus Halbleitermaterial
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
EP0249834A2 (de) Herstellung von Feinstrukturen für die Halbleiterkontaktierung
DE3006117A1 (de) Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen
DE1665395B1 (de) Verfahren zur herstellung gedruckter leiterplatten
DE2540301A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung
DE2045304A1 (de) Verfahren zur Herstellung einer lokalisierten Zone in einem Halbleiter korper
DE2315845A1 (de) Verfahren zur herstellung von aus schichten bestehenden elektrischen schaltungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)