DE2024822B2 - Verfahren zur erzeugung von masken fuer die herstellung von mikrobauelementen - Google Patents

Verfahren zur erzeugung von masken fuer die herstellung von mikrobauelementen

Info

Publication number
DE2024822B2
DE2024822B2 DE19702024822 DE2024822A DE2024822B2 DE 2024822 B2 DE2024822 B2 DE 2024822B2 DE 19702024822 DE19702024822 DE 19702024822 DE 2024822 A DE2024822 A DE 2024822A DE 2024822 B2 DE2024822 B2 DE 2024822B2
Authority
DE
Germany
Prior art keywords
layer
chemical composition
changed
substrate
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702024822
Other languages
English (en)
Other versions
DE2024822A1 (de
DE2024822C3 (de
Inventor
Yutaka Hoya Tarui Yasuo Kitatama Tokio Hayashi (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Publication of DE2024822A1 publication Critical patent/DE2024822A1/de
Publication of DE2024822B2 publication Critical patent/DE2024822B2/de
Application granted granted Critical
Publication of DE2024822C3 publication Critical patent/DE2024822C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Bipolar Transistors (AREA)
  • Electron Beam Exposure (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Erzeugung von Masken für die Herstellung von Mikrobauelementen, bei dem auf der Oberfläche eines Substrats eine Stoffschicht gebildet wird, die die Substratoberfläche gemäß einer vorgegebenen Gestalt nur teilweise abdeckt, und bei dem anschließend die chemische Zusammensetzung der Stoffschicht geändert wird.
Ein derartiges Verfahren ist aus der US-PS 32 10 214 bekannt.
Bei diesem bekannten Verfahren wird ein leitfähiger Film aus einem leicht oxidieibaren Metall auf dem mit dem Umkehrmuster versehenen Substrat aufgebracht, dann stark erhitzt, so daß das oxidierbare Metall in Oxid übergeht, und dieses Oxid dann mit einem geeigneten Lösungsmittel gelöst, so daß das gewünschte Muster des leitfähigen Films erhalten wird. Bei diesem Verfahren ist die Genauigkeit des zu erzielenden Musters und die geringstmögliche Strichstärke durch den Einsatz der Fotogravurtechnologie begrenzt.
Der Erfindung liegt die Aufgabe zugrunde, masken für exaktere und feinere Muster zu bilden, als sie mit Fotogravurtechnologie zu erhalten sind.
Die Lösung dieser Aufgabe ist im kennzeichnenden
Teil des Hauptanspruchs angegeben.
Aus der US-PS 34 19 480 ist es bei der Herstellung von Halbleiterbauelementen bekannt, eine Oxidschicht aus einem siliciumhaltigen Dotierstoff für einen LHtfähigkeitstyp zu verwenden, der dem des Substrats entgegengesetzt ist. Es ist jedoch dieser Druckschrift kein Verfahren zu entnehmen, wonach unterschiedliche Verunreinigungen enthaltende Zonen so nah beieinander angeordnet werden können, daß die mit der ίο Fotogravurtechnologie gegebene Grenze unterschritten wird. Aus der DT-OS 18 07 106 ist es bekannt, Oxide und Nitride für Maskierungsschichten bei der Halbleiterherstellung zu verwenden.
Das erfindungsgemäße Verfahren kann durch vorteilhafte Ausgestaltungen nach den Merkmalen der Unteransprüche für Einzelfälle noch verbessert bzw. besonderen Gegebenheiten angepaßt werden.
Ausführungsbeispiele des erfindungsgemäßen Verfahrens werden nachfolgend anhand der Zeichnung näher beschrieben, in welcher die gleichen oder äquivalente Elemente mit den gleichen Bezugsziffern und -zeichen versehen sind. Es zeigen
Fig. l(a), l(b) und l(c) Schnittansichten, weiche das Prinzip der einzelnen Verfahrensstufen zeigen; Fig.2(a) und 2(b) ähnliche Schnittansichten, welche die Verfahrensstufen eines Ausführungsbeispiels zeigen und
Fig.3(a) und 3(b) ähnliche Schnittansichten, welche die Verfahrensstufen eines weiteren Ausführungsbeispiels zeigen.
Im allgemeinen kann eine Dicke der Oxydschicht, Nitridschicht u. dgl. mit einer Genauigkeit bis zu 100 Ä und mit einer hohen Reproduzierbarkeit erzielt werden, wenn die Zeit, die Temperatur, die Lösung oder die Atmosphäre, die zur Anwendung bei der Oxydation oder Nitrierung bestimmt sind, und die Oxydationsspannung im Falle einer anodischen Oxydation usw. geregelt werden.
Eine feinere Abmessung wird im Vergleich zu der durch das Fotogravurverfahren begrenzten Abmessung erzielt, wenn die vorangehend beschriebenen Maßnahmen angewendet werden. Das heißt, es wird, wie in F i g. 1 gezeigt, (a) auf der Oberfläche eines zu bearbeitenden Stoffes 100 eine weitere Stoffschicht 200 von beliebiger Gestalt gebildet und (b) nachdem die chemische Zusammensetzung ihres an die freie Oberfläche angrenzenden Stoffschichtteils 201 geändert worden ist, (c) diese Stoffschicht durch eine öffnung 202 entfernt, welche durch den Stoffschichtteil 201 gebohrt worden ist, dessen chemische Zusammensetzung geändert worden ist, worauf ein Teil 203 des Stoffschichtteils 201, der sich mit dem Stoff 100 in Kontakt befindet, als Fabrikationsmittel zur Bestimmung der Fabrikationsabmessung und Muster verwendet wird. Zuerst sei die Beschreibung eines Ausführungsbeispiels für den Fall gegeben, bei welchem ein Muster mit einer feinen Abmessung verwendet wird, d. h. es wird eine Aluminium-Dünnschicht 2O0A unter Vakuum auf die Oberfläche eines Halbleiters lOOA aufgedampft, wie in F i g. 2(a) gezeigt, worauf sie in eine beliebige Gestalt durch das Fotogravurverfahren geformt wird. In diesem Falle kann die Abmessung ausreichend größer als ein Mikron sein.
Sodann wird, wie in F i g. 2(b) gezeigt, die Aluniinium-
°5 Dünnschicht teilweise durch anodische Oxydation oxydiert und ein Loch 202/4 in einen Teil der
Oxydschicht 20M gebohrt, worauf beispielsweise eine
wässerige Lösung von Chemikalien, wie NaOH1
verwendet wird, um das Aluminium 200/4 durch Auflösung zu entfernen, wobei die übrige Oxydschicht als Diffusionsmaske zur Durchführung der Störstoffdiffusion in den Halbleiter in der Atmosphäre des Verunreinigungsgases verwendet wird.
Die erhaltenen Halbleiterzonen 1OM und 103,4 können mit einem Leitfähigkeitstyp geformt werden, der von demjenigen des Schichtträgers 100,4 verschieden ist, so daß, wenn diffundierte Zonen 101/4 und 103/4 auf beiden Seiten der Oxydschicht 201.4 als Kathode (Quelle) oder Anode (Abfluß) verwendet weiden, es möglich ist, einen MOS-Transistor mit einem extrem kurzen Strompfad zu erhalten, und wenn die Zone 101/4 als Emitter verwendet wird und die Zone 103/4 als Collector, kann er als seitlicher Transistor mit extrem kleiner Basisweite verwendet werden.
Der Abstand zwischen den Zonen 101A und 103/4 wird nur durch die Dicke der Oxydschicht 201/4 und durch die Strecke der Störstoffdiffusion bestimmt, so daß keine Beziehung zum Fotogravurverfahren besteht, weshalb eine kleine Abmessung und hohe Genauigkeit erreicht werden können.
In diesem Falle kann die auf dem Halbleiter zu bildende Stoffschicht nicht nur aus Aluminium bestehen, sondern es kann auch der Stoff von beliebiger Gestalt aus der Verbindung desselben als Diffusionsmaske verwendet werden.
Ein weiteres Ausführungsbeispiel, bei welchem eine ausgezeichnete Genauigkeit erzieit werden kann, sei nun in Verbindung mit F i g. 3(a) und 3(b) beschrieben. Bei diesem Beispiel wird die Oxydschicht 201/4 auf der Oberfläche des Halbleiters, wie in Fig.3(a) gezeigt, durch das gleiche Verfahren wie bei dem Beispiel nach F i g. 2(a) und 2(b) gebildet und ferner eine Oxydschicht 300 aus einem Silicium enthaltenden Störstoff von einem Leitfähigkeitstyp, der dem des Schichtträgers 100/4 entgegengesetzt ist, auf diesem gebildet. Die öffnung 202/1 wird durch die Oxydschichten 201A und 300 gebohrt, das Aluminium durch diese Bohrung entfernt und darauf Wärme zugeführt, um die Diffusion zu bewirken.
Nachfolgend wird eine Störstoffdiffusion vom gleichen Leitfähigkeitstyp wie der des Schichtträgers durchgeführt, ohne daß die Oxydschicht 300 entfernt wird, wenn sie dünn ist, oder nach dem Entfernen derselben, wenn sie dick ist, und zwar in der Atmosphäre des Verunreinigungsgases.
In diesem Falle wird die Diffusionslänge so gewählt, daß sie kürzer als die anfängliche Diffusionsstrecke wird, wie in F i g. 3{b) gezeigt. Es sei angenommen, daß die erhaltenen Halbleiterzonen 10M, 102/4 und 103Λ als Teil hoher Störstoffkonzentration der Abfluß- bzw. Anodenzone, als Zone, in deren Oberfläche ein Strompfad geformt ist, und als Quellen- oder Kathodenzone verwendet werden, so daß es möglich ist, einen MOS-Transistor zu erhalten, der einen kleinen Abflußwiderstand hat und für hohe Spannung geeignet ist. In diesem Falle wird auf der Oberfläche des Halbleiters die Lage der Zone 102/4, in welcher ein Strompfad gebildet wird, und der Zone 101/4 von hoher Störstoffkonzentration selbsttätig durch die Dicke der Oxydschicht 2OM bestimmt. Ferner wird die Strecke des kürzeren Teils an der Oberfläche der Zone 102/4 durch die Anwendung eines Doppeldiffusionsprozesses bestimmt, bei welchem die Oxydschicht 2OM als identische Diffusionsmaske verwendet wird, um dadurch einen sehr kurzen Strompfad mit ausgezeichneter Genauigkeit zu erhalten.
Aus den vorangehenden Ausführungsbeispielen ergibt sich, daß die Herstellung eines Musters von kleiner Abmessung möglich wird und eine Lageausrichtung von hoher Genauigkeit erzielt werden kann. Selbst wenn der Rand der Aluminium-Dünnschicht 200/4, der durch Fotogravur gebildet wird, unregelmäßig und von geringer Genauigkeit ist, ist die Breite des durch Verwendung der Oxydschicht zu erzielenden Musters am jedem Teil konstant, so daß keine Gefahr besteht, daß die Zonen 1OM und 103/4 in den F i g. 2(a) und 2(b) gekürzt werden. Die Stoffe, auf welche die Maske anwendbar ist, sind nicht nur Halbleiter, sondern auch Metall, z. B. Platin, und im letzteren Falle kann das Ätzen des Miniaturmusters des Platindünnfilms leicht unter Verwendung der Oxydschicht 2OM als Maske geschehen. Ferner kann die als Maske zu verwendende Schicht nicht nur die Oxydschicht sein, sondern es können auch verschiedene Arten von Schichten, beispielsweise eine Nitridschicht, vorgesehen werden.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zur Erzeugung von Masken für die Herstellung von Mikrobauelementen, bei dem auf der Oberfläche eines Substrats eine Stoffschicht gebildet wird, die die Substratoberfläche gemäß einer vorgegebenen Gestalt nur teilweise abdeckt, und bei dem anschließend die chemische Zusammensetzung der Stoffschicht geändert wird, dadurch gekennzeichnet, daß nur in dem an die freie Oberfläche der Stoffschicht (200) und an das Substrat (100) angrenzenden Teil der Stoffschicht (200) deren chemische Zusammensetzung verändert wird, daß in den Stoffschichtteil (201) mit veränderter chemischer Zusammensetzung mindestens ein Loch (202) gebohrt wird, daß durch dieses Loch (202) hindurch der in seiner Zusammensetzung chemisch unverändert gebliebene Teil der Stoffschicht (200) entfernt wird, und daß der das Substrat kontaktierende Teil (203) der in ihrer chemischen Zusammensetzung geänderten Stoffschicht (201) als Maske verwendet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem Ändern der chemischen Zusammensetzung eines Teils der Stoffschicht eine Oxidschicht (300) aus einem siliciumhaltigen Dotierstoff von einem Leitfähigkeitstyp, der dem des Substrats entgegengesetzt ist, auf dem in seiner chemischen Zusammensetzung veränderten Stoffschichtteil! gebildet wird, und daß nachfolgend zumindest eine Öffnung sowohl in den in seiner chemischen Zusammensetzung veränderten Stoffschichtteil (20\A) als auch in die Oxidschicht (300) gebohrt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Stoffschicht zur Veränderung ihrer chemischen Zusammensetzung oxidiert wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Stoffschicht zur Veränderung ihrer chemischen Zusammensetzung in ein Nitrid überführt wird.
DE2024822A 1969-10-15 1970-05-21 Verfahren zur Erzeugung von Masken für die Herstellung von Mikrobauelementen Expired DE2024822C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP44081843A JPS4939873B1 (de) 1969-10-15 1969-10-15

Publications (3)

Publication Number Publication Date
DE2024822A1 DE2024822A1 (de) 1971-04-22
DE2024822B2 true DE2024822B2 (de) 1977-09-15
DE2024822C3 DE2024822C3 (de) 1978-05-24

Family

ID=13757738

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2024822A Expired DE2024822C3 (de) 1969-10-15 1970-05-21 Verfahren zur Erzeugung von Masken für die Herstellung von Mikrobauelementen

Country Status (5)

Country Link
US (1) US3690966A (de)
JP (1) JPS4939873B1 (de)
DE (1) DE2024822C3 (de)
GB (1) GB1311684A (de)
NL (1) NL140365B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3015356A1 (de) * 1980-04-22 1981-10-29 Robert Bosch Gmbh, 7000 Stuttgart Freitragende schichten sowie verfahren zur herstellung freitragender schichten, insbesondere fuer sensoren fuer brennkraftmaschinen
EP0073136A1 (de) * 1981-08-19 1983-03-02 Konica Corporation Material für Photomasken

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3747202A (en) * 1971-11-22 1973-07-24 Honeywell Inf Systems Method of making beam leads on substrates
US3775262A (en) * 1972-02-09 1973-11-27 Ncr Method of making insulated gate field effect transistor
US3926694A (en) * 1972-07-24 1975-12-16 Signetics Corp Double diffused metal oxide semiconductor structure with isolated source and drain and method
JPS5024084A (de) * 1973-07-05 1975-03-14
NL188432C (nl) * 1980-12-26 1992-06-16 Nippon Telegraph & Telephone Werkwijze voor het vervaardigen van een mosfet.
CN113053736B (zh) * 2021-03-11 2024-05-03 捷捷半导体有限公司 一种半导体器件制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3015356A1 (de) * 1980-04-22 1981-10-29 Robert Bosch Gmbh, 7000 Stuttgart Freitragende schichten sowie verfahren zur herstellung freitragender schichten, insbesondere fuer sensoren fuer brennkraftmaschinen
EP0073136A1 (de) * 1981-08-19 1983-03-02 Konica Corporation Material für Photomasken

Also Published As

Publication number Publication date
JPS4939873B1 (de) 1974-10-29
DE2024822A1 (de) 1971-04-22
GB1311684A (en) 1973-03-28
US3690966A (en) 1972-09-12
DE2024822C3 (de) 1978-05-24
NL7007474A (de) 1971-04-19
NL140365B (nl) 1973-11-15

Similar Documents

Publication Publication Date Title
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE1266609B (de) Verfahren zur Herstellung von insbesondere aus Siliciummonoxyd bestehenden Diffusions- und Legierungsmasken auf Halbleiteroberflaechen durch Aufdampfen im Vakuum
DE2740757C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2024822C3 (de) Verfahren zur Erzeugung von Masken für die Herstellung von Mikrobauelementen
DE2839044C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Sperrschicht
DE1589076C3 (de) Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE2556038A1 (de) Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen
DE69113673T2 (de) Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung.
DE1918054A1 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE1908901C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE1640470A1 (de) Verfahren zum Herstellen von scharf definierten Aperturen in einer isolierenden Schicht bzw.in Halbleitermaterial,insbesondere zur gegenseitigen elektrischen Isolierung verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltungselemente
DE2453528C2 (de) Maskierungsverfahren
DE2613759C3 (de) Verfahren zum Herstellen eines mehrschichtigen MetaUanschluBkontaktes für ein Halbleiterbauelement
DE2532608C2 (de) Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2245368A1 (de) Halbleitertechnisches herstellungsverfahren

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee