DE2004754C3

DE2004754C3 - Umlaufspeicher für eine digitale Datenverarbeitungsanlage

Info

Publication number: DE2004754C3
Application number: DE19702004754
Authority: DE
Inventors: Goro Osaka Hamano (Japan)
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1969-02-26
Filing date: 1970-01-29
Publication date: 1977-03-10

Description

vier Speicher sind in einem Umlaufspeicher bitseriell, in Zeitteilung speicherserieU und ziffernseriell gespeichert

In der folgenden Beschreibung werden die Inkalte des ersten, des zweiten, des dritten und des vierten Speichers mit A, B. Cbzw. Dbezeichnet Die Inhalte der ersten und zweiten Ziffern jedes Speichers werden dargestellt durch Al. B-I, Ci, D-X, A-Z B-X CX und D-X Die anderen Inhalte jedes Speichers werden auf die gleiche Weise dargestellt.

Gemäß Fig. I wird ein Ausgangssignal eines 152-Hit-Schieberegisters 15 in ^Bit-Schieberegister 3 und 4 geschoben, die hinter einem Sperrglied 2 in Reihe geschaltet sind Das Ausgangssignal des 4-Bit-Schieberegisters 4 gelangt über ein Sperrglied 7 und ein Oderglied 8 auf eine Eingangsklemme des 152-Bit-Schieberegisters 15. Unter Verwendung der Schieberegister 15. 3 und 4 kann ein 160-Bit-Schieberegister aufgebaut werden.

In Fig.2 ist CL der Hau_r«akt, der auf die Schieberegister 3,4 und 15 und gegebenenfalls auch auf andere Schaltungen gegeben wird. T₁, T₂, T₄ und T_t sind Taktimpulse, die die Zeit der Ausgangssignale vom ^-Bit-Schieberegister 15 darstellen, und sie entsprechen dem Code »1«, dem Code »2«, dem Code »4« bzw. dem Code »8« der BCD-Codes.

Ta. Tb. T₁ und To sind die Taktimpulse, die die Zeit der Ausgangssignale des ^-Bit-Schieberegisters 15 darstellen und dem Inhalt des ersten, des zweiten, des dritten bzw. des vierten Speichers entsprechen.

T-I, T-2, T-3, Γ-4, T-5, TS. T-T, TS. TS und 7-10 sind die Taktimpulse, die die Zeit der Ausgangssignale des 152-Bit-Schieberegisters 15 darstellen und der ersten Ziffer, der zweiten Ziffer usw. bis zur zehnten Ziffer, von der Ziffer niedrigster Wertigkeit aus, entsprechen.

Aus der Beschreibung geht hervor, daß der 160-Bit-Umlaufspeicher einen ersten Speicher, einen zweiten Speicher, einen dritten Speicher und einen vierten Speicher aufweist, die bitseriell, in Zeitteilung speicherserieU und ziffernseriell angeordnet sind.

Im ersten Operationsschritt erzeugt ein Befehlsimpulsgenerator 18 einen Befehlsimpuls, dessen Impulsbreite gleich der Zeil ist, die der 160-Bit-Umlaufspeicher benötigt, um einen Umlauf auszuführen. Der Befehlsimpuls bewirkt die Übertragung des Inhaltes des dritten Speichers in den ersten Speicher über ein Undglied 9 zur Zeit Tf. Zu dieser Zeit Tc sind die Sperrglieder 2 und 7 über ein Oderglied 10 geschlossen, weil ein Ausgangssignal eines Undglieds 17 zu logisch »1« wird. Zur Zeit Ti und Ta wird der Inhalt des ersten Speichers ebenfalls über das Undglied 9 in den dritten Speicher so übertragen, da das Ausgangssignal eines Undgliedes 16 logisch»!« wird.

Da die Speicher in dem Umlaufspeicher der Reihe nach angeordnet sind, d. h. zuerst der erste, dann der zweite, der dritte und der vierte Speicher, werden die Inhalte jeder Ziffer des ersten Speichers in dem dritten Speicher an einer Ziffernstelle angeordnet, die um eine Ziffer niedriger ist als im ersten Speicher. Demnach werden die Inhalte des ersten Speichers in den dritten Speicher übertragen und gleichzeitig um eine Ziffer nach rechts verschoben.

In der F i g. 3 zeigt das Bezugszeichen (A) die Anfangszustände der Speicher. Diese Speicherzustände ändern sich nach dem ersten Operationsschritt zu (B)

Im zweiten Operationsschritt wird die gleiche Operation wie im ersten Schritt ausgeführt. Das Bezugszeichen (C) zeigt den Endzustand der Speicher nach dem zweiten Operationsschritt Damit sind die Inhalte des ersten und des dritten Speichers gleichzeitig um eine Ziffer nach rechts verschoben.

Die obige Beschreibung erklärt, daß die die Inhalte von zwei Speichern (A und C) der vier Speicher (A, B. C und D) nach rechts verschiebende Operation vollendet ist durch Wiederholung einer Anzahl von Operationen, in der die erste Operation den Inhalt des vordersten Speichers (A) von zwei Speichern (A und C) in den hintersten Speicher (C) von zwei Speichern (A und Qan eine Ziffernstelle überträgt, die um eine Ziffer niedriger ist als die normale Ziffernstelle, und die zweite Operation die Inhalte der zwei Speicher (A und C) mit Ausnahme des vordersten Speichers (A) um eine Ziffernsielle in den beiden Speichern (A und C) nach vorn verschiebt, indem die Schieberegister 3 und 4 in jedem Operationsschritt umgangen werden, bis alle Inhalte der zwei Speicher (A und C)um eine Ziffer nach rechts verschoben sind.

Die nach rechts verschiebende Operation für die Inhalte von mehr als zwei Speichern kann auf die gleiche Weise ausgeführt werden.

Es wurde schon erwähnt, daß der Umlaufspeicher gemäß der Erfindung die Zahl der 4-Bit-Schieberegister, die bei einem herkömmlichen Umlaufspeicher für die Rechtsverschiebung notwendig sind, verringert. Diese Verringerung ist nicht begrenzt auf den Fall des 4- Bit-Schieberegisters.

Selbstverständlich ist die Erfindung nicht auf die genaue dargestellte und beschriebene Konstruktion begrenzt, sondern es können zahlreiche Abänderungen vorgenommen werden, ohne daß der im beiliegenden Anspruch festgelegte Bereich der Erfindung verlassen wird.

Hierzu 2 Blatt Zeichnungen

Claims

Patentanspruch:

Umlaufspeicher für eine digitale Datenverarbeitungsanlage, in dem die Informationen aus einer Vielzahl von Speichern seriell gespeichert werden, wobei der Umlaufspeicher besteht aus einem ersten Schieberegister, einem weiteren Schieberegister, das von dem ersten Schieberegister ein Ausgangssignal erhält, einer Eingangs-Verknüpfungsschaltung, die an das erste Schieberegister angeschlossen ist, einem Signalweg, der von der Eingangs-Verknüpfungsschaltung gewählt werden kann und ein anderes Ausgangssignal von dem ersten Schieberegister auf das weitere Schieberegister gibt, einem weiteren Signalweg, der von der Eingangs-Verknüpfungsschaltung gewählt werden kann und ein Ausgangssigna' des weiteren Schieberegisters auf das erste Schieberegister gibt, wobei der weitere Signalweg von dem weiteren Schieberegister mit einer Verzögerung beaufschlagt wird, und aus einer Steuerschaltung, die an die Eingangs-Verknüpfungsschaltung angeschlossen ist und diese steuert, dadurch gekennzeichnet, daß die aufeinanderfolgenden Ziffern jedes der Vielzahl von Speicherinhalten nicht sequentiel¹ im Datenzug auftreten, sondern daß diejenigen Ziffern, die die gleiche Ordung innerhalb jedes der Vielzahl von Speicherinhalten darstellen, sequentiell zusammengefaßt sind, daß die Inhalte von mindestens zwei aus der Vielzahl von Speichern in einem Schritt um eine Stelle nach rechts verschoben werden, daß das Eingangs-Verknüpfungsglied (7,8,9) durch Wahl des Signalweges den Inhalt des vordersten der mindestens zwei Speicher zum hintersten der mindestens zwei Speicher in eine um eine Ziffer niedrigere Stelle als die normale Stelle des vordersten Speichers übertrag! und den Inhalt der mindestens zwei Speicher in diesen Speichern um eine Speicherstelle nach vorn überträgt, und daß die Steuerschaltung (10, 16, 17, 18) arbeitet, bis sämtliche Inhalte der mindestens zwei Speicher um eine Stelle nach rechts verschoben worden sind.

45

Die Erfindung betrifft einen Umlaufspeicher für eine digitale Datenverarbeitungsanlage, in dem die Informationen aus einer Vielzahl von Speichern seriell gespeichert werden, wobei der Umlaufspeicher besteht «us einem ersten Schieberegister, einem weiteren Schieberegister, das aus dem ersten Schieberegister ein Auiigangssignal erhält, einer Eingangs-Verknüpfungs- »chaltung, die an das erste Schieberegister angeschlosten ist. einem Signalweg, der von der Eingangs-Verknüpfungsschaltung gewählt werden kann und ein •nderes Ausgangssignal von dem ersten Schieberegister ■uf das weitere Schieberegister gibt, einem weiteren Signalweg, der von der Eingangs-Verknüpfungsschal- ⁽>° lung gewählt werden kann und ein Ausgangssignal des weiteren Schieberegisters auf das erste Schieberegister gibt, wobei der weitere Signalweg von dem weiteren Schieberegister mit einer Verzögerung beaufschlagt wird, und aus einer Steuerschaltung, die an die ⁶S Eingangs-Verknüpfungsschaltung angeschlossen ist und diese steuert.

Die DT-AS 12 02 035 offenbart eine Anordnung mit einer Rückkopplungs-Verzögerungsleitung als Umlaufspeicherelement und eine Datenverarbeitungseinrichtung. In der bekannten Anordnung wird die Information seriell gespeichert, und zwei Signalflußwege können mittels einer Verknüpfungsschaltung gewählt werden, wobei einer der Signalflußwege mittels eines weiteren Schieberegisters einer Verzögerung unterworfen isL

Der bekannte Umlaufspeicher hat jedoch Nachteile. Der Inhalt irgendeines Speichers läßt sich nach rechts verschieben durch Kürzen des Signalumlaufweges, d. h. durch Umgehen des anderen Schieberegisters, wenn die Inhalte einer Vielzahl von Speichern in einem Umlaufregister bitseriell, in Zeitteilung speicherseriell und ziffernseriell gespeichert sind, d. h. so, daß die Stellen, die die gleiche Ordnung in jedem der Vielzahl von Speichern haben, sequentiell zusammengefaßt werden. Die Länge des anderen Schieberegisters hängt jedoch von der Zahl der Speicher, deren Inhalte im Umlaufspeicher gespeichert werden wollen, und von der eine Stelle bildenden Bitzahl ab, und wächst rasch an, wenn der Umlaufspeicher den Inhalt von vielen Speichern aufnehmen soll. Ein solcher Umlaufspeicher und die Umlaufsteuerschaltung werden kompliziert und teuer.

Es ist die Aufgabe der vorliegenden Erfindung, einen Umlaufspeicher für eine digitale Datenverarbeitungsanlage zu schaffen, bei dem das Schieberegister kürzer sein Kann als bei herkömmlichen Umlaufspeichern, um den Inhalt von mindestens zwei Speichern rechtszuverschieben.

Diese Aufgabe wird dadurch gelöst, daß die aufeinanderfolgenden Ziffern jedes der Vielzahl von Speicherinhalten nicht sequentiell im Datenzug auftreten, sondern daß diejenigen 7iffern, die die gleiche Ordnung innerhalb jedes der Vielzahl von Speicherinhalten darstellen, sequentiell zusammengefaßt sind, daß die Inhalte von mindestens zwei aus der Vielzahl von Speichern in einem Schritt um eine Stelle nach rechts verschoben verden, daß das Eingangs-Verknüpfungsglied durch Wahl des Signalweges den Inhalt des vordersten der mindestens zwei Speicher zum hintersten der mindestens zwei Speicher in eine um eine Ziffer niedrigere Stelle als die normale Stelle des vordersten Speichers überträgt und den Inhalt der mindestens zwei Speicher in diesen Speichern um eine Speicherstelle nach vorn überträgt, und daß die Steuerschaltung arbeitet, bis sämtliche Inhalte der mindestens zwei Speicher um eine Stelle nach rechts verschoben worden sind.

Die Erfindung wird dem Fachmann aus der folgenden Beschreibung und den Zeichnungen deutlich werden, in denen

Fig. 1 ein Blockdiagramm eines Umlaufspeichers für eine digitale Datenverarbeitungseinrichtung gemäß der Erfindung zeigt,

F i g. 2 ein Diagramm der Taktimpulse zeigt, die bei dem in F i g. 1 gezeigten Umlaufspeicher verwendet werden, und

F i g. 3 ein Diagramm ist, das die Daten in den Speichern zur Erklärung der Operationen des in der F i g. 1 gezeigten Umlaufspeichers gemäß der Erfindung zeigt.

Die folgende Beschreibung bezieht sich zum leichten Verständnis der Erfindung auf eine solche digitale Datenverarbeitungseinrichtung, die vier Speicher aufweist, von denen jeder eine Kapazität von zehn Ziffern besitzt und die Zahlen in binär codierter Dezimalform (BCD) enthält, d.h. im 1 2-4-8-Code. Die Inhalte dieser