DE2004754B2 - Umlaufspeicher fuer eine digitale datenverarbeitungsanlage - Google Patents

Umlaufspeicher fuer eine digitale datenverarbeitungsanlage

Info

Publication number
DE2004754B2
DE2004754B2 DE19702004754 DE2004754A DE2004754B2 DE 2004754 B2 DE2004754 B2 DE 2004754B2 DE 19702004754 DE19702004754 DE 19702004754 DE 2004754 A DE2004754 A DE 2004754A DE 2004754 B2 DE2004754 B2 DE 2004754B2
Authority
DE
Germany
Prior art keywords
memory
shift register
memories
contents
circulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702004754
Other languages
English (en)
Other versions
DE2004754C3 (de
DE2004754A1 (de
Inventor
Goro Osaka Hamano (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1519769A external-priority patent/JPS5529454B1/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE2004754A1 publication Critical patent/DE2004754A1/de
Publication of DE2004754B2 publication Critical patent/DE2004754B2/de
Application granted granted Critical
Publication of DE2004754C3 publication Critical patent/DE2004754C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/4915Multiplying; Dividing
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • G06F5/017Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising using recirculating storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Complex Calculations (AREA)
  • Image Processing (AREA)

Description

vier Speicher sind in einem Umlaufspeicher bitseriell, in Zeitieilung speicherseriell und ziffernseriell gespeichert.
In der folgenden Beschreibung werden die Inhalte des ersten, des zweiten, des dritten und des vierten Speiehers mit A. B. ("bzw. D bezeichne'.. Die Inhalte der ί ersten und zweiten Ziffern jedes Speichers werden dargestellt durch AX. B-X. CX, D-X, A-2. B-2. C 2. und D-2. Die anderen Inhalte jedes Speichers werden auf die gleiche Weise dargestellt.
Gemäß Fig. I wird ein Ausgangssignal eines iu 152·Bit-Schieberegisters 15 in 4-Bii-Schieberegister 3 und 4 geschoben, die hinter einem Sperrglied 2 in Reihe geschaltet sind. Das Ausgangssignal des 4-BitSchieberegisters 4 gelangt über ein Sperrglied 7 und ein Oderglied 8 auf eine Eingangsklemrne des 152-Bit- is Schieberegisters 15. Unter Verwendung der Schieberegister 15. 3 und 4 kann ein lbO-Bit-Schieberegister aufgebaut werden.
In Fig. 2 ist CL der Haupttakt, der auf die Schieberegister 3,4 und 15 und gegebenenfalls auch auf >o andere Schaltungen gegeben wird. Γι, Γ;, 7» und 7", sind Taklimpulse, die die Zeit der Ausgangssignale vom ^-Bit-Schieberegister 15 darstellen, und sie entsprechen dem Code »1«, dem Code »2«, dem Code »4« b/w. dem Code »8« der BCD-Codes. :<
TV Tb. Tc und Tn sind die Taktimpulse, die die Zeil der Ausgangssignale des 152-Bit-Schieberegisters 15 darstellen und dem Inhalt des ersten, des /weilen, des dritten bzw. des vierten Speichers entsprechen.
Γ-Ι. Γ-2. Γ-3. TA, T-S. TS. T-T. TS. 7 9 und T-10 sind die Taktimpulse, die die Zeit der Ausgangssignale des ^-Bit-Schieberegisters 15 darstellen und der ersten Ziffer, der zw eiten Zitier usw. bis zur zehnten Ziffer, von der Ziffer niedrigster Wertigkeit aus. entsprechen.
Aus der Beschreibung geht hervor, daß der 160-Bit-Umlaufspeicher einen ersten Speicher, einen zweiten Speicher, einen dritten Speicher und einen vierten Speicher aufweist, die bitseriell, in Zeitieilung speicherseriell und ziffernseriell angeordnet sind.
Im ersten Operationsschritt erzeugt ein Befehlsimpulsgenerator 18 einen Befehlsimpuls, dessen Impulsbreite gleich der Zeii ist. die der 160-Bit-Umlaufspeicher benötigt, um einen Umlauf auszuführen. Der Befehlsimpuls bewirkt die Übertragung des Inhaltes des dritten Speichers in den ersten Speicher über ein Undglied 9 zur Zeit Tc- Zu dieser Zeit Tc sind die Sperrglieder 2 und 7 über ein Oderglied 10 geschlossen, weil ein Ausgangssignal eines Undglieds 17 zu logisch »1« wird. Zur Zeit Γ-1 und ΤΛ wird der Inhalt des ersten Speichers ebenfalls über das Undglied 9 in den dritten Speicher übertragen, da das Ausgangssignal eines Undgliedes 16 logisch »1« wird.
Da die Speicher in dem Umlaufspeicher der Reihe nach angeordnet sind. d. h. zuerst der erste, dann der zweite, der dritte und der vierte Speicher, werden die Inhalte jeder Ziffer des ersten Speichers in dem dritten Speicher an einer Ziffernstelle angeordnet, die um eine Ziffer niedriger ist als im ersten Speicher. Demnach werden die Inhalte des ersten Speichers in den dritten Speicher übertragen und gleichzeitig um eine Ziffer nach rechts verschoben.
In der Fig. 3 zeigt das Bezugszeichen (A) die Anfangszustände der Speicher. Diese Speicherzustände ändern sich nach dem ersten Operationsschritt zu (B).
Im zweiten Operationsschritt wird die gleiche Operation wie im ersten Schritt ausgeführt. Das Be/ugszeichen (C) zeigt den Endzustand der Speicher nach dem zweiten Operationsschritt. Damit sind die Inhalte des ersten und des dritten Speichers gleichzeitig um eine Ziffer nach rechts verschoben.
Die obige Beschreibung erklärt, daß die die Inhalte von zwei Speichern (A und Oder vier Speicher (A, B, C und Danach rechts verschiebende Operation vollendet ist durch Wiederholung einer Anzahl von Operationen. in der die erste Operation den Inhalt des vordersten Speichers (A) von zwei Speichern (A und C) in den hintersten Speicher (C)von zwei Speichern (A und Qan eine Ziffernstelle übertragt, die um eine Ziffer niedriger ist als die normale Ziffernstelle, und die zweite Operation die Inhalte der zwei Speicher (A und C) mit Ausnahme des vordersten Speichers (A) um eine Ziffernstelle in den beiden Speichern (A und C) nach vorn verschiebt, indem die Schieberegister 3 und 4 in jedem Operationsschritt umgangen werden, bis alle Inhalte der zwei Speicher und C)um eine Ziffer nach rechts verschoben sind.
Die nach rechts verschiebende Operation für die Inhalte von mehr als zwei Speichern kann auf die gleiche Weise ausgeführt werden.
Es wurde schon erwähnt, daß der Umlaufspeicher gemäß der Erfindung die Zahl der 4-Bit-Sdiieberegister, die bei einem herkömmlichen Umlaufspeicher für die Rechtsverschiebung notwendig sind, verringert. Diese Verringerung ist nicht begrenzt auf den Fall des 4-Bit-Schieberegisters.
Selbstverständlich ist die Erfindung nicht auf die genaue dargestellte und beschriebene Konstruktion begrenzt, sondern es können zahlreiche Abänderungen vorgenommen werden, ohne daß der im beiliegenden Anspruch festgelegte Bereich der Erfindung verlassen wird.
Hierzu 2 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Umlaufspeicher für eine digitale Datenverarbeitungsanlage, in dem die informationen aus einer s Vielzahl von Speichern senel! gespeichert werden. wobei der Umlaufspeicher besteht aus einem ersten Schieberegister, einem weiteren Schieberegister, das von dem ersten Schieberegister ein Ausgangssignal erhält, einer Eingangs-Verknüpfungsschaltung, die an das erste Schieberegister angeschlossen ist, einem Signalweg, der von der Eingangs-Verknüpfungsschaltung gewählt werden kann und ein anderes Ausgangssignal von dem ersten Schieberegister auf das weitere Schieberegister gibt, einem weiteren Signalweg, der von der Eingangs-Verknüpfungsschaltung gewählt werden kann und ein Ausgangssignal des weiteren Schieberegisters auf das erste Schieberegister gibt, wobei der weitete Signalweg von dem weiteren Schieberegister mit einer Verzögerung beaufschlagt wird, und aus einer Steuerschaltung, die an die Eingangs- Verknüpfungsschaltung angeschlossen ist und diese steuert, dadurch gekennzeichnet, daß die aufeinanderfolgenden Ziffern jedes der Vielzahl von Speichennhalten nicht sequentiell im Daten/ug auftreten, sondern daß diejenigen Ziffern, die die gleiche Ordung innerhalb jedes der Vielzahl von Speicherinhalten darstellen, sequentiell zusammengefaßt sind, daß die Inhalte von mindestens zwei aus der Vielzahl von Speichern in einem Schritt um eine Stelle nach rechts verschoben werden, daß das Eingangs-Verknüpfungsglied (7,8,9) durch Wahl des Signalweges den Inhalt des vordersten der mindestens zwei Speicher zum hintersten der mindestens zwei Speicher in eine um eine Ziffer niedrigere Stelle als die normale Stelle des vordersten Speichers überträgt und den Inhalt der mindestens zwei Speicher in diesen Speichern um eine Speicherstelle nach vorn überträgt, und daß die Steuerschaltung (10, 16, 17, 18) arbeitet, bis sämtliche Inhalte der mindestens zwei Speicher um eine Stelle nach rechts verschoben worden sind.
    45
    Die Erfindung betrifft einen Umlaufspeicher für eine digitale Datenverarbeitungsanlage, in dem die Informationen aus einer Vielzahl von Speichern seriell gespeichert werden, wobei der Umlaufspeicher besteht «us einem ersten Schieberegister, einem weiteren Schieberegister, das aus dem ersten Schieberegister ein Ausgangssignal erhält, einer Eingangs-Verknüpfungs-•chaltung, die an das erste Schieberegister angeschlos-•en ist, einem Signalweg, der von der Eingangs-Verknüpfungsschaltung gewählt werden kann und ein anderes Ausgangssignal von dem ersten Schieberegister tuf das weitere Schieberegister gibt, einem weiteren Signalweg, der von der Eingangs-Verknüpfungsschaltung gewählt werden kann und ein Ausgangssignal des Weiteren Schieberegisters auf das erste Schieberegister g.bt. wobei der weitere Signalweg von dem weiteren Schieberegister mit einer Verzögerung beaufschlagt wird, und aus einer Steuerschaltung, die an die ft5 Eingangs-Verknüpfungsschaltung angeschlossen ist und diese steuert.
    Die DT-AS 12 02 035 offenbart eine Anordnung mit einer Rückkopplung*-Verzögerungsleitung als Umlauf· speicherelement und eine Datenverarbeitungseinrichtung. In der bekannten Anordnung wird die Information seriell gespeichert, und zwei Signalflußwege können mittels einer Verknüpfungsschaltung gewähl: werden, wobei einer der Signalflußwege mittels eines weiteren Schieberegisters einer Verzögerung unterworfen ist.
    Der bekannte Umlaufspeicher hat jedoch Nachteile. Der Inhalt irgendeines Speichers läßt sich nach rechts verschieben durch Kurzen des Signalumlaufweges, d. h. durch Umgehen des anderen Schieberegisters, wenn die Inhalte einer Vielzahl von Speichern in einem Umlaufregister bitseriell, in Zeitteilung speicherseriell und ziffernseriell gespeichert sind. d. h. so, daß die Stellen, die die gleiche Ordnung in jedem der Vielzahl von Speichern haben, sequentiell zusammengefaßt werden. Die Länge des anderen Schieberegisters hängt jedoch von der Zahl der Speicher, deren Inhalte im Umlaufspeicher gespeichert werden wollen, und von der eine Stelle bildenden Bitzahl ab, und wächst rasch an, wenn der Umlaufspeicher den Inhalt von vielen Speichern aufnehmen sol). Ein solcher Umlaufspeicher und die Umlaufsteuerschaltung werden kompliziert und teuer.
    F.» ist die Aufgabe der vorliegenden Erfindung, einen Umlaufspeicher für eine digitale Datenverarbeitungsanlage zu schaffen, bei dem das Schieberegister kurzer sein kann als bei herkömmlichen Umlaufspeichern, um den 'nhalt von mindestens zwei Speichern rechtszuverschieben.
    Diese Aufgabe wird dadurch gelöst, daß die aufeinanderfolgenden Ziffern jedes der Vielzahl von Speicherinhalten nicht sequentiell im Datenzug auftreten, sondern daß diejenigen Ziffern, die die gleiche Ordnung innerhalb jedes der Vielzahl von Speicherinhalten darstellen, sequentiell zusammengefaßt sind, daß die Inhalte von mindestens zwei aus der Vielzahl von Speichern in einem Schritt um eine Stelle nach rechts verschoben werden, daß das Eingangs-Verknüpfungsglied durch Wahl des Signalweges den Inhalt des vordersten der mindestens zwei Speicher zum hintersten der mindestens zwei Speicher in eine um eine Ziffer niedrigere Stelle als die normale Stelle des vordersten Speichers überträgt und den Inhalt der mindestens zwei Speicher in diesen Speichern um eine Speicherstelle nach vorn überträgt, und daß die Steuerschaltung arbeitet, bis sämtliche Inhalte der mindestens zwei Speicher um eine Stelle nach rechts verschoben worden sind.
    Die Erfindung wird dem Fachmann aus der folgenden Beschreibung und den Zeichnungen deutlich werden, in denen
    F i g. 1 ein Blockdiagramm eines Umlaufspeichers für eine digitale Datenverarbeiturigseinrichtung gemäß der Erfindung zeigt,
    F i g. 2 ein Diagramm der Taktimpulse zeigt, die bei dem in Fig. 1 gezeigten Umlaufspeicher verwendet werden, und
    Fig. 3 ein Diagramm ist, das die Daten in den Speichern zur Erklärung der Operationen des in der F i g. 1 gezeigten Umlaufspeichers gemäß der Erfindung zeigt.
    Die folgende Beschreibung bezieht sich zum leichten Verständnis der Erfindung auf eine solche digitale Datenverarbeitungseinrichtung, die vier Speicher aufweist, von denen jeder eine Kapazität von zehn Ziffern besitzt und die Zahlen in binär codierter Dezimalform (BCD) enthält, d. h. im 1-2-4-8-Code. Die Inhalte dieser
DE19702004754 1969-02-26 1970-01-29 Umlaufspeicher für eine digitale Datenverarbeitungsanlage Expired DE2004754C3 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP1519869 1969-02-26
JP1519869 1969-02-26
JP1519769A JPS5529454B1 (de) 1969-02-26 1969-02-26
JP1519769 1969-02-26
FR7006784A FR2077935A1 (de) 1969-02-26 1970-02-25

Publications (3)

Publication Number Publication Date
DE2004754A1 DE2004754A1 (de) 1971-05-19
DE2004754B2 true DE2004754B2 (de) 1976-07-29
DE2004754C3 DE2004754C3 (de) 1977-03-10

Family

ID=

Also Published As

Publication number Publication date
NL7001061A (de) 1970-08-28
NL153691B (nl) 1977-06-15
GB1306256A (de) 1973-02-07
US3674997A (en) 1972-07-04
FR2077935A1 (de) 1971-11-05
DE2004754A1 (de) 1971-05-19

Similar Documents

Publication Publication Date Title
DE2551797C3 (de) Ladungsgekoppelte Schaltung
DE19758079A1 (de) Verfahren und Vorrichtung zur Galoisfeld-Multiplikation
DE2159108A1 (de) Anordnung zur Erzeugung zyklischer Redundanzprüfzeichen
DE2718849A1 (de) Rechenspeicher mit mehrdimensionalem, parallelem zugriff
DE1449765B2 (de) Einrichtung zur Abfrage eines assoziativen Speichers
DE2706807C2 (de) Einrichtung und Verfahren zum Verarbeiten von Information in Form digitaler Signale
DE2531382B2 (de) Digitaler Matrixspeicher aus Feldeffekt-Transistoren
DE2821110C2 (de) Datenspeichereinrichtung
DE69122860T2 (de) Multiplexer
DE2558287C2 (de) Informationsspeicher
DE2002011A1 (de) System zur Sichtbarmachung von Buchstaben auf einem Bildschirm
DE1937248A1 (de) Selbstpruefende Fehlererkennungsschaltung
DE2848096B2 (de) Digitale Addieranordnung
DE2649147C2 (de) Anordnung zum wahlweisen Durchführen von logischen und arithmetischen Operationen
DE2017132C3 (de) Binärer ParaUel-Addierer
DE2234362B2 (de) Einrichtung zur verarbeitung digitaler symbolinformation zur darstellung von texten auf einem bildmonitor
DE4010735A1 (de) Digitale wortserielle multiplizierschaltung
DE2004754B2 (de) Umlaufspeicher fuer eine digitale datenverarbeitungsanlage
DE2004754C3 (de) Umlaufspeicher für eine digitale Datenverarbeitungsanlage
DE69206604T2 (de) Schnelle Addierkette.
DE69230924T2 (de) Multiplizierer-Schaltungen mit seriellem Eingang
DE1250489B (de) I Schaltungsanordnung zur Einspei cherung von Leerstellen-Kennworten in einen assoziativen Speicher
DE1222290B (de) Binaere Recheneinrichtung zur Bildung und Akkumulation von Produkten
DE3526369C2 (de)
DE2017879C3 (de) Speicheranordnung mit freiem Zugriff

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee