DE2001574A1 - Halbleiteraufbau mit komplementaeren Bauelementen und Verfahren zu dessen Herstellung - Google Patents

Halbleiteraufbau mit komplementaeren Bauelementen und Verfahren zu dessen Herstellung

Info

Publication number
DE2001574A1
DE2001574A1 DE19702001574 DE2001574A DE2001574A1 DE 2001574 A1 DE2001574 A1 DE 2001574A1 DE 19702001574 DE19702001574 DE 19702001574 DE 2001574 A DE2001574 A DE 2001574A DE 2001574 A1 DE2001574 A1 DE 2001574A1
Authority
DE
Germany
Prior art keywords
zone
conductivity type
island
islands
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702001574
Other languages
English (en)
Inventor
Bohumi Polata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Signetics Corp
Original Assignee
Signetics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Signetics Corp filed Critical Signetics Corp
Publication of DE2001574A1 publication Critical patent/DE2001574A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

INNOCENTIASTRASSE 30 TELEFON 45 2139
S. .69 225 Fl.
Signetics Corporation, Sunnyvale, Kalif. (V.St.A.)
Halbleiteraufbau mit komplementären Bauelementen und Verfahren
zu dessen Herstellung.
Für diese Anmeldung wird die Priorität aus der entsprechenden US-Anmeldung Serial No. 791 656 vom 16. Januar 1969 in Anspruch genommen.
In vielen.Schaltungen werden komplementäre Bauelemente wie beispielsweise npn-Transistoren und pnp-Transistoren benötigt. Für integrierte Schaltungen "ist die Komplementärtechnik noch nicht sehr weit entwickelt, so daß die konstruktive Freiheit bei der Herstellung von integrierten Schaltungensehr begrenzt ist. Es ist Bereits vielfach versucht worden, komplementäre Vorrichtungen herzustellen, wobei diese Versuche jedoch im allgemeinen zu Bauelementen mit geringen Leistungsdaten geführt haben. Es besteht daher ein Bedarf für einen neuen verbesserten Halbleiteraufbau mit komplementären Bauelementen und für ein Verfahren zu dessen Herstellung,
Die Aufgabe der Erfindung besteht allgemein darin, einen Halbleiteiaufbau mit komplementäre^:: Bauelement eh in ein und .demselbeh Aufbau und ein Verfahren au dessen Herstellung zu Λ
009835/1346
schaffen. Weiterhin sollen die komplementären Bauelemente in integrierten Schaltungen ausführbar sein und ausgezeichnete Arbeitskenngrößen aufweisen. Die Verfahrensschritte zur Ausbildung der komplementären Bauelemente sollen sich gleichzeitig mit der Ausbildung der anderen Bauelemente in der integrierten Schaltung durchführen lassen und es soll möglich sein, innerhalb ein und derselben als Ausgangsbasis für die Herstellung dienenden Halbleiterkörpers doppelt diffundierte npn-Transistoren mit sehr guten Arbeitskenngrößen und dreifach diffundierte pnp-Transistoren mit sehr guten Arbeitskenngrößen auszubilden. Das Verfahren zur Ausbildung eines komplementären Bauelementes soll die Ausbildung eines anderen komplementären Bauelementes nicht beeinträchtigen.
Der erfindungsgemäß vorgeschlagene Halbleiteraufbau tost eht aus einem Trägerkörper, wenigstens zwei Inseln aus Halbleitermaterial mit planaren Oberflächen, die in einer gemeinsamen Ebene liegen, und aus einer Schicht aus Isolationsmaterial, welche die Inseln dielektrisch gegenseitig und ge-
Ä genüber dem Trägerkörper isoliert, wobei eine Insel aus Halbleitermaterial von einem ersten Leitfähigkeitstyp, und die andere Insel aus Halbleitermaterial von einem zweiten Leitfähigkeitstyp ausgebildet ist. Dabei dient die erste Insel als eine erste Zone vom ersten Leitfähigkeitstyp und die zweite Insel als eine zweite Zone vom zweiten Leitfähigkeitstyp. In der ersten Zone ist eine dritte Zone des zweiten Leitfähigkeitstyps ausgebildet und bildet einen
009835/1340
J - ■■■ -
fläche reichenden pn-übergang. In der zweiten Zone ist eine vierte Zone des ersten Leitfähigkeitstyps ausgebildet und bildet einen bis zur Oberfläche reichenden pn-übeigang. In der dritten Zone ist eine fünfte Zone des ersten Leitfähigkeitstyps ausgebildet und bildet einen bis zur Oberfläche reichenden pn-übergang. In der vierten Zone ist eine sechste Zone des zweiten Leitfähigkeitstyps ausgebildet und bildet einen bis zur Oberfläche reichenden pn-übergang. Die erste, dritte und fünfte Zone bilden einen Transistor des einen Typs, und die zweite, vierte und.sechste Zone bilden einen Transistor des entgegengesetzten Typs. Auf den Oberflächen der Inseln ist eine Schicht aus Isolationsmaterial vorgesehen, und Kontaktelemente sind durch das Isolationsmaterial hindurchgeführt und stehen in Verbindung mit diesen Zonen.
Nach dem vorgeschlagenen Herstellungsverfahren-wird ein Halbleiterkörper von einem ersten Leitfähigkeitstyp und mit einer größeren'planaren Oberfläche verwendet. In dem Halbleiterkörper wird eine Zone von einem zweiten Leitfähigkeitstyp ausgebildet, die sich von der Oberfläche aus nach innen erstreckt. Dann werden in dem Körper von der Oberfläche nach innen reichende Isolationsgräben ausgebildet, so daß die Isolationsgräben die Zonen vom zweiten Leitfähigkeitstyp gegenüber den anderen Abschnitten des Halbleiterkörpers isolieren. Auf der Oberfläche und in den Gräben wird eine Schicht aus Isolationsmaterial ausgebildet, und dann wird auf die Schicht aus Isolationsmaterial ein Trägerkörper auf-
0 0 9 8 3 5 / 1 3 A 6
gebracht. Schließlich wird so viel Halbleitermaterial entfernt, bis die Schicht aus Isolationsmaterial in den Gräben bis zur Oberfläche reicht, so daß die Inseln vom ersten und vom zweiten Leitfähigkeitstyp gegenseitig durch die Schicht aus Isolationsmaterial isoliert sind. In den Inseln unterschiedlicher Leitfähigkeit werden dann komplementäre Bauelemente hergestellt.
Weitere Merkmale der Erfindung sind aus der nachstehenden Beschreibung bevorzugter Ausführungsbeispiele in Verbindung mit den Zeichnungen ersichtlich.
Figuren 1 bis 7 sind Querschnittsdarstellungen und zeigen das zur Herstellung eines Halbleiteraufbaus mit komplementären Bauelementen angewandte Verfahren. Figur 8 ist eine Draufsicht auf einen Ausschnitt
der in Fig. 7 dargestellten fertiggestellten Schaltung.
Figuren 9 u.lo sind graphische Darstellungen der Leitungsdaten komplementärer pnp- bzw. npn-Bauelemente.
Zur Herstellung des Halbleiteraufbaus mit komplementären Bauelementen wird ein Halbleiterkörper oder eine Platte 11 verwendet, der bzw. die aus einem geeigneten Material wie z.B. monokristallinem oder einfachkristallinem Silizium besteht. Der Körper oder die Platte 11 kann dotiert oder nicht
009835/1346
dotiert sein. Wenn der Körper nicht dotiert ist, muß in wenigstens einen Abschnitt des Körpers ein Fremdstoff eines ersten Leitfähigkeitstyps eindiffundiert werden. Vorzugsweise wird ein Körper oder eine Platte 11 verwendet, in den bzw. in die ein Fremdstoff des ersten Leitfähigkeitstyps eindiffundiert ist. Der Körper oder die Platte 11 wird geläppt und poliert, so daß zwei zueinander parallele Planar-Oberflachen 12 und IJ entstehen. Eine Schicht 14 aus Isolationsmaterial wird dann wenigstens auf der Oberfläche 13ausgebildet, indem der Halbleiterkörper 11 in eine oxidierende Atmospäre eingebracht wird. Wenn der Halbleiterkörper aus Silizium hergestellt ist, wird die Schicht 14 aus Siliziumdioxid gebildet, das eine Isolationsschicht bildet. .Dann werden in der Schicht 14 an geeigneten Stellen wie z.B. auf der hinteren Oberfläche 13 Fenster 16 ausgebildet, an denen in demKörper. oder der Platte pnp-Bauelemente ausgebildet werden sollen. Das durch das Fenster 16 freiliegende η-Material wird zu p-Material umgewandelt, indem ein p-Fremdstoff durch das Fenster 16 bis zu einer größeren Tiefe eindiffundiert wird, um eine p-Zone 17 zu bilden. Der p-Fremdstoff kann beispielsweise Bor sein, und der Fremdstoff kann bis zu einer geeigneten Tiefe in den Halbleiterkörper 11 eindiffundiert werden, die beispielsweise 6o μ beträgt. Ein derartiger Diffusionsschritt zur Herstellung der p-Zone 17 wird typischerweise in angenähert 6o Stunden bei einer Temperatur von 1 295-0C ausgeführt. Obwohl der Diffusionsvorgang verhältnismäßig
009835/1346
langsam vor sich geht und zeitraubend ist, läßt er sich auf einfache Weise durchführen und wird abgeschlossen, bevor die Weiterbearbeitung der Platte erfolgt. Durch die lange Einwirkung einer hohen Temperatur werden die anderen Eigenschaften des Halbleiterkörpers nicht beeinträchtigt. Die p-Diffusion stellt somit den ersten Ausgangsschritt bei der Herstellung der komplementären Bauelemente dar.
Infolge der langanhaltenden Diffusion wächst innerhalb des Fensters 16 eine Siliziumdioxidschicht 14a erheblicher Dicke. Aus diesem Grunde ist es nicht erforderlich, die Oxidschicht 14 zu entfernen. Wenn in den npn-Bauelementen eine begrabene Schicht ausgebildet werden soll, werden in der Isolationsschicht 14 zusätzliche Fenster 18 geöffnet, und es wird eine hochdotierte n+ Zone 19 gebildet, die sich von der durch die Fenster 18 freiliegenden Oberfläche 13 über eine kleine Strecke nach innen erstreckt. Für diesen Diffusionsvorgang kann typischerweise Arsen oder Antimon verwendet werden.
Nachdem der n+ Diffusionsschritt ausgeführt worden ist, kann die Dioxidschicht 14 entfernt und auf der Oberfläche 13 eine andere Oxidschicht 14 ausgebildet werden. Dann werden vermittels geeigneter photolithographischer Verfahren Fenster 22 in der Siliziumdioxidschicht 14 ausgebildet, um die Oberfläche 13 des Halbleiterkörpers 11 freizulegen.
Ein geeignetes Ätzmittel, das beispielsweise ein anisotropes Ätzmittel sein kann, wird zur Ausbildung von Gräben
009835/1346
23 verwendet, die sich von der Oberfläche 13 des Halbleiterkörpers 11 nach innen erstrecken. Wie aus der Zeichnung ersichtlich, weisen die Gräben bei Verwendung eines anisotropen Ätzmittels einen V-förmigen Querschnitt auf, wobei die Scheitel der "V" in einer gemeinsamen Höhe innerhalb des Halbleiterkörpers liegen. Die Gräben 23 sind so angeordnet, daß die p-Zonen 17 von einzelnen Gräben umfaßt, und die n+ Zonen 19 ebenfalls von einzelnen Gr ab en, umfaßt werden, wie Fig. 4 zeigt.
Nachdem die Gräben 23 ausgebildet worden sind, werden die ganze Oberfläche 13 wie auch die Seitenwände der Gräben 23 mit einer Isolationsschicht 24 aus Siliziumdioxid bedeckt, indem der in Fig. 4 dargestellte Aufbau einer oxidierenden Atmosphäre ausgesetzt wird. Wenn erwünscht, kann die auf dem in Fig. 4 dargestellten Halbleiteraufbau verbleibende Oxidschicht 14 vor Ausbildung der Schicht 24 belassen oder auch entfernt werden. Dann wird auf der Isolationsschicht 21 ein Trägerkörper 26 ausgebildet. Der Trägerkörper besteht typischerweise aus polykristallinem Silizium, das auf eine dem Fachmann bekannte Weise auf die Isolationsschicht 24 aufgedampft wird.
Als nächstes wird ein größerer Teil des Halbleiterkörpers oder der Platte 11 auf geeignete Weise entfernt, beispielsweise durch Läppen und Polieren, bis eine planare Oberfläche 27 ausgebildet ist, durch Welche' die in den Gräben 23 befindliche Schicht 24 hindurchreicht, so daß mehrere
009835/1346 ,
Inseln 28 gebildet werden, die gegenseitig und gegenüber dem Trägerkörper durch die Isolationsschicht 24 dielektrisch isoliert sind. Wie aus den Zeichnungen zu ersehen, reicht die Isolationsschicht 24 zwischen den Inseln nach oben, so daß nur die oberen Oberflächen der Inseln freiliegen und innerhalb der gemeinsamen Oberfläche 27 liegen. Wie sich weiterhin ersehen läßt, sind bestimmte Inseln 28 aus Halbleitermaterial eines ersten Leitfähigkeitstyps, nämlich
^ n-leitfähig, und andere Inseln 28 aus Halbleitermaterial eines p-Leitfähigkeitstyps ausgebildet. Außerdem weisen bestimmte Inseln begrabene n+ Schichten an ihrer Unterseite auf. Die Dicken der Inseln sind so bemessen, daß die Inseln erste Kollektorzonen 31 eines ersten Leitfähigkeitstyps und zweite Kollektorzonen 32 eines zweiten Leitfähigkeitstyps bilden.
Die anschließend in den Inseln 28 erfolgende Herstellung komplementärer Bauelemente kann vermittels eines von zwei verschiedenen Verfahren erfolgen, was davon abhängt, ob die
W Optimalisierung der npn-Bauelemente oder der pnp-Bauelemente gewünscht ist. In beiden Fällen wird zunächst auf der Oberfläche 27 eine Oxidschicht 33 ausgebildet. Wenn nun angenommen wird, daß eine Optimalisierung der pnp-Bauelemente erwünscht ist, werden in der Oxidschicht 33 (nicht dargestellte) Fenster geöffnet, und ein p-Fremdstoff wird durch die Fenster eindiffundiert, um die dritte Zone 34 innerhalb der ersten Zone 31 und einen bis zur Oberfläche reichenden pn-übergang 36 zu
009835/1346
bilden. Die dritte Zone dient als Basis für den npn-Transistor. Dann werden zusätzliche (nicht dargestellte) Fenster in die Oxidschicht 33 eingeschnitten und ρ+ Zonen 37 durch eine Diffusion eines p-Fremdstoffes durch das Fenster ausgebildet. Bei beiden Diffusionsschritten wird wiederum Oxid in den ausgeschnittenen Fehstern ausgebildet, so daß es normalerweise nicht notwendig ist, das Oxid zu entfernen und auf die Oberfläche 27 einen neuen Oxidbelag aufzubringen, da das in den Fenstern ausgebildete Oxid ausreichend dick Jj
ist. Wenn gewünscht, kann jedoch die gesamte Oxidschicht 33 jederzeit entfernt und eine neue, saubere Oxidschicht zur Ausbildung gebracht werden.
Nachdem die Basen der npn-Transistoren fertiggestellt sind, werden die Basen für die pnp-Transistoren ausgebildet, indem in der Oxidschicht 33 an den entsprechenden Stellen Fenster ausgeschnitten und durch diese ein n-Fremdstoff eindiffundiert wird, um innerhalb der zweiten Kollektorzone eine vierte Zone 38 vom ersten Leitfähigkeitstyp und einen bis zur Oberfläche 27 reichenden pn-übergang 39 auszubilden. Inner- vhalb der dritten Zone 34 wird eine fünfte Zone 41 vom ersten Leitfähigkeitstyp durch öffnen von Fenstern in der Oxidschicht 33 und Eindiffundieren eines n-Fremdstoffes durch die Fenster ausgebildet, wodurch ein bis zur Oberfläche 27 reichender pn-übergang 42 entsteht. Die fünfte Zone dient als Emitter des npn-Transistors. Gleichzeitig mit der Ausbildung der fünften Zone werden durch (nicht dargestellte) in der Oxid-"
009835/1346
- Io -
schicht 33 ausgeschnittene Fenster Kontaktzonen 43 ausgebildet. Auf diese Weise wird eine Kontaktzone für die Kollektorzone 31 des npn-Transistors und eine Zone für die Basis des pnp-Transistors ausgebildet. In entsprechender Weise werden n+ Kontaktzonen 44 in einer anderen Insel ausgebildet, die · als Massen- oder Bahnwiderstand (bulk resistor) dient. In der Zone 38 wird durch Fenster in der Oxidschicht 33 eine sechste Zone 46 durch Diffusion eines Fremdstoffes vom zweiten Leitfähigkeitstyps , d.h. vom p-Typ ausgebildet, wodurch ein napfförmiger pn-übergang 47 entsteht, der bis zur Oberfläche 27 reicht.
Wenn die npn-Bauelemente optimalisiert werden sollen, werden die vorstehend beschriebenen Verfahrensschritte abgeändert. In diesem Fall wird zunächst die n-Zone 38 in dem pnp-Bauelement ausgebildet, um die Basis für das pnp-Bauelement auszubilden. Dann wird die p'-Zone 34 eindiffundiert, um die Basis für den npn-Transistor zu bilden. Dann wird die Emitterzone 46 für den pnp-Transistor eindiffundiert. Gleichzeitig wird die p+ Kontaktzone für den Kollektor des pnp-Bauelementes eindiffundiert. Dann wird die n+ Emitterzone 4l für das npn-Bauelement eindiffundiert. Gleichzeitig werden die Kontaktzonen 43 für den Kollektor des npn-Bauelementes und die Basis des pnp-Bauelementes ausgebildet. Zur gleichen Zeit können auch die Kontaktzonen 44 für den Bahnwiderstand ausgebildet werden.
Zur Optimalisierung der Transistoren entsprechend der
009835/1346
Erfindung wird die Basisbreite abgeglichen, um die gewünschten Eigenschaften zu erhalten. Darunter ist zu verstehen, daß die Platte wiederum in dem Diffusionsofen für eine kurze Zeit erhitzt wird, um die gewünschte Basisbreite zu erhalten, indem der Emitter auf eine größere Tiefe diffundiert wird. Um die Auswirkungen auf das npn-Bauelement auf ein Minimum herabzusetzen, ist es bei der Ausbildung des pnp-Bauelementes wünschenswert, die Basis des pnp-Elementes flacher auszubilden als die Basis des npn-Elementes. Wie dem Fachmann bekannt ist, wird eine Diffusion durch eine kurze Diffusionszeit um so weniger beeinflußt, je tiefer die Diffusion ist.
Wenn die Optimalisierung der npn-Vorrichtung gewünscht ist, wird ein tieferer pnp-Aufbau verwendet, d.h. die Diffusion der pnp-Basis weist eine größere Tiefe auf, so daß sich die Basisbreite der pnp-Vorrichtung nicht nennenswert verändert. Sobald die Diffusionsschritte für den Halbleiteraufbau durchgeführt worden sind, werden in der Siliziumdioxidschicht vermittels geeigneter photolithographischer Verfahren Fenster 51 ausgebildet. Dann wird auf die Isolationsschicht Jj
33 eine Metallisierung eines geeigneten Typs wie'z.B. von Aluminium aufgedampft, und die unerwünschten Abschnitte der Metallisierung werden durch ein geeignetes Ätzmittel entfernt, so daß ein Leiteraufbau mit Kontakt element en 52, 53 und 51* entstellt, welche eine Verbindung mit Kollektor-, Emitter- bzw. Basiszone des npn-Tran'sistors 57 und des pnp-Transistors 58 herstellen. Zusätzliche Kontaktelemente 56 werden ausgebildet,
009835/1346
um eine Verbindung zu dem Bahnwiderstand 59 herzustellen. Wie Fig. 7 zeigt, kann die zur Herstellung des Bahnwiderstandes dienende Insel entweder n- oder p-leitfähig sein. Bei Verwendung p-leitfähiger Inseln ist es möglich, für die Widerstände zusätzliche Werte des spezifischen Scheibenwiderstandes (sheet resistivity) vorzugeben. Der erhaltbare spezifische Scheibenwiderstand steht im Zusammenhang mit den zusätzlichen Diffusionen zur Ausbildung der Kollektor-, Basis- und Emitterzone des pnp-Transistors, die zu den Diffu-
B sionen hinzukommen, die herkömmlicherweise für die Ausbildung von Kollektor, Basis und Emitter des npn-Transistors durchgeführt werden.
In diesem Zusammenhang ist anzumerken, daß die vorstehend beschriebenen Diffusionsschritte auch zur Ausbildung anderer Typen aktiver und passiver Elemente verwendet werden können. Beispielsweise können die gleichen Diffusionsschritte zur Ausbildung von Dioden und diffundierten Widerständen und Kondensatoren dienen. In entsprechender Weise kann der vorstehend
^ beschriebene Leiteraufbau zur Ausbildung bestimmter Zwischen-
verbindungen zwischen den auf ein und demselben Trägerkörper ausgebildeten Bauelementen verwendet werden, wobei die Verbindungen in (nicht dargestellte) Kontaktkissen auslaufen, durch welche die Schaltung nach außen angeschlossen werden kann.
Aus dem vorstehenden läßt sich ersehen, daß die Verwendung der rückseitigen Diffusion von Fremdstoff eines zweiten
009835/1346
2G01574
·■■■-■- 13 - '"
Typs, d.h. des p-Typs für die Umwandlung ausgewählter Abschnitte der Unterlage oder des einen Fremstoff des ersten Typs, d.h. des η-Typs enthaltenden Körpers zu Inseln vom zweiten Leitfähigkeitstyp ermöglicht, innerhalb ein und derselben Ausgangsunterlage herkömmliche doppeltdiffundierte npn-Transistoren hoher Leistung und dreifachdiffundierte - pnp-Trarisistoren hoher Leistung herzustellen. Die rückseitige Diffusion des p-Fremdstoffes für den Kollektor der pnp-Transistoren führt zu einem Kollektoraufbau, bei welchem die Konzentration des p-Fremdstoffs in einer von dem Kollektor-Basis-übergang weg gerichteten Richtung mit zunehmender Tiefe in der Kollektorzone zunimmt. Das ist aus mehreren Gründen vorteilhaft. Durch diese Eigenschaft wird beispielsweise die Durchbruchspannung des pnp-Transistors erhöht, da sich das größte elektrische Feld in der weniger hochdotierten Zone des Kollektors in der Nähe des metallurgischen KoI-lektor-Basis-überganges oder mit anderen Worten in der Zone mit dem höchsten spezifischen Widerstand befindet. Diese Eigenschaft liefert gleichzeitig einen niedrigen Sättigungswiderstand, da der Strom durch den weniger hoch dotierten Abschnitt der kollektbrzorie fließt und sich daher in gleicher Weise wie die begrabene n+ Schicht in einem ripn-Bauelement bildet. Durch diese Eigenschaft wird außerdem ein dünneres pnp-Bauelement ermöglicht, da der Kollektor für die gleiche Durchbruchspannung dünner ausgebildet sein kann* Das trifft deswegen zu, da die Verarmungsschicht nicht bis zur Kollektor-
0 0 9835/1346
zone nach unten reicht, in welcher die Fremdstoffkonzentration mit zunehmender Tiefe zunimmt, wie es bei einer gleichförmig dotierten Kollektorzone der Fall ist. Außerdem wird ein besserer Frequenzgang ermöglicht, da die Kapazitätszunahme des Kollektor-Basis-überganges kleiner ist als die der gleichförmig dotierten Kollektorzone.
Die Vorteile der rückseitig diffundierten Kollektorzone für die pnp-Bauelemente treten stärker hervor, wenn man berücksichtigt, daß es bis jetzt noch nicht möglich ist, in einem pnp-Bauelement eine begrabene p-Schicht herzustellen, die vergleichbar wäre mit der begrabenen n+ Schicht in einem npn-Bauelement.
Aus der vorstehenden Beschreibung läßt sich weiterhin ersehen, daß es möglich ist, pnp-Vorrichtungen herzustellen, die mit dem zur Herstellung integrierter Schaltungen und insbesondere linearer integrierter Schaltungen weit verbreiteten npn-Verfahren verträglich sind. Außerdem lassen sich npn-Vorrichtungen herstellen, die mit dem pnp-Verfahren verträglich sind. Bei beiden Verfahren werden die p-Zonen vor der Ausbildung der zur dielektrischen Isolation dienenden Nuten oder Gräben und vor der gegebenenfalls erfolgenden Ausbildung von begrabenen n+ Schichten ausgebildet. Aus diesem Grunde wird der zur Herstellung der komplementären Schaltungen dienende Halbleiterkörper oder die Platte durch die zur rückseitigen Diffusion der p-Zonen erforderliche Diffusion bei hohen Temperaturen nicht beschädigt.
009835/1346
Die Kurven für die entsprechend der Erfindung hergestellten komplementären Bauelemente bei Optimalisierung der npn-Vorrichtungen sind in den Figuren 9 und Io dargestellt. Fig. 9 zeigt die Kurve für das pnp-Bauelement, während die Fig. Io die Kurve für das npn-Bauelement zeigt. Beide Kurven wurden vermittels eines bekannten Kurvenschreibers erhalten.
5 Durch Auswertung dieser graphischen Darstellung ergibt
sich, daß die Kenngröße h„ für das pnp-Bauelement angenähert
loo beträgt, welches der Vorwärts-Stromverstärkungsgrad bei
■ I - - ■
der gemeinsamen Emitterausbildun-g ist. Die Kenngröße LVeE0 beträgt angenähert 42 Volt, wobei sich ein verhältnismäßig scharfes Durchbruchverhalten ergibt, wie sich aus den Kurven der Fig. 9 ersehen läßt.
Vermittels der gleichen Berechnungen läßt sich für das pnp-Bauelement finden, daß die Kenngröße hf angenähert 2oo beträgt. Die Kenngröße LVCE0 beträgt angenähert 8o Volt.
Die Kurven der Figuren 9 und Io und die Berechnungen zeigen, daß die vermittels des Verfahrens hergestellten npn- und pnp-Bauelemente ausgezeichnete Vorrichtungen sind. Insbesondere sind die Eigenschaften des pnp-Bauelementes weitaus überlegen denjenigen, die früher mit■dreifachdiffundierten Aufbauten erzielbar waren. Es hat sich ebenfalls gezeigt, daß die pnp-Vorrichtung einen sehr guten Frequenzgang hat, der beispielsweise Ho bis 12o MHz bei 5 Milliampere beträgt. Außerdem hat sie eine niedrige Sättigungsspannung. Wie sich
0 09835/1346
aus den Kurven ersehen läßt, beträgt die Sattigungsspannung angenähert 15o Millivolt für 2 Milliampere, was einen ungewöhnlich guten Wert für einen dreifachdiffundierten Aufbau darstellt. Obwohl das auf diese Weise hergestellte pnp-Bauelement ausgezeichnete Eigenschaften aufweist, sind die Eigenschaften des npn-Bauelementes nicht beeinträchtigt worden und sind ebenso gut wie die Eigenschaften, die sich in jeder herkömmlichen integrierten Schaltung erzielen lassen. Das ist darauf zurückzuführen, daß die Verfahrensschritte zur Herstel-A lung der npn-Elemente und der pnp-Elemente parallel zueinander durchgeführt werden.
Wie die vorstehende Beschreibung zeigt, ist durch die Erfindung ein wesentlich verbesserter Halbleiteraufbau geschaffen worden, der komplementäre Schaltungselemente enthält, die vermittels verhältnismäßig einfacher und unkomplizierter Verfahrensschritte hergestellt werden können, wobei Bauelemente mit ausgezeichneten Eigenschaften erhalten werden.
009835/1346

Claims (14)

P a t e η t a η s ρ r Ü c h e
1.) Halb le it er auf bau, gekennzeichnet durch einen Trägerkörper (26), wenigstens zwei Inseln (28) aus Halbleitermaterial mit planaren Oberflächen (27)» die in einer gemeinsamen Ebene liegen, und durch eine Schicht (24) aus Isolationsmaterial, welche die Inseln dielektrisch gegenseitig und gegenüber dem Trägerkörper isoliert, wobei die eine Insel aus Halbleitermaterial von einem ersten Leitfähigkeitstyp, und die andere Insel aus Halbleitermaterial von einem zweiten Leitfähig- gj
keitstyp ausgebildet ist. .
2. Aufbau nach Anspruch 1, dadurch gekennzeichnet, daß der Aufbau monolithisch ausgebildet ist.
3. Aufbau nach Anspruch 2, dadurch gekennzeichnet, daß ' die Fremdstoffkonzentration in den Inseln vom zweiten Leitfähigkeitstyp von der Oberfläche aus mit zunehmender Tiefe zunimmt.
4. Aufbau nach Anspruch 1, dadurch gekennzeichnet, daß die erste Insel eine erste Zone (31) vom ersten Leitfähigkeitstyp und die zweite Insel eine zweite Zone (32) vom zweiten , >~ Leitfähigkeitstyp bildet* in der ersten Zone eine dritte Zone (34) vom zweiten Leitfähigkeitstyp ausgebildet ist und einen bis zur Oberfläche (27) reichenden pn-übergang (j56) bildet, in der zweiten Zone eine vierte Zone (38) vom ersten Leitfähigkeitstyp ausgebildet ist und einen bis zur Oberfläche reichenden pn-übergang (39) bildet, in der dritten Zone eine
009835/1346
fünfte Zone (41) vom ersten Leitfähigkeitstyp ausgebildet ist und einen bis zur Oberfläche reichenden pn-übergang (42) bildet, in der vierten Zone eine sechste Zone (46) vom zweiten Leitfähigkeitstyp ausgebildet ist und einen bis zur Oberfläche reichenden pn-übergang (47) bildet, auf der Oberfläche eine Isolationsschicht (33) angeordnet ist und Kontaktelemente (52, 53, 54) durch die Isolationsschicht durchgeführt sind und jeweils eine Verbindung mit den Zonen in den Inseln herstellen, wobei die erste, dritte und fünfte Zone in der ersten P Insel einen npn-Transistor, und die zweite, vierte und sechste Zone in der zweiten Insel einen pnp-Transistor bilden.
5. Aufbau nach Anspruch 4, dadurch gekennzeichnet, daß die Fremdstoffkonzentration in der zweiten Insel mit zunehmender Tiefe in der Insel zunimmt.
6. Aufbau nach Anspruch 4, dadurch gekennzeichnet, daß in der ersten Insel neben der ersten Zone eine begrabene n+ Zone (19) angeordnet ist.
7. Aufbau nach Anspruch 4, dadurch gekennzeichnet, daß m die Inseln aus einfachkristallinem Silizium, und die Schicht
(24) aus Isolationsmaterial, welches die Inseln gegenseitig, dielektrisch isoliert, aus Siliziumdioxid ausgebildet ist.
8. Aufbau nach Anspruch 4, dadurch gekennzeichnet, daß der Aufbau monolithisch ausgebildet ist.
9. Verfahren zur Herstellung eines Halbleiteraufbaues mit komplementären Bauelementen nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß ein Halbleiterkörper (11)
009835/1346
verwendet wird, der eine Zone (11) eines ersten Leitfähigkeit sty ps mit einer planaren Oberfläche (13) aufweist, in dem Halbleiterkörper eine von der Zone nach innen gerichtete Zone (17) eines zweiten Leitfähigkeitstyps ausgebildet wird, , in dem Körper von der Oberfläche nach innen gerichtete Isolationsgräben (23) in einer Weise ausgebildet werden, daß die Zone vom zweiten Leitfähigkeitstyp von einem Graben umfaßt wird, auf der Oberfläche und in den Gräben eine Isolationsschicht (2Ί), und auf der Isolationsschicht ein Trägerkörper (26) ausgebildet wird, und daß schließlich Halbleitermaterial, durch welches sich die Schicht aus Isolationsmaterial in dem Graben erstreckt, entfernt wird und eine Insel vom ersten Leitfähigkeitstyp und eine Insel vom zweiten Leitfähigkeitstyp gebildet werden, die gegenseitig und gegenüber dem Trägerkörper dielektrisch isoliert sind.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß in den Inseln vom ersten und vom zweiten Leitfähigkeitstyp zueinander komplementäre Bauelemente (57, 58) hergestellt werden. ... ·
11. Verfahren nach Anspruch 9» dadurch gekennzeichnet, daß in der Zone vom ersten Leitfähigkeitstyp eine hochdotierte Zone (19) vom ersten Leitfähigkeitstyp ausgebildet wird und die Gräben (23) so angeordnet werden, daß ein Graben die Zone vom ersten Leitfähigkeitstyp mit der darin befindlichen hochdotierten Zone umfaßt.
12. Verfahren nach Anspruch 93 dadurch gekennzeichnet,
009835/1346
- 2ο -
daß die Insel vom ersten Leitfähigkeitstyp als eine erste Zone (31) vom ersten Leitfähigkeitstyp, und die Insel vom zweiten Leitfähigkeitstyp als eine zweite Zone (32) vom zweiten Leitfähigkeitstyp dient, und in der nachstehenden Reihenfolge die folgenden Verfahrensschritte ausgeführt werden, indem in der ersten Zone (3D eine dritte Zone (3*0 vom zweiten Leitfähigkeitstyp, in der zweiten Zone (32) eine vierte Zone (38) vom ersten Leitfähigkeitstyp, in der dritten Zone (34) eine fünfte Zone vom ersten Leitfähigkeitstyp, in P der vierten Zone (38) eine sechste Zone (46) vom zweiten Leitfähigkeitstyp, und über der ersten und der zweiten Insel eine Schicht (33) eines Isolationsmaterials ausgebildet wird und elektrische Kontaktelemente (52, 53, 54) zur Herstellung einer Verbindung mit der ersten, dritten und fünften Zone bzw. mit der zweiten, vierten und sechsten Zone ausgebildet werden, so daß die erste, dritte und fünfte Zone jeweils als Kollektor, Basis oder Emitter eines npn-Transistors (57), und die zweite, vierte und sechste Zone jeweils als Kollektor, Basis und Emitter eines pnp-Transistors (58) dienen.
13. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Insel von einem ersten Leitfähigkeitstyp als eine erste Zone von einem ersten Leitfähigkeitstyp, und die Insel von einem zweiten Leitfähigkeitstyp als eine zweite Zone von einem zweiten Leitfähigkeitstyp dient, und in der nachstehenden Reihenfolge die folgenden Verfahrensschritte ausgeführt werden, indem in der zweiten Zone eine dritte Zone vom ersten
009835/1346
Leitfähigkeitstyp, in der ersten Zone eine vierte Zone vom zweiten Leitfähigkeitstyp, in der dritten Zone eine fünfte Zone vom zweiten Leitfähigkeitstyp, in der vierten Zone eine sechste Zone vom ersten Leitfähigkeitstyp, und über der Insel vom ersten Leitfähigkeitstyp und über der Insel vom zweiten Leitfähigkeitstyp eine Schicht (33) eines Isolationsmaterials ausgebildet wird und elektrische Kontaktelemente (52y 53, 5*0 zur Herstellung einer Verbindung mit der ersten, dritten und fünften Zone bzw. mit der zweiten, vierten und sechsten Zone ausgebildet werden, so daß die erste, dritte und fünfte Zone jeweils als Kollektor, Basis und Emitter eines npn-Transistors (57)5 und die zweite, vierte und sechste Zone jeweils als Kollektor, Basis und Emitter eines pnp-Transistors (58) dienen.
14. Verfahren zur Herstellung komplementärer npn-Transistoren und pnp-Transistoren in einem Halbleiterkörper mit vorderer und hinterer Oberfläche und von einem einzigen Leitfähigkeitstyp, dadurch gekennzeichnet, daß durch die hintere Oberfläche (13) des Halbleiterkörpers (11) ein
Fremdstoff vom entgegengesetzten Leitfähigkeitstyp eindiffundiert und in dem Halbleiterkörper eine Zone (17) entgegengesetzter Leitfähigkeit ausgebildet wird, und in der Zone entgegengesetzter Leitfähigkeit ein komplementärer Transistor hergestellt wird, so daß der Halbleiterkörper komplementäre Transistoren aufweist.
0983 5/1346
DE19702001574 1969-01-16 1970-01-15 Halbleiteraufbau mit komplementaeren Bauelementen und Verfahren zu dessen Herstellung Pending DE2001574A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US79165669A 1969-01-16 1969-01-16

Publications (1)

Publication Number Publication Date
DE2001574A1 true DE2001574A1 (de) 1970-08-27

Family

ID=25154377

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702001574 Pending DE2001574A1 (de) 1969-01-16 1970-01-15 Halbleiteraufbau mit komplementaeren Bauelementen und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
JP (1) JPS4826972B1 (de)
DE (1) DE2001574A1 (de)
FR (1) FR2028462B1 (de)
GB (1) GB1258382A (de)
NL (1) NL7000568A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4232328A (en) * 1978-12-20 1980-11-04 Bell Telephone Laboratories, Incorporated Dielectrically-isolated integrated circuit complementary transistors for high voltage use
US4299024A (en) * 1980-02-25 1981-11-10 Harris Corporation Fabrication of complementary bipolar transistors and CMOS devices with poly gates

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461003A (en) * 1964-12-14 1969-08-12 Motorola Inc Method of fabricating a semiconductor structure with an electrically isolated region of semiconductor material
FR1469961A (fr) * 1965-02-26 1967-02-17 Texas Instruments Inc Procédés de fabrication de circuits intégrés
FR1507174A (fr) * 1966-06-28 1967-12-29 Radiotechnique Coprim Rtc Procédé de fabrication pour dispositif semi-conducteur

Also Published As

Publication number Publication date
NL7000568A (de) 1970-07-20
FR2028462B1 (de) 1974-03-01
JPS4826972B1 (de) 1973-08-17
FR2028462A1 (de) 1970-10-09
GB1258382A (de) 1971-12-30

Similar Documents

Publication Publication Date Title
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE1196297C2 (de) Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE2242026A1 (de) Mis-feldeffekttransistor
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3105118A1 (de) Verfahren zur herstellung einer integrierten schaltung mit komplementaeren bipolaren transistoren und komplementaeren isolierschicht-gate-feldeffekttransistoren auf einem gemeinsamen substrat
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE1614852C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE69224009T2 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit MOS- und Bipolar-Bauteilen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE69033647T2 (de) Methode zur Herstellung einer Halbleiterstruktur für integrierte Hochleistungsschaltungen
DE2529951A1 (de) Lateraler, bipolarer transistor
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3039009A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2039091A1 (de) Transistor mit minimaler Seiteninjektion in einem monolithischen Halbleiterkoerper und Verfahren zur Herstellung dieses Transistors
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE2001574A1 (de) Halbleiteraufbau mit komplementaeren Bauelementen und Verfahren zu dessen Herstellung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OHW Rejection