DE19953784A1 - Variable Lastschaltung, variable Signalübertragungsschaltung und Signalübertragungssteuerverfahren für integrierte Schaltkreise - Google Patents
Variable Lastschaltung, variable Signalübertragungsschaltung und Signalübertragungssteuerverfahren für integrierte SchaltkreiseInfo
- Publication number
- DE19953784A1 DE19953784A1 DE19953784A DE19953784A DE19953784A1 DE 19953784 A1 DE19953784 A1 DE 19953784A1 DE 19953784 A DE19953784 A DE 19953784A DE 19953784 A DE19953784 A DE 19953784A DE 19953784 A1 DE19953784 A1 DE 19953784A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- circuit
- control
- signal line
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
- G08C19/02—Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage
- G08C19/10—Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage using variable capacitance
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Die Erfindung bezieht sich auf eine variable Lastschaltung zur Steuerung der Signalübertragung auf einer Signalleitung in einem integrierten Schaltkreis mit einem Kondensator und einer Laststeuerschaltung mit einer Schmelzsicherung, auf eine variable Signalübertragungsschaltung mit einer variablen Lastschaltung und auf ein entsprechendes Verfahren zur Steuerung der Signalübertragung. DOLLAR A Erfindungsgemäß ist eine Laststeuerschaltung vorgesehen, die eine Reihenschaltung aus der Schmelzsicherung und einem Schaltelement umfaßt und auf ein Steuersignal anspricht, um die Signalleitung variabel über den Kondensator an einen Signalknoten anzukoppeln. Das Steuersignal kann in Abhängigkeit von einem Anschalterkennungssignal erzeugt werden. Durch Vergleich einer gemessenen Signalübertragungszeit bzw. Signalleitungskapazität mit einem gewünschten Sollwert kann die Signalübertragungszeit variabel eingestellt werden. DOLLAR A Verwendung z. B. in integrierten Schaltkreisen mit Halbleiterspeicherbauelementen.
Description
Die Erfindung bezieht sich auf eine variable Lastschaltung
zur Steuerung der Signalübertragung auf einer Signalleitung
in einem integrierten Schaltkreis, auf eine variable Sig
nalübertragungsschaltung mit einer variablen Lastschaltung
und auf auf ein Verfahren zur Steuerung der Signalübertragung
auf einer Signalleitung in einem integrierten Schaltkreis.
Integrierte Schaltkreise beinhalten typischerweise Schaltun
gen wie Verzögerungsregelkreise (delay locked loops; DLL),
die verteilte Signale, z. B. Taktsignale, für mehrere Schal
tungen bereitstellen. Ein Verzögerungsregelkreis (nachfolgend
auch DLL abgekürzt) empfängt typischerweise ein Referenztakt
signal, aus dem er ein internes Taktsignal generiert, dessen
Phase typischerweise vom Referenztaktsignal abhängt. Es kann
erwünscht sein, eine große Anzahl von Schaltungen synchron zu
einem derartigen internen Taktsignal zu betreiben. Wenn diese
Schaltungen gemeinsam getrieben werden, kann die Gesamtaus
gangslast für den DLL sehr hoch sein, was für diesen einen
hohen Stromverbrauch verursacht. Dementsprechend erzeugen in
tegrierte Schaltkreise wie Mischspeicher-Logikbauelemente
(MML), dynamische Rambus-Speicher mit wahlfreiem Zugriff
(RDRAM) und dynamische Doppeldatenraten-Speicher mit wahl
freiem Zugriff (DDR-DRAM) oftmals eine Mehrzahl von synchro
nisierten DDL-Ausgangssignalen (Phasen) und verwenden eine
Mehrzahl von Betriebsarten derart, daß die von einer Schal
tung wie einem DLL erzeugten Ausgangssignale selektiv Schal
tungen in dem Bauelement zugeführt werden, um unnötigen
Stromverbrauch zu reduzieren.
Ein fehlerfreier Betrieb eines Bauelementes mit einer Schal
tung wie einem DLL macht es häufig erforderlich, daß die von
der Schaltung erzeugten Phasen exakt synchronisiert sind. Da
das zugehörige Ausgangssignal jedoch unterschiedlich belastet
sein kann, kann eine solche Synchronisation schwierig sein.
Als Folge davon können in herkömmlichen DLLs Verzögerungs
schaltungen enthalten sein, die eine Verzögerung in Signale
einbringen können, welche vom DLL erzeugt werden.
Fig. 1 zeigt ein Schaltbild einer solchen Verzögerungsschal
tung, während Fig. 2 Signalverläufe zur Veranschaulichung von
Betriebsweisen für eine solche Schaltung veranschaulicht.
Wenn ein Eingangssignal S1 an einem ersten Inverter G1 von
einem niedrigen Logikpegel auf einen hohen Logikpegel wech
selt, wird eine Signalleitung n1 auf niedrigem Pegel gesteu
ert. Wegen der in einem Kondensator C gespeicherten Ladung
fällt jedoch die Spannung an der Signalleitung n1 langsamer
ab als der zugehörige Anstieg des Eingangssignals S1. Dies
induziert verglichen mit dem Eingangssignal S1 eine Verzöge
rung eines Signals S2, das von einem zweiten Inverter G2 er
zeugt wird, der an die Signalleitung n1 angeschlossen ist.
Diese Verzögerung kann durch Öffnen einer Schmelzsicherung F
verringert werden. Die von der Schmelzsicherung F bereitge
stellte Verzögerungssteuerung kann jedoch vergleichsweise be
schränkt sein.
Der Erfindung liegt als technisches Problem die Bereitstel
lung einer variablen Lastschaltung zur Signalübertragungs
steuerung, eine variable Signalübertragungsschaltung und ein
Verfahren zur Signalübertragungssteuerung zugrunde, mit denen
sich die Steuerung der Übertragungszeit für Signale auf einer
Signalleitung eines integrierten Schaltkreises verbessern
läßt.
Die Erfindung löst dieses Problem durch die Bereitstellung
einer variablen Lastschaltung mit den Merkmalen des Anspruchs
1 oder 2, einer variablen Signalübertragungsschaltung mit den
Merkmalen des Anspruchs 9 und eines Signalübertragungssteuer
verfahrens mit den Merkmalen des Anspruchs 13.
Erfindungsgemäß kann damit eine Signalleitung eines inte
grierten Schaltkreises in Abhängigkeit von einem Steuersignal
variabel an einen Signalknoten, wie einen Spannungsversor
gungsknoten oder einen Signalmasseknoten, über einen Konden
sator angekoppelt werden, so daß die Signalübertragungszeit
für die Signalleitung variiert werden kann. Dazu kann die va
riable Lastschaltung eine Laststeuerschaltung mit einer Rei
henschaltung aus einer Schmelzsicherung und wenigstens einem
Schaltelement umfassen, das durch ein jeweiliges Steuersignal
ansteuerbar ist, um die Signalleitung über die Schmelzsiche
rung und den Kondensator variabel an den Signalknoten anzu
koppeln. Im Betrieb kann die Signalübertragung auf einer ent
sprechenden Signalleitung durch Erzeugen eines geeigneten
Steuersignals und Ankoppeln der Signalleitung an einen Sig
nalknoten über einen Kondensator in Abhängigkeit vom Steuer
signal gesteuert werden, um die Signalübertragungszeit auf
der Signalleitung zu variieren bzw. die Signalübertragungs
zeit oder die Kapazität für die Signalleitung festzulegen.
Das Steuersignal kann in Abhängigkeit von der gewünschten Sig
nalübertragungszeit oder Kapazität erzeugt werden. Durch Va
riieren der Übertragungszeit oder Kapazität auf mehreren Sig
nalleitungen kann der Signalversatz zwischen Signalen gesteu
ert werden.
Vorteilhafte Weiterbildungen der Erfindung sind in den Un
teransprüchen angegeben.
Vorteilhafte, nachfolgend beschriebene Ausführungsformen der
Erfindung sowie das zu deren besserem Verständnis oben be
schriebene, herkömmliche Ausführungsbeispiel sind in den
Zeichnungen dargestellt, in denen zeigen:
Fig. 1 ein Schaltbild einer herkömmlichen Verzögerungssteu
erschaltung,
Fig. 2 ein Signalverlaufsdiagramm zur Veranschaulichung von
Betriebsweisen der Verzögerungssteuerschaltung von
Fig. 1,
Fig. 3 ein Blockschaltbild einer erfindungsgemäßen varia
blen Lastschaltung,
Fig. 4 ein Blockschaltbild einer erfindungsgemäßen Steuer
signalerzeugungsschaltung,
Fig. 5 ein Blockschaltbild einer weiteren erfindungsgemäßen
Steuersignalerzeugungsschaltung,
Fig. 5A und 5B detailliertere Blockschaltbilder jeweiliger
Teile weiterer Ausführungsformen einer erfindungsge
mäßen Steuersignalerzeugungsschaltung,
Fig. 6 ein Blockschaltbild einer weiteren erfindungsgemäßen
variablen Lastschaltung,
Fig. 7 ein Blockschaltbild noch einer weiteren erfindungs
gemäßen variablen Lastschaltung,
Fig. 8 ein Blockschaltbild zur Veranschaulichung einer er
findungsgemäßen Anwendung variabler Lastschaltungen
in Signalübertragungsschaltungen,
Fig. 9 und 10 Flußdiagramme von exemplarischen Betriebsweisen
zur Steuerung der Signalübertragungszeit und Signal
leitungskapazität gemäß entsprechenden Aspekten der
Erfindung und
Fig. 11 ein Blockschaltbild einer exemplarischen Anwendung
variabler Lastschaltungen gemäß einem Aspekt der Erfindung.
Nachfolgend werden erfindungsgemäße Ausführungsbeispiele un
ter Bezugnahme auf die entsprechenden Figuren näher erläu
tert, wobei gleiche Bezugszeichen jeweils funktionell gleich
artige Elemente bezeichnen.
Fig. 3 zeigt eine erfindungsgemäße variable Signalübertra
gungsschaltung 11 eines integrierten Schaltkreises 10. Die
variable Signalübertragungsschaltung 11 weist eine variable
Lastschaltung 12 auf, die eine Laststeuerschaltung 13 bein
haltet, welche eine Signalleitung 11n variabel an einen Kon
densator 14 ankoppelt. Wie aus Fig. 3 ersichtlich, ist der
Kondensator 14 mit einem Signalknoten verbunden, der auf ei
nem festen Potential liegt, hier als ein Signalmassepotential
VSS gezeigt. Die variable Lastschaltung 12 bewirkt, daß ein
Signal S2, das von einer Ausgangsschaltung 11b in Abhängig
keit von einem an einer Eingangsschaltung 11a empfangenen
Eingangssignal S1 erzeugt wird, durch Steuern der Last auf
der Signalleitung 11n variabel verzögert werden kann. Die
eingebrachte Verzögerung ist vom Zustand einer Schmelzsiche
rung 13a und/oder eines Steuersignals abhängig, das an ein
Schaltelement 13b über eine Steuersignalleitung CONT durch
eine Steuersignalerzeugungsschaltung 15 angelegt wird. Es
versteht sich, daß Fig. 3 allgemein einen Teil des integrier
ten Schaltkreises 10 zeigt und die Signalübertragungsschal
tung 11 beispielsweise mit weiteren, nicht gezeigten Schal
tungen innerhalb des integrierten Schaltkreises 10 verbunden
sein kann.
Die Eingabe- und die Ausgabeschaltung 11a, 11b können von ei
nem beliebigen Schaltungstyp sein, z. B. Puffer, Inverter, Lo
gikgatter, Schaltkreise aktiver oder passiver Komponenten,
Signalanschlüsse, Leitungen oder andere Signalleitungsstruk
turen. Es versteht sich, daß das Signal S1 ein intern im in
tegrierten Schaltkreis 10 erzeugtes Signal oder ein außerhalb
des integrierten Schaltkreises 10 erzeugtes Signal sein kann.
In ähnlicher Weise kann das Ausgangssignal S2 intern einer
oder mehreren Schaltungen des integrierten Schaltkreises 10
oder einem oder mehreren extern angeordneten Schaltungen zu
geführt werden. Ersichtlicherweise kann in einigen Fällen die
Signalleitung 11n direkt mit einer externen Signalquelle ver
bunden sein, so daß Funktionen der Eingangsschaltung 11a von
einer Schaltung außerhalb des integrierten Schaltkreises 10
ausgeführt werden. Es versteht sich des weiteren, daß in ei
nigen Fällen die Signalleitung 11n direkt mit einer externen
Signallast verbunden sein kann, so daß Funktionen der Aus
gangsschaltung 11b durch eine Schaltung außerhalb des inte
grierten Schaltkreises 10 ausgeführt werden.
Die Laststeuerschaltung 13 weist eine Reihenschaltung aus ei
ner Schmelzsicherung 13a und einem Schaltelement auf, das
beispielsweise, wie gezeigt, ein komplementäres (CMOS-)Trans
missionsgatter umfassen kann. Ein erster Source/Drain-
Anschluß des Transmissionsgatter-Transistors 13b ist über die
Schmelzsicherung 13a an die Signalleitung 11n angekoppelt.
Ein zweiter Source/Drain-Anschluß des Transistors 13b ist an
den Kondensator 14 angeschlossen. Die vom Transistor 13b be
reitgestellte Impedanz kann in Reaktion auf das Steuersignal
auf der Steuersignalleitung CONT variiert werden. Das Steuer
signal wird im gezeigten Beispiel vom Steuersignalerzeugungs
schaltkreis 15 erzeugt, der in der variablen Lastschaltung 12
enthalten ist, kann alternativ aber auch extern zugeführt
werden.
Der Kondensator 14 kann als MOS-Transistor ausgelegt sein.
Beispielsweise kann er einen NMOS-Transistor umfassen, dessen
Gate-Anschluß an einen der Source/Drain-Anschlüsse des Trans
missions-Transistors 13b angeschlossen ist, während sein er
ster und zweiter Source/Drain-Anschluß gemeinsam an den Sig
nalmasseknoten VSS angeschlossen sind. Alternativ kann der
Kondensator einen PMOS-Transistor beinhalten, der mit einem
Gate-Anschluß an einen Source/Drain-Anschluß des Transistors
13b angeschlossen ist und dessen erster und zweiter Sour
ce/Drain-Anschluß gemeinsam an den Signalmasseknoten VSS an
geschlossen sind.
Fig. 4 veranschaulicht eine erfindungsgemäße Steuersignaler
zeugungsschaltung 15, die abhängig vom Zustand einer Schmelz
sicherung 19 arbeitet. Die Steuersignalerzeugungsschaltung 15
ist entweder empfindlich oder nicht-empfindlich auf ein An
schalterkennungssignal PWUP, das von einer Anschalterken
nungs-Signalerzeugungsschaltung 9 erzeugt wird, so daß die
Steuersignalerzeugungsschaltung 15 ein Steuersignal auf der
Steuersignalleitung CONT generiert. Die Steuersignalerzeu
gungsschaltung 15 umfaßt ein NOR-Gatter 17, das mit einem
Source/Drain-Anschluß eines NMOS-Transistors 18b, einem Sour
ce/Drain-Anschluß eines PMOS-Transistors 18a über die
Schmelzsicherung 19 und mit einem Source/Drain-Anschluß eines
zweiten NMOS-Transistors 18c verbunden ist. Außerdem empfängt
das NOR-Gatter 17 das Anschalterkennungssignal PWUP. Der Aus
gang des NOR-Gatters 17 ist mit einer Reihenschaltung von In
vertern verbunden. Wenn die Schmelzsicherung 19 durchtrennt
wird, wird das Steuersignal auf der Steuersignalleitung CONT
durch einen hohen Pegel des Anschalterkennungssignals PWUP,
das an den PMOS-Transistor 18a und den NMOS-Transistor 18b
angelegt wird, auf einen hohen Logikpegel gesetzt. Die An
schalterkennungs-Signalerzeugungsschaltung 9 kann das An
schalterkennungssignal PWUP z. B. in Form eines positiven Im
pulses erzeugen, wenn die Spannung am Leistungsversorgungs
knoten VCC einen bestimmten Pegel erreicht.
Fig. 5 veranschaulicht eine weitere erfindungsgemäße Steuer
signalerzeugungsschaltung 15'. Diese enthält ein Steuerregi
ster 16, das einen programmierbaren Teil 16-2 und einen Steu
eradressenerzeugungsteil 16-1 umfaßt, der Steueradressen
ADDR0, ADDR1, ADDR2 erzeugt. Im gezeigten Beispiel ist der
Einfachkeit halber und ohne Beschränkung der Allgemeinheit
angenommen, daß der programmierbare Teil 16-2 allein durch
die Steueradresse ADDR0 programmiert wird.
Fig. 5A veranschaulicht den Steueradressenerzeugungsteil 16-1
von Fig. 5. Dieser umfaßt mehrere Flip-Flop 16a, 16b, 16c,
die in Reihe geschaltet sind. Ein erstes Flip-Flop 16a emp
fängt ein Datensignal SIO und ein Taktsignal SCK als Ein
gangssignale. Das erste Flip-Flop 16a erzeugt als Ausgangs
signal eine erste Steueradresse ADDR0. Die Funktionen des
zweiten und dritten Flip-Flop 16b, 16c entsprechen derjenigen
des ersten Flip-Flop 16a. Zur Aktivierung des Steueradres
senerzeugungsteils 16-1 kann ein Steuersignal CMD dienen.
Fig. 5B veranschaulicht den programmierbaren Teil 16-2 von
Fig. 5. Dieser erzeugt das Steuersignal CONT in Reaktion auf
die Steueradresse ADDR0, wenn ein Widerstand RES intakt ist.
Hingegen reagiert das Steuersignal CONT nicht auf die Steu
eradresse ADDR0, wenn der Widerstand RES durchtrennt ist. Der
Widerstand RES kann ein elektrischer Widerstand sein, der da
durch durchtrennt werden kann, daß er mit einer Stromstärke
beaufschlagt wird, die größer als eine vorgebbare maximale
Stromstärke ist.
Fig. 6 veranschaulicht eine weitere erfindungsgemäße Si
gnalübertragungsschaltung 11' eines integrierten Schaltkrei
ses 10. Wie im Zusammenhang mit Fig. 3 erwähnt, weist auch
hier die Signalübertragungsschaltung 11' eine Eingangsschal
tung 11a und eine Ausgangsschaltung 11b auf, die über die Sig
nalleitung hin verbunden sind. Ähnlich wie im Beispiel von
Fig. 3 umfaßt eine variable Lastschaltung 12' eine Laststeu
erschaltung 13', die eine Reihenschaltung einer Schmelzsiche
rung 13a und eines Transistorschalters 13b aufweist, der mit
einem Kondensator 14 verbunden ist. Im Gegensatz zum Fall von
Fig. 3 reagiert hier jedoch die variable Lastschaltung 12'
sowohl auf ein erstes Steuersignal, das auf einer ersten
Steuerleitung CONT1 an den Transistor 13b angelegt wird, als
auch auf ein zweites Steuersignal auf einer mit dem Kondensa
tor 14 verbundenen, zweiten Steuerleitung CONT2. Eine Steuer
signalerzeugungsschaltung 25' erzeugt das erste Steuersignal
auf der ersten Steuersignalleitung CONT1 und das zweite Steu
ersignal auf der zweiten Steuersignalleitung CONT2. Das zwei
te Steuersignal kann beispielsweise von einer Speisespannung
oder einer Signalmassespannung gebildet sein. Dieses Ausfüh
rungsbeispiel vermag zusätzliche Flexibilität für die Steue
rung der Übertragungszeit von Signalen auf der Signalleitung
11n zur Verfügung zu stellen. Es versteht sich, daß alterna
tiv zum gezeigten Beispiel die Steuersignale von einer oder
mehreren Signalquellen außerhalb des integrierten Schaltkrei
ses 10 bereitgestellt werden können.
Fig. 7 zeigt eine weitere erfindungsgemäße Signalübertra
gungsschaltung 11" für einen integrierten Schaltkreis 10.
Diese Signalübertragungsschaltung 11" weist eine variable
Lastschaltung 12" auf, die einen Kondensator 14 enthält, der
mit einer Laststeuerschaltung 13" in Reihe geschaltet ist,
die eine serielle Kombination einer Schmelzsicherung 13a und
zweier Transistorschalter 13b1, 13b2 beinhaltet. Die Transi
storschalter 13b1, 13b2 sprechen auf das erste bzw. zweite
Steuersignal auf der ersten und zweiten Steuersignalleitung
CONT1, CONT2 an, welche den jeweiligen Transistorschalter
13b1, 13b2 an die Steuersignalerzeugungsschaltung 25" ankop
peln. Die Transistoren 13b1, 13b der Laststeuerschaltung 13"
können unterschiedlich dimensioniert sein.
Für die an die Steuersignalleitungen CONT1, CONT2 angelegten
Steuersignale sind zahlreiche Konfigurationen möglich. Die
Transistoren 13b1, 13b2 können im allgemeinen so gesteuert
werden, daß der Widerstand zwischen der Schmelzsicherung 13a
und dem Kondensator 14 variiert wird, wodurch die von der va
riablen Lastschaltung 12" bereitgestellte Gesamtimpedanz und
damit die auf der Signalleitung 11n bewirkte Verzögerung ver
ändert werden. Es versteht sich, daß in Reihe mit der
Schmelzsicherung 13a und dem Kondensator 14 alternativ mehr
als zwei Transistoren vorgesehen sein können, um noch mehr
Flexibilität für die Steuerung der Impedanz dieser Reihen
schaltungsanordnung zu erzielen.
Fig. 8 veranschaulicht eine exemplarische Anwendung erfin
dungsgemäßer variabler Signalübertragungsschaltungen. Dabei
werden eine Mehrzahl variabler Signalübertragungsschaltungen
11a, 11b, 11c, z. B. vom Typ der variablen Signalübertragungs
schaltungen 11, 11' oder 11" der Fig. 3, 6 bzw. 7, dazu ver
wendet, ein jeweiliges Signal RCLK1, RCLK2, RCLK3 zu verzö
gern, wobei diese Signale RCLK1, RCLK2, RCLK3 von einem Sig
nal RSIG abgeleitet sind, das von einem Eingangssignal IN ge
wonnen wird. Die variablen Signalübertragungsschaltungen 11a,
11b, 11c erzeugen ein jeweiliges verzögertes Signal DCLK1,
DCLK2, DCLK3, und diese verzögerten Signale DCLK1, DCLK2,
DCLK3 werden jeweils einer Schaltung 103a, 103b, 103c als
Ziel zugeführt. Um das jeweilige Signal RCLK1, RCLK2, RCLK3
zu erzeugen, sind UND-Gatter 101a, 101b, 101c vorgesehen, die
jeweils das Signal RSIG in Abhängigkeit eines jeweiligen
Freigabesignals ENA, ENB, ENC einer Torsteuerung unterziehen.
Die Gatter 101a, 101b, 101c können zur Steuerung des Strom
verbrauchs dadurch genutzt werden, daß die Erzeugung eines
ausgewählten Teils der Signale RCLK1, RCLK2, RCLK3 desakti
viert wird, wenn der entsprechende, zugehörige Teil der Ziel
schaltungen 103a, 103b, 103c kein Taktsignäl benötigt.
Durch Steuersignale, die jeweils an eine entsprechende Steu
ersignalleitung CONTA, CONTB, CONTC angelegt werden, welche
jeweils zu einer zugehörigen variablen Signalübertragungs
schaltung 11a, 11b, 11c geführt sind, können entsprechende
Laufzeitverzögerungen gesteuert werden, die mit dem jeweili
gen verzögerten Signal DCLK1, DCLK2, DCLK3 verknüpft sind.
Auf diese Weise kann ein Versatz zwischen den verzögerten Sig
nalen DCLK1, DCLK2, DCLK3 gesteuert werden. Die Steuersignale
auf den Steuersignalleitungen CONTA, CONTB, CONTC können auch
verändert werden, um den Versatz zu steuern, wenn sich die
Lastbedingungen aufgrund der Wirkungen der Freigabesignale
ENA, ENB, ENC verändern.
Fig. 9 veranschaulicht exemplarisch eine erfindungsgemäße Be
triebsweise 200 zum Einstellen der Übertragungszeit in einer
variablen Signalübertragungsschaltung, wobei die Beschreibung
unter Bezugnahme auf die variable Signalübertragungsschaltung
11 von Fig. 3 erfolgt.
Zunächst wird eine gewünschte (Soll-)Übertragungszeit für ein
Übertragungssignal der variablen Signalübertragungsschaltung
11 festgelegt (Block 203). Dann wird die aktuelle Signalüber
tragungszeit für die variable Signalübertragungsschaltung 11
gemessen (Block 205). Anschließend werden der Sollwert und
der Istwert der Signalübertragungszeit miteinander verglichen
(Block 207). Wenn die Differenz nicht außerhalb eines vorge
gebenen Bereichs liegt, was durch eine entsprechende Abfrage
festgestellt wird (Block 209), ist keine Verstellung nötig.
Wenn die Differenz außerhalb des vorgegebenen Bereichs liegt
und die aktuelle Signalübertragungszeit größer als die ge
wünschte Signalübertragungszeit ist, was in einem anschlie
ßenden Abfrageschritt geprüft wird (Block 211), wird die
Schmelzsicherung 13a in der Laststeuerschaltung 13 durch
trennt, um die Signalleitung vom Kondensator 14 der variablen
Lastschaltung 12 zu entkoppeln und die Signalübertragungszeit
durch die variable Signalübetragungsschaltung 11 zu begrenzen
(Block 213). Wenn hingegen die Differenz außerhalb des vorge
gebenen Bereichs liegt und die aktuelle Signalübertragungs
zeit kleiner als die gewünschte Signalübetragungszeit ist,
wird die Schmelzsicherung 13a intakt gelassen, und das Steu
ersignal auf der Steuersignalleitung CONT wird in einen Zu
stand gesetzt, der bewirkt, daß der Kondensator 14 so an die
Signalleitung 11n angekoppelt wird, daß sich die Signalüber
tragungszeit durch die variable Signalübertragungsschaltung
11 auf ungefähr die gewünschte Übertragungszeit erhöht (Block
215).
Fig. 10 veranschaulicht beispielhaft eine weitere erfindungs
gemäße Betriebsweise 300 zur Einstellung der Übertragungszeit
in einer variablen Signalübertragungsschaltung, wobei zu ih
rer Beschreibung wiederum auf die variable Signalübertra
gungsschaltung 11 von Fig. 3 Bezug genommen wird. Zunächst
wird ein Kapazitäts-Sollwert für die Signalleitung 11n der
variablen Signalübertragungsschaltung 11 bestimmt (Block
303). Dann wird der Kapazitäts-Istwert für die Signalleitung
11n der variablen Signalübetragungsschaltung 11 gemessen
(Block 305). Anschließend werden der Istwert und der Sollwert
der Kapazität miteinander verglichen (Block 307). Wenn die
Differenz nicht außerhalb eines vorgegebenen Bereichs liegt,
was durch einen entsprechenden Abfrageschritt geprüft wird
(Block 309), ist keine Verstellung nötig. Wenn die Differenz
außerhalb des vorgegebenen Bereichs liegt und die aktuelle
Kapazität höher als die gewünschte Kapazität ist, was in ei
nem anschließenden Abfrageschritt geprüft wird (Block 311),
wird die Schmelzsicherung 13a in der Laststeuerschaltung 13
durchtrennt, um die Signalleitung vom Kondensator 14 der va
riablen Lastschaltung 12 zu entkoppeln und die Kapazität. auf
der Signalleitung 11n zu begrenzen (Block 313). Wenn die Dif
ferenz außerhalb des vorgegebenen Bereichs liegt und die mo
mentane Kapazität niedriger als die gewünschte Kapazität ist,
wird die Schmelzsicherung 13a intakt gelassen, und das Steu
ersignal auf der Steuersignalleitung CONT wird in einen Zu
stand gesetzt, der bewirkt, daß der Kondensator 14 so an die
Signalleitung 11n angekoppelt wird, daß sich die Kapazität
auf der Signalleitung 11n auf ungefähr die gewünschte Kapazi
tät erhöht (Block 315).
Fig. 11 veranschaulicht eine weitere exemplarische Anwendung
erfindungsgemäßer variabler Signalübertragungsschaltungen.
Dabei weist ein Speichermodul eine Mehrzahl integrierter
Schaltkreisspeicherbauelemente 1120-1,. . .1120n auf, von de
nen jedes eine Anzahl i von Datenanschlüssen DQ1,. . .,DQi und
eine Anzahl n von Adressenanschlüssen A1,. . .,An aufweist,
die jeweils an eine gemeinsame Datenleitung und eine gemein
same Adressenleitung angeschlossen sind, die ihrerseits mit
einer Speichersteuerung 1110 verbunden sind. Die zu den Da
tenleitungen und Adressenleitungen durch die einzelnen inte
grierten Schaltkreisspeicherbauelemente 1120-1,. . .,1120-n
bereitgestellten individuellen Kapazitäten können beispiels
weise aufgrund von Fertigungsschwankungen zwischen den Bau
elementen beträchtlich schwanken. Wenn eine große Anzahl von
Speicherbauelementen 1120-1,. . .,1120-n gemeinsam angeschlos
sen ist, kann sich eine deutliche Schwankung der Kapazität
unter den Datenleitungen und/oder den Adressenleitungen erge
ben. Diese Schwankung kann einen merklichen Versatz zwischen
Signalen auf diesen Leitungen bewirken, was den Betrieb des
Moduls beeinflussen kann. Variable Signalübertragungsschal
tungen z. B. in Form der Signalübertragungsschaltungen 11, 11'
und 11" der Fig. 3, 6 bzw. 7 können in den integrierten
Schaltkreisbauelementen 1110, 1120-1,. . .,1120n zur Verringe
rung dieses Versatzes eingesetzt werden.
Claims (20)
1. Variable Lastschaltung zur Signalübertragungssteuerung
auf einer Signalleitung (11n) in einem integrierten Schalt
kreis (10), mit
- 1. einem Kondensator (14) und
- 2. einer Laststeuerschaltung (12) mit einer Schmelzsiche rung (13a),
- 1. die Laststeuerschaltung (12) eine Reihenschaltung aus einem Schaltelement (13b) und der Schmelzsicherung (13a) be inhaltet und auf ein Steuersignal (CONT) reagiert, um die Sig nalleitung variabel über die Schmelzsicherung und den Konden sator (14) an einen Signalknoten (VSS) anzukoppeln,
- 2. eine Steuersignalerzeugungsschaltung (15) an die Last steuerschaltung angekoppelt ist und das Steuersignal in Reak tion auf ein Anschalterkennungssignal (PWUP) erzeugt und
- 3. eine Anschalterkennungssignal-Erzeugungsschaltung (9) vorgesehen ist, um das Anschalterkennungssignal in Reaktion auf das Anlegen einer Speisespannung (VCC) an den integrier ten Schaltkreis (10) zu erzeugen.
2. Variable Lastschaltung zur Signalübertragungssteuerung
auf einer Signalleitung (11n) in einem integrierten Schalt
kreis (10), mit
- 1. einem Kondensator (14) und
- 2. einer Laststeuerschaltung (12) mit einer Schmelzsiche rung (13a),
- 1. die Laststeuerschaltung auf ein Steuersignal (CONT) an spricht, um die Signalleitung variabel über den Kondensator (14) an einen Signalknoten (VSS) anzukoppeln und dadurch die Signalübertragungszeit auf der Signalleitung zu verändern, wobei sie eine Reihenschaltung aus einem Schaltelement (13b) und der Schmelzsicherung (13a) umfaßt und das Schaltelement auf das Steuersignal anspricht, um die Signalleitung variabel über die Schmelzsicherung und den Kondensator an den Signal knoten anzukoppeln, und
- 2. eine Steuersignalerzeugungsschaltung vorgesehen ist, die an die Laststeuerschaltung zur Erzeugung des Steuersignals angekoppelt ist, wobei sie wenigstens eine Schmelzsicherung (19) und/oder ein Steuerregister (16) zur Erzeugung des Steu ersignals in Reaktion auf ein externes Signal des integrier ten Schaltkreises (10) aufweist, wobei das Steuerregister programmierbar ist, um das Steuersignal ohne Durchtrennen der Schmelzsicherung zu erhalten.
3. Variable Lastschaltung nach Anspruch 1 oder 2, weiter
dadurch gekennzeichnet, daß das Schaltelement einen ersten
MOS-Transistor (13b) und der Kondensator einen zweiten MOS-
Transistor (14) umfaßt.
4. Variable Lastschaltung nach einem der Ansprüche 1 bis 3,
weiter dadurch gekennzeichnet, daß die Serienschaltung ein
Schaltelement, das auf ein Steuersignal zur Steuerung der Im
pedanz zwischen einem ersten und einem zweiten Anschluß des
Schaltelements anspricht, und eine zwischen den ersten An
schluß des Schaltelementes (13b) und die Signalleitung (11n)
eingeschleifte Schmelzsicherung (13a) umfaßt, wobei der Kon
densator (14) zwischen den zweiten Anschluß des Schaltelemen
tes und den Signalknoten (VSS) eingeschleift ist.
5. Variable Lastschaltung nach einem der Ansprüche 1 bis 4,
weiter dadurch gekennzeichnet, daß der Signalknoten ein Sig
nalmasseknoten (VSS) oder ein Leistungsversorgungsknoten
(VCC) ist.
6. Variable Lastschaltung nach einem der Ansprüche 1 bis 4,
weiter dadurch gekennzeichnet, daß der Signalknoten einen
Massespannungsknoten (VSS), einen Leistungsversorgungsknoten
(VCC) oder einen weder dem Massespannungsknoten, noch dem
Leistungsversorgungsknoten entsprechenden, anderen Spannungs
versorgungsknoten umfaßt.
7. Variable Lastschaltung nach einem der Ansprüche 1 bis 6,
weiter dadurch gekennzeichnet, daß die Signalleitung (11n)
eine Eingangssignalleitung, die außerhalb des integrierten
Schaltkreises (10) erzeugte Signale trägt, eine Ausgangs
signalleitung, die vom integrierten Schaltkreis erzeugte Sig
nale trägt, oder eine Eingabe/Ausgabe-Signalleitung umfaßt,
die sowohl intern als auch extern erzeugte Signale trägt.
8. Variable Lastschaltung nach einem der Ansprüche 2 bis 7,
weiter dadurch gekennzeichnet, daß das Steuerregister (16-1)
wenigstens ein logisches Flip-Flop-Gatter (16a, 16b, 16c)
aufweist, dem extern dem integrierten Schaltkreis zugeführte
Signale (SIO, SCK) als Eingangssignale zugeführt werden.
9. Variable Signalübertragungsschaltung, gekennzeichnet
durch folgende Elemente:
- 1. eine Eingangsschaltung (11a), die dazu dient, ein Ein gangssignal (S1) zu empfangen und ein Zwischenausgangssignal auf einer Zwischensignalleitung (ihn) zu erzeugen,
- 2. eine Ausgangsschaltung (11b), die dazu dient, das Zwi schenausgangssignal zu empfangen und daraus ein Ausgangs signal (S2) zu erzeugen, und
- 3. eine variable Lastschaltung (12, 15) mit einem Kondensa tor (14) und einer Laststeuerschaltung, die auf ein Steuersig nal anspricht, um die Zwischensignalleitung variabel über den Kondensator an einen Signalknoten (VSS) anzukoppeln.
10. Variable Signalübertragungsschaltung nach Anspruch 9,
weiter dadurch gekennzeichnet, daß die Laststeuerschaltung
eine Reihenschaltung aus einem Schaltelement (13b) und einer
Schmelzsicherung (13e) aufweist, wobei das Schaltelement auf
das Steuersignal (CONT) anspricht, um die Zwischensignallei
tung (11n) über die Schmelzsicherung und den Kondensator va
riabel an den Signalknoten (VSS) anzukoppeln.
11. Variable Signalübertragungsschaltung nach Anspruch 9
oder 10, weiter dadurch gekennzeichnet, daß die variable
Lastschaltung des weiteren eine Steuersignalerzeugungsschal
tung (15) umfaßt, die mit der Laststeuerschaltung verbunden
ist und das Steuersignal erzeugt.
12. Variable Signalübertragungsschaltung nach einem der An
sprüche 9 bis 11, weiter dadurch gekennzeichnet, daß der Sig
nalknoten wenigstens einen Signalmasseknoten (VSS) oder einen
Leistungsversorgungsknoten (VCC) umfaßt.
13. Verfahren zur Steuerung der Signalübertragung auf einer
Signalleitung eines integrierten Schaltkreises, gekennzeichet
durch folgende Schritte:
- 1. Bestimmen einer Signalübertragungszeit für die Signal leitung,
- 2. Erzeugen eines Steuersignals in Abhängigkeit von der be stimmten Signalübertragungszeit und
- 3. variables Einstellen der Signalübertragungszeit auf der Signalleitung durch Koppeln der Signalleitung mit einem Si gnalknoten über einen Kondensator in Abhängigkeit von dem Steuersignal.
14. Verfahren nach Anspruch 13, weiter dadurch gekennzeich
net, daß sich an den Schritt zur Bestimmung der Signalüber
tragungszeit ein Schritt zur Programmierung einer mit dem
Kondensator in Reihe geschalteten Schmelzsicherung in Abhän
gigkeit von der bestimmten Signalübertragungszeit anschließt.
15. Verfahren nach Anspruch 14, weiter dadurch gekennzeich
net, daß der Schritt zur Programmierung der Schmelzsicherung
einen Schritt zum Durchtrennen der Schmelzsicherung umfaßt,
wenn die bestimmte Signalübertragungszeit größer als eine
vorgegebene Zeitdauer ist.
16. Verfahren nach einem der Ansprüche 13 bis 15, weiter da
durch gekennzeichnet, daß der Schritt zur Erzeugung des Steu
ersignals folgende Teilschritte umfaßt:
- 1. Erzeugen eines ersten Zustands des Steuersignals, der bewirkt, daß die Signalleitung über den Kondensator an einen Signalmasseknoten angekoppelt wird, wenn die bestimmte Si gnalübertragungszeit kleiner als die vorgegebene Zeitdauer ist, und
- 2. Erzeugen eines zweiten Zustands des Steuersignals, der bewirkt, daß die Signalleitung vom Signalmasseknoten entkop pelt wird, wenn die bestimmte Signalübertragungszeit größer als die vorgegebene Zeitdauer ist.
17. Verfahren nach einem der Ansprüche 13 bis 16, weiter da
durch gekennzeichnet, daß
- 1. vor dem Schritt zur Erzeugung des Steuersignals ein Schritt zur Feststellung der Kapazität der Signalleitung durchgeführt wird,
- 2. die Erzeugung des Steuersignals in Abhängigkeit von der festgestellten Kapazität erfolgt und
- 3. der Schritt des variablen Ankoppelns einen Schritt zum Ankoppeln der Signalleitung an den Signalknoten in Abhängig keit von dem so erzeugten Steuersignal beinhaltet.
18. Verfahren nach Anspruch 17, weiter dadurch gekennzeich
net, daß der Schritt zur Feststellung der Kapazität von einem
Schritt zum Programmieren einer mit dem Kondensator in Reihe
geschalteten Schmelzsicherung in Abhängigkeit von der festge
stellten Kapazität gefolgt wird.
19. Verfahren nach Anspruch 17 oder 18 weiter dadurch ge
kennzeichnet, daß der Schritt zur Programmierung der Schmelz
sicherung einen Schritt zum Durchtrennen der Schmelzsicherung
beinhaltet, wenn die festgestellte Kapazität größer als eine
vorgegebene Kapazität ist.
20. Verfahren nach einem der Ansprüche 17 bis 19, weiter da
durch gekennzeichnet, daß der Schritt zur Erzeugung des Steu
ersignals folgende Teilschritte umfaßt:
- 1. Erzeugen eines ersten Zustands des Steuersignals, der bewirkt, daß die Signalleitung über den Kondensator an einen Signalmasseknoten angekoppelt wird, wenn die festgestellte Kapazität niedriger als eine vorgegebene Kapazität ist, und
- 2. Erzeugen eines zweiten Zustands des Steuersignals, der bewirkt, daß die Signalleitung von dem Signalmasseknoten ent koppelt wird, wenn die festgestellte Kapazität größer als die vorgegebene Kapazität ist.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR19980048168 | 1998-11-11 | ||
KR98-48168 | 1998-11-11 | ||
KR1019990015892A KR100322528B1 (ko) | 1998-11-11 | 1999-05-03 | 부하 조절부를 가지는 반도체 집적회로의 신호 전송회로 및 이를이용한 전송 시간 조절방법 |
KR99-15892 | 1999-05-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19953784A1 true DE19953784A1 (de) | 2000-05-18 |
DE19953784B4 DE19953784B4 (de) | 2011-01-13 |
Family
ID=26634317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19953784A Expired - Fee Related DE19953784B4 (de) | 1998-11-11 | 1999-11-09 | Variable Lastschaltung, variable Signalübertragungsschaltung und Signalübertragungssteuerverfahren für integrierte Schaltkreise |
Country Status (5)
Country | Link |
---|---|
US (1) | US6239642B1 (de) |
JP (1) | JP3822405B2 (de) |
KR (1) | KR100322528B1 (de) |
DE (1) | DE19953784B4 (de) |
TW (1) | TW469696B (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6377103B1 (en) * | 2000-06-28 | 2002-04-23 | Intel Corporation | Symmetric, voltage-controlled CMOS delay cell with closed-loop replica bias |
US6348826B1 (en) | 2000-06-28 | 2002-02-19 | Intel Corporation | Digital variable-delay circuit having voltage-mixing interpolator and methods of testing input/output buffers using same |
US6348811B1 (en) | 2000-06-28 | 2002-02-19 | Intel Corporation | Apparatus and methods for testing simultaneous bi-directional I/O circuits |
US7180352B2 (en) * | 2001-06-28 | 2007-02-20 | Intel Corporation | Clock recovery using clock phase interpolator |
KR100403342B1 (ko) * | 2001-09-13 | 2003-11-01 | 주식회사 하이닉스반도체 | 반도체 장치의 타이밍 조절 회로 |
US8171331B2 (en) * | 2003-06-04 | 2012-05-01 | Intel Corporation | Memory channel having deskew separate from redrive |
US7332950B2 (en) * | 2005-06-14 | 2008-02-19 | Micron Technology, Inc. | DLL measure initialization circuit for high frequency operation |
CN112216615B (zh) * | 2019-07-09 | 2023-09-22 | 澜起科技股份有限公司 | 可调信号传输时间的基板封装方法及其结构 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61255600A (ja) | 1985-05-08 | 1986-11-13 | Nec Corp | メモリ回路 |
JPS62145762A (ja) * | 1985-12-19 | 1987-06-29 | Mitsubishi Electric Corp | 半導体装置 |
US4894791A (en) * | 1986-02-10 | 1990-01-16 | Dallas Semiconductor Corporation | Delay circuit for a monolithic integrated circuit and method for adjusting delay of same |
US4716302A (en) * | 1986-12-22 | 1987-12-29 | Motorola, Inc. | Identity circuit for an integrated circuit using a fuse and transistor enabled by a power-on reset signal |
US5352945A (en) * | 1993-03-18 | 1994-10-04 | Micron Semiconductor, Inc. | Voltage compensating delay element |
JP3862306B2 (ja) * | 1995-06-23 | 2006-12-27 | 三菱電機株式会社 | 半導体装置 |
WO1997023042A1 (en) * | 1995-12-15 | 1997-06-26 | Unisys Corporation | Delay circuit and memory using the same |
JPH11507192A (ja) * | 1996-04-02 | 1999-06-22 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 接続可能な回路を有する携帯型無線機 |
US5896059A (en) * | 1997-05-09 | 1999-04-20 | International Business Machines Corporation | Decoupling capacitor fuse system |
-
1999
- 1999-05-03 KR KR1019990015892A patent/KR100322528B1/ko not_active IP Right Cessation
- 1999-11-04 TW TW088119219A patent/TW469696B/zh not_active IP Right Cessation
- 1999-11-09 DE DE19953784A patent/DE19953784B4/de not_active Expired - Fee Related
- 1999-11-09 US US09/437,897 patent/US6239642B1/en not_active Expired - Lifetime
- 1999-11-10 JP JP31963599A patent/JP3822405B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6239642B1 (en) | 2001-05-29 |
KR20000034845A (ko) | 2000-06-26 |
JP2000150805A (ja) | 2000-05-30 |
DE19953784B4 (de) | 2011-01-13 |
KR100322528B1 (ko) | 2002-03-18 |
TW469696B (en) | 2001-12-21 |
JP3822405B2 (ja) | 2006-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69707016T2 (de) | Verstellbare ausgangstreiberschaltung | |
DE602004004533T2 (de) | Phasenmischschaltung mit verzögertem regelkreis | |
DE10023248B4 (de) | Schaltung und Verfahren zur Taktsignalsynchronisation | |
DE4226047C2 (de) | Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test") | |
DE10252491B4 (de) | Verzögerungsregelkreisschaltung und -verfahren | |
DE102007047458B4 (de) | Ringoszillatorschaltung und PLL-Schaltung | |
DE2541131C2 (de) | Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung | |
DE4122978C2 (de) | Restladungskompensierungsschaltung und Verfahren zum Kompensieren einer Restladung | |
DE3839888C2 (de) | ||
DE3889069T2 (de) | Verzögerungsschaltungen für integrierte Schaltungen. | |
DE102006050103A1 (de) | ZQ-Eichschaltung und Halbleitervorrichtung | |
DE102006048390B4 (de) | Taktschaltung für Halbleiterspeicher | |
DE19618752C2 (de) | Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung | |
DE10141939B4 (de) | Flip-Flop-Schaltung zur taktsignalabhängigen Datenpufferung und diese enthaltender Signalhöhenkomparator | |
DE102007016318B4 (de) | Belastungszykluskorrektor und Verfahren zum Korrigieren des Belastungszyklus eines Signals | |
DE10312261A1 (de) | Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist | |
DE102007009525A1 (de) | Konzept zum Erzeugen eines versorgungsspannungsabhängigen Taktsignals | |
DE68923106T2 (de) | Schaltungssynchronisationssystem. | |
DE69633652T2 (de) | Pegelschieber für kleine Speisespannungen mit geringem Verbrauch | |
DE10044453A1 (de) | Aktiver, gegen Unterschwingen gehärteter FET-Schalter | |
DE4201516C2 (de) | Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung | |
DE112021001262T5 (de) | Versorgungsspannungs-auswahlschaltung | |
DE69725829T2 (de) | Halbleiterausgangpufferschaltung | |
DE19630913B4 (de) | Schaltung zur Erfassung sowohl eines Normalbetriebs als auch eines Einbrennbetriebs einer Halbleitervorrichtung | |
DE19953784A1 (de) | Variable Lastschaltung, variable Signalübertragungsschaltung und Signalübertragungssteuerverfahren für integrierte Schaltkreise |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR |
|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H03H 11/26 AFI20051017BHDE |
|
R020 | Patent grant now final |
Effective date: 20110413 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140603 |