JPS62145762A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ヒユーズプログラム回路を有するＩＣデバ
イスとしての半導体装置に係シ、特に冗長回路などに使
用するヒユーズプログラム回路において電源投入時の誤
動作を防止するようにしたヒユーズプログラム回路に関
するものである。

〔従来の技術〕

従来のヒユーズプログラム回路を第２図に示す。

同図において、１は第１の電位Ｖｃｃが付与される電源
線、２は抵抗素子、３はヒユーズプログラム電源用パッ
ドであシ、これら電源線１とプログラム電源用パッド３
間には抵抗素子２が接続されている。また、４はヒユー
ズ回路部であって、通常複数の回路がヒユーズプログラ
ム電源用パット３につ々がる０そして、このヒユーズ回
路部４は、ヒユーズ５と、第２の電位ｖ８ｓが付与され
るＧＮＤ（グランド）線６と、ヒユーズブ付グラム用の
トランジスタＴと、負荷抵抗要素８と、一対のトランジ
スタ９および１０から構成されている。ここで、ヒユー
ズ５の一端は抵抗素子２とヒューズプログラム電源用パ
ッド３との交点に接続され、その他端がＧＮＤ線６にソ
ース電極が接続されたヒユーズプログラム用トランジス
タ７のドレイン電極に接続されている。また、このトラ
ンジスタＴのドレイン電極はソース電極がＧＮＤ線６に
接続された一方のトランジスタ９のドレイン電極に共通
接続され、そのドレイン電極が対をなす他方のトランジ
スタ１０のゲート電極に接続されている。

このトランジスタ１００ソース電済はＧＮｒ）線６に接
続され、そのドレイン電極が対を表す一方のトランジス
タ９のゲート電極に接続されるとともに、負荷抵抗要素
８を介して電源線１に接続されている。このとき、一対
のトランジスタ９．１０は一方のドレイン出力が他方の
トランジスタのゲートに入力されて互いにクロス結合さ
れ、フリップフロップ素子を構成している。

々お、負荷抵抗要素８としては、第３図（ａ）に示す配
線抵抗８１を利用したり、第３図（ｂ）に示すゲート電
極をドレインに接続したトランジスタ　８ｂを用いたり
できる。また、この負荷抵抗要素８はトランジスタ１０
０オン抵抗よシも十分ガ抵抗値が設定されている。

次に上記ヒユーズプログラム回路の動作について説明す
る。まず、ヒユーズプログラム時、その電源用パッド３
には通常の動作時電源電圧よ如はるかに高い電圧が与え
られる。このとき、トランフタＴのゲート電極に印加す
る電圧によシ該トランジスタ１のドレイン電流は制御さ
れ、ドレイン電流が十分大きな値となると、ヒユーズ５
が切られる。なお、ヒユーズプログラム時には周辺回路
の破壊を防ぐために、電源線１は電源用パッド３の電位
よシも十分低くなければならない。この電圧降下は抵抗
素子の抵抗値によシ達成される。

つぎにヒユーズプログラム時以外の通常動作時について
説明する。このとき、電源用パッド３には外部から電圧
が与えられず、トランジスタ７はゲート電位をしきい値
以下にすることによシカットオフ状態に保たれる。以上
の状態において、まずヒユーズ５が切れている場合、対
をなす一方のトランジスタ９のドレイン電極すなわち節
点１２は「Ｌ」レベル、他方のトランジスタ１０のドレ
イン電極すなわち節点１３はｒＨＪレベルとなる仁とは
言うまでもない。

次にヒユーズ５が切れていない場合、前記節点１２の電
位は抵抗素子２、ヒユーズ５、トランジスタ９の抵抗配
分により決まシ、との電位がトランジスタ１０のしきい
値以上であれば節点１２は「■」レベル、節点１３は「
Ｌ」レベルトカル。

〔発明が解決しようとする問題点〕

従来のヒユーズプログラム回路は、以上のように構成さ
れていたので、抵抗素子２の抵抗値が小さいと、ヒユー
ズプログラム時に電源用パッド３かも電源線１へ大電流
が流れて発熱が生じ素子を破壊する。逆に抵抗素子２の
抵抗値が大きすぎると、ヒユーズ５が切れていない場合
の電源投入時にトランジスタ１０側の節点１３に電荷が
残っていると、抵抗素子２、ヒユーズ５ζ　トランジス
タ９の抵抗配分で決まる節点１２の電位がトランジスタ
１０のしきい値電圧以上にならず、誤動作するなどの問
題点があった。

これについて詳述すると、抵抗素子２の抵抗値をＲとし
たとき、ヒユーズプログラム時に抵抗素子２を流れる電
流！および消費電力Ｐは以下の式％式％ ただし、ＶＰＰはプログラム電源用パッド３の電位、ｖ
ＣＣは電源線１の電位である。

また、ヒユーズ５の抵抗値をｒｌ、トランジスタ９０等
価抵抗値をｒｇ、ヒユーズ回路４の数をｈとすると、通
常動作時の節点１２の電位Ｖは以下書・・拳・（３） ただし、ｒ２は節点１３の電位て決まる値である。

したがって、ヒユーズ回路数ａが多くなるほど抵抗素子
２の抵抗値Ｒを小さくしなければ、節点１２の電位Ｖが
トランジスタ１０のしきい値電圧以上にならなくなる。

この発明は上記のような問題点を解消するためになされ
たもので、ヒユーズプログラム時に大電流が流れること
なく、電源投入時のヒユーズプログラム回路の動作マー
ジンを高めることを目的とする。

〔問題点を解決するだめの手段〕

この発明に係る半導体装置は、電源線とヒユーズプログ
ラム用電源線間に接続された抵抗素子と、１対のトラン
ジスタからなシその一方のトランジスタのドレインが他
方のトランジスタのゲートに互いに接続されてクロス結
合されたフリップフロップ素子と、このフリップフロッ
プ素子の一方のトランジスタのドレインと前記抵抗素子
との間に接続されたヒユーズ素子と、このヒユーズ素子
に直列に接続されかつ前記フリップフロップ素子の一方
のトランジスタに対して並列に接続されたヒユーズプロ
グラム用トランジスタから構成されたヒユーズプログラ
ム回路を有する半導体装置において、前記電源線とヒユ
ーズプログラム用電源線との間に、大きな容量値をもつ
容量素子を挿入したものである。

〔作用〕

この発明においては、ヒユーズプログラム用電源と電源
線との間に容量を配置し、電源投入時のインピーダンス
を下げたことにより、ヒユーズプログラム時に大電流を
流すこと彦＜、電源投入時のヒユーズプログラム回路の
動作マージンを高めることができる。

〔実施例〕

以下、この発明の一実施例を第１図について説明する。

第１図のヒユーズプログラム回路は、電源線１とヒユー
ズプログラム電源用パッド３間に抵抗素子２が接続され
、この抵抗素子２の電源用パッド３との交点とＧＮＤ線
６との間に直列接続されたヒユーズ５およびヒユーズプ
ログラム用トランジスタＴと、負荷抵抗要素８と、フリ
ップフロップ素子を形成する一対のトランジスタ９．１
０とからヒユーズ回路部４が構成されている点は第２図
に示した従来のものと同様であるが、前記電源線１とプ
ログラム電源用パッド３との間に、大きな容量値をもつ
容量索子１１が挿入されている。なお、図中、同一符号
は同一部分を示している。

このように、電源線１とヒユーズプログラム電源用パッ
ド３間に容量素子１１を挿入することにより、この容量
素子１１と抵抗素子２が並列に接続されるため、電源投
入時に電源線１とヒユーズプログラム電源用バンド３０
間のインピーダンスを下げる役割を果たす。したがって
、電源投入時には抵抗素子２の抵抗値Ｒは等測的に小さ
くなり、回路動作マージンを高めることができる。

〔発明の効果〕

以上のようにこの発明によれば、ヒユーズプログラム回
路を有する半導体装置において電源線とヒユーズプログ
ラム電源線との間に容量素子を挿入するという簡単な構
成によって動作マージンを高めることができるとともに
、電源投入時の誤動作を防止でき、半導体装置の高性能
化がはかれる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるヒユーズプログラム
回路を示す回路構成図、第２図は従来のヒユーズプログ
ラム回路の一例を示す回路構成図、第３図（ａ）および
（ｂ）はそれぞれ第２図の負荷抵抗要素の具体例を示す
図である。 １・・・・電源線、２拳−・・抵抗素子、３＠００．プ
ログラム電源用パッド、４φ００．ヒユーズ回路、５・
・・・ヒユーズ、６＠・・・ＧＮＩ）（グランド線）、
７・・・・ヒユーズプロクラム用トランジスタ、８・・
・・負荷抵抗要素、９１１０・・・・トランジスタ、１
１・拳・・容量素子。

Claims (1)

【特許請求の範囲】
1. 電源線とヒューズプログラム用電源線間に接続された抵
   抗素子と、一対のトランジスタからなりその一方のトラ
   ンジスタのドレインが他方のトランジスタのゲートに互
   いに接続されてクロス結合されたフリップフロップ素子
   と、このフリップフロップ素子の一方のトランジスタの
   ドレインと前記抵抗素子との間に接続されたヒューズ素
   子と、このヒューズ素子に直列に接続されかつ前記フリ
   ップフロップ素子の一方のトランジスタに対して並列に
   接続されたヒューズプログラム用トランジスタから構成
   されたヒューズプログラム回路を有する半導体装置にお
   いて、前記電源線とヒューズプログラム用電源線との間
   に、大きな容量値をもつ容量素子を挿入したことを特徴
   とする半導体装置。