KR930003180Y1 - 정전 파괴보호된 씨모오스 집적회로 - Google Patents

정전 파괴보호된 씨모오스 집적회로 Download PDF

Info

Publication number
KR930003180Y1
KR930003180Y1 KR2019910000493U KR910000493U KR930003180Y1 KR 930003180 Y1 KR930003180 Y1 KR 930003180Y1 KR 2019910000493 U KR2019910000493 U KR 2019910000493U KR 910000493 U KR910000493 U KR 910000493U KR 930003180 Y1 KR930003180 Y1 KR 930003180Y1
Authority
KR
South Korea
Prior art keywords
channel
mode transistor
circuit
transistor
channel enhancement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR2019910000493U
Other languages
English (en)
Other versions
KR920015805U (ko
Inventor
김일기
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910000493U priority Critical patent/KR930003180Y1/ko
Publication of KR920015805U publication Critical patent/KR920015805U/ko
Application granted granted Critical
Publication of KR930003180Y1 publication Critical patent/KR930003180Y1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

정전 파괴보호된 씨모오스 집적회로
제1도는 일반적인 씨모오스 인버터 회로도.
제2도는 종래의 정전 파괴로 부터 보호하기위한 입력회로도.
제3도는 제2도와 상응하는 부분의 구조를 나타내는 집적회로의 개략적인 단면도.
제4도는 정전 파괴를 보호하기 위한 종래의 또다른 입력회로도.
제5도는 본 고안에 따른 정전 파괴로 부터 보호된 입력회로도.
제6도는 제5도와 상응하는 부분의 구조를 나타내는 집적회로의 개략적인 단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : P채널 인헨스먼트 모오스 트랜지스터
22 : n채널 인헨스먼트 모오스 트랜지스터
13 : n채널 디플리션 모오스 트랜지스터
9 : n채널 디플리션 모오스 트랜지스터의 N+채널
본 고안은 씨모오스 입력회로에 관한 것으로, 특히 고신뢰성의 집적회로(IC)제조에 적당하도록 하기위해 씨모오스 입력회로에서 전원선간에 놓이는 정전파괴 보호된 씨모오스 집적회로에 관한 것이다.
일반적인 씨모오스(CMOS)입력회로로서 제1도에 도시된 바와같이 P채널 및 n채널 모오스 트랜지스터(21,22)가 직렬연결된 인버터가 있다. 이때 씨모오스 입력집적회로가 인쇄회로기판(PCB)과 같은 외부회로에 연결되어 않고 부유상태하에서 사람의 손과 같은 것이 접촉하면, 인체에서 발생한 정전기에 의해 집적회로의 게이트 산화막이 파괴되는 정전 파괴현상이 발생되는데, 신호입력단자(23)에 정전기가 인가될때는 ‘C’로 표시된 부분에 입력보호 다이오드와 같은 보호회로를 삽입하여 모오스 트랜지스터(21,22)의 게이트를 보호하는 방법이 보편화되어 사용되고 있다.
그러나 전원(Vcc)이나 접지선(GND)에 정전기가 입력될 경우 종래에는 제2도 및 제3도에서와 같이 전원(Vcc)단자와 P채널 모오스 트랜지스터(21)의 소오스사이에 보호용 P채널 인헨스컨트 모오스 트랜지스터(24)를 게이트(6)를 접지선(GND)에 접속시킨 상태로 직렬연결하거나, 또는 제4도에서와 같이 접지선(GND)과 n채널 모오스 트랜지스터(22)의 소오스사이에 보호용 n채널 인헨스먼트 모오스 트랜지스(25)를 게이트를 전원(Vcc)에 접속시킨 상태로 연결하여 해결하였다. 제3도에서 미설명 부호 31은 n형 반도체 기판이고, 32,33은 P채널 모오스 트랜지스터(21)의 소오스, 드레인 영역이고, 34는 P채널 모오스 트랜지시터(21)의 게이트 절연막이고, 35는 P채널 모오스 트랜지스터(21)의 게이트 전극이며, 34′는 보호용 P채널 인헨스먼트 모오스 트랜지시터(24)의 게이트 절연막이며, 36은 보호용 P채널 인헨스먼트 모오스 트랜지시터(24)의 게이트전극이고, 37은 보호용 P채널 인헨스먼트 모오스 트랜지스터(24)의 소오스 또는 드레인 영역이다.
상기 회로의 동작상태를 설명하면, 먼저 제3도에서 집적회로가 인쇄회로 기판에 설치되어 적당한 전압을 공급받을때 보호용 P채널 인헨스먼트 모오스 트랜지시터(24)가 동작하므로 P채널 모오스 트랜지스터(21)는 전원 전압(Vcc)을 공급받는데, 이때 보호용 P채널 인헨스먼트 모오스 트랜지시터(24)에 의한 전압강하는 무시할 정도로 작으므로 입력회로는 통상과 같이 동작한다. 집적회로가 외부회로에 연결되어 있지 않을때(집적회로가 부유되어 있을때)손가락으로 집적회로 패캐이지의 전원판을 접촉하여 정격서어지가 전원(Vcc)선에 나타난다면, 그 전원(Vcc)선의 전위는 대단히 신속하게 상승한다. 동시에 접지선(GND)의 전위 또는 상승한다.
왜냐하면 접지선(GND)은 부유상태가 되므로 Vcc와 Vss또는 접지선(GND)사이의 저항 및 용량으로 고려될 수 있는 메인로직회로(도시되지 않음)를 통하여 높이 충전되기 때문이다.
따라서, 전원(Vcc)과 접지선(GND)이 부유상태에 있을때 그들의 극성은 전원(Vcc)의 극성과 거의 동일하게 변하는데 이것은 메인 로직회로가 정전파괴로 부터 손상되지 않는다는 사실을 나타낸다.
즉 이때에 트랜지스터(24)가 차단되므로 입력회로의 모오스 트랜지스터(21,22)가 보호된다.
제4도의 회로에 대하여 설명하면, 정상전압이 공급될때는 보호용 N채널 인헨스먼트 모오스 트랜지스터(25)는 도통상태이므로 입력회로가 정상적으로 동작하나, 집적회로가 부유되어 전원(Vcc)선에 서어지전압이 나타날때 전원(Vss)선 또는 접지선(GND) 전위는 그 전압을 추종하므로 보호용 n채널 인헨스먼트 모오스 트랜지스터(25)가 차단되어 입력회로가 보호되게 된다.
그런데, 상기와 같은 제4도 회로에서는 보호용 n채널 인헨스먼트 모오스 트랜지스터(25)의 게이트가 전원(Vcc)에 접속되므로 정전기 보호회로로서 성능은 무리없이 수행하나, 전원이 공급되어 정상동작을 할경우에는 일반적으로 전원(Vcc) 노이즈가 접지선(GND)노이즈보다 심하므로 동작이 불안하고 오차가 심하게 발생할 우려가 있는 문제점이 있었다.
본 고안은 상기와 같은 종래의 문제점을 감안하여, 정전파괴 현상을 방지함과 아울러 정상동작을 안정되게 수행할 수 있게 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제5도는 본 고안에 따른 정전파괴 보호된 씨모오스형 인버터 입력회로도로서, 이에 도시한 바와같이 P채널 인헨스먼트 모오스 트랜지스터(21), n채널 인헨스먼트 모오스 트랜지스터(22) 및 n채널 디플리션(depletion) 모오스 트랜지스터(13)를 직렬로 연결하여 구성한다.
여기서, P채널 인헨스먼트 모오스 트랜지시터(21)의 소오스(1)는 전원(Vcc)에 연결되고, 그 P채널 인헨스먼트 모오스 트랜지스터(21)의 게이트(2)및 n채널 인헨스먼트 모오스 트랜지스터(22)의 게이트(5)는 서로 접속되어 입력단자(23)와 연결되고, P채널 인헨스먼트 모오스 트랜지스터(21)의 드레인(3)및 n채널 인헨스먼트 모오스 트랜지스터(22)의 드레인(4)은 서로 접속되어 출력단자(26)를 이룬다.
n채널 인헨스먼트 모오스 트랜지스터(22)의 소오소(6)는 n채널 디플리션 모오스 트랜지스터(13)의 드레인(7)과 직렬연결되어져 있으며, n채널 디플리션 모오스 트랜지스터(13)의 게이트(8)는 그의 소오스(10)와 서로 접속되어 접지선(GND)으로 연결되어 있다.
n채널 디플리션 모오스 트랜지스터(13)는 제6도에서와 같이 드레인(7)과 소오스(10)사이에 N+채널(9)이라고 하는 확산영역이 있어 드레인(7)과 소오스(10)를 서로 접속시켜 놓았으며 평상 ‘온’(normally on)되어 있는 트랜지스터 형태이며, N+채널(9)은 근래 마이콤회로등에서 마이콤에 내장되어 있는 롬(Rom)(Read Only Memory)을 프로그래밍할때 사용하는 기술이므로 추가공정없이 만들 수 있다.
이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
먼저 정전기 보호동작은 전원(Vcc)단이나 접지선(GND)에 과도한 정전기가 입력되면, 이들단자와 입력단자(23)사이에는 최고전압이 걸리게 되어 모오스 트랜지스터(21,22)가 파괴되게 되나, 본 고안회로에서는 n채널 디플리션 모오스 트랜지스터(13)에 의해 모오스 트랜지스터(21,22)의 파괴를 방지할 수 있게 된다. 즉 집적회로가 외부회로에 연결되지 않는 부유상태에 있을때 전원(Vcc)선에 서어지 전압이 인가되게되면, 그 서어지 전압이 접지선(GND)에도 나타나게 되고, 이에 따라 평상 온되어있는 보호용 n채널 디플리션 모오스 트랜지스터(13)의 드레인(7)과 접지선(GND)사이에 직렬로 인가된 직렬저항 역할을 하게되고, 따라서 보호용 n채널 디플리션 모오스 트랜지스터(13)는 n채널 인헨스먼트 모오스 트랜지스터(22)의 소오스(6)로 과도한 전류가 흘러들어가는 것을 막아주는 전류제한기(Current Limitter)로 동작하여 그 모오스 트랜지스터(22)의 소오스(6)를 정전기로부터 보호해주게 된다.
한편, 정상상태에서는 전원(Vcc)이 공급되므로 보호용 n채널 디플리션 모오스 트랜지스터(13)의 게이트-소오스 전압이 ‘0’이 되어 온되고, 이에따라 P채널 인헨스먼트 모오스 트랜지스터(21)및 n채널 인헨스먼트 모오스 트랜지스터(22)가 정상적인 인버터 동작을 하게된다.
이상에서 상세히 설명한 바와같이 본 고안은 집적회로가 외부회로에 연결되지 않는 부유상태에서 서어지 전압으로부터 정전파괴현상을 방지할 수 있음과 아울러 전원이 공급되는 정상동작을 오동작없이 안정되게 수행할 수 있는 효과가 있다.

Claims (3)

  1. P채널 인헨스먼트 모오스 트랜지스터(21)와 n채널 인헨스먼트 모오스 트랜지스터(22)가 직렬연결되어 인버터로 동작되는 씨모오스형 집적회로에 있어서, 상기 n채널 인헨스먼트 모오스 트랜지스터(22)의 소오스 및 접지선(GND)사이에 게이트가 접지선(GND)에 접속된 n채널 디플리션 모오스 트랜지스터(13)를 접속하여 정전파괴 현상을 방지할 수 있도록 구성된 것을 특징으로 하는 정전파괴 보호된 씨모오스 집적회로.
  2. 제1항에 있어서, n채널 디플리션 모오스 트랜지스터(13)는 N+채널(9)에 의해 드레인과 소오스를 서로 접속시키는 것을 특징으로 하는 정전파괴 보호된 씨모오스 집적회로.
  3. 제1항에 있어서, n채널 디플리션 모오스 트랜지스터(13)는 마이콤 집적회로의 내부롬 프로그램시 사용하는 N+확산과 같은 방식으로 형성하는 것을 특징으로 하는 정전파괴 보호된 씨모오스 집적회로.
KR2019910000493U 1991-01-15 1991-01-15 정전 파괴보호된 씨모오스 집적회로 Expired - Lifetime KR930003180Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910000493U KR930003180Y1 (ko) 1991-01-15 1991-01-15 정전 파괴보호된 씨모오스 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910000493U KR930003180Y1 (ko) 1991-01-15 1991-01-15 정전 파괴보호된 씨모오스 집적회로

Publications (2)

Publication Number Publication Date
KR920015805U KR920015805U (ko) 1992-08-17
KR930003180Y1 true KR930003180Y1 (ko) 1993-05-31

Family

ID=19309786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910000493U Expired - Lifetime KR930003180Y1 (ko) 1991-01-15 1991-01-15 정전 파괴보호된 씨모오스 집적회로

Country Status (1)

Country Link
KR (1) KR930003180Y1 (ko)

Also Published As

Publication number Publication date
KR920015805U (ko) 1992-08-17

Similar Documents

Publication Publication Date Title
EP0172305B1 (en) Mos transistor circuit with breakdown protection
US5617283A (en) Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps
KR950010870B1 (ko) 반도체 집적회로
US11088541B2 (en) Integrated circuit and electrostatic discharge protection circuit thereof
KR20070115093A (ko) 정전 방전 감지회로를 구비한 반도체 장치
US5963061A (en) Switch for minimizing transistor exposure to high voltage
KR20080076411A (ko) 정전기 보호 회로
US10177135B2 (en) Integrated circuit and electrostatic discharge protection circuit thereof
US6317306B1 (en) Electrostatic discharge protection circuit
US5942931A (en) Circuit for protecting an IC from noise
US5504361A (en) Polarity-reversal protection for integrated electronic circuits in CMOS technology
KR930003180Y1 (ko) 정전 파괴보호된 씨모오스 집적회로
KR100242987B1 (ko) 5v 톨러런트 입출력 회로
CN100538911C (zh) 半导体存储器件
JPH0548021A (ja) 半導体保護回路
US7733618B2 (en) Electrostatic discharge device
JPS6025910B2 (ja) 入力保護回路
JPH1168038A (ja) 半導体集積回路装置における静電破壊保護回路
US12107415B2 (en) Electrostatic discharge protection circuit and electronic circuit
JPS63115363A (ja) 入力保護回路
US11811222B2 (en) Electrostatic discharge protection circuit
KR100191267B1 (ko) 발진회로
JP2871329B2 (ja) 半導体集積回路
KR100261256B1 (ko) 집적회로 보호용 회로구성
KR100631957B1 (ko) 정전기 방전 보호 회로

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19910115

UA0201 Request for examination

Patent event date: 19910115

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19930313

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19930503

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19930820

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19930907

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19930907

UR1001 Payment of annual fee

Payment date: 19960416

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 19970429

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 19980502

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 19990429

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 20000428

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 20010417

Start annual number: 9

End annual number: 9

UR1001 Payment of annual fee

Payment date: 20020417

Start annual number: 10

End annual number: 10

UR1001 Payment of annual fee

Payment date: 20030417

Start annual number: 11

End annual number: 11

UR1001 Payment of annual fee

Payment date: 20040326

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 13

UR1001 Payment of annual fee

Payment date: 20050422

Start annual number: 13

End annual number: 13

EXPY Expiration of term
UC1801 Expiration of term