DE19951750A1 - Testsystem für Speicher-IC - Google Patents
Testsystem für Speicher-ICInfo
- Publication number
- DE19951750A1 DE19951750A1 DE1999151750 DE19951750A DE19951750A1 DE 19951750 A1 DE19951750 A1 DE 19951750A1 DE 1999151750 DE1999151750 DE 1999151750 DE 19951750 A DE19951750 A DE 19951750A DE 19951750 A1 DE19951750 A1 DE 19951750A1
- Authority
- DE
- Germany
- Prior art keywords
- test
- tested
- devices
- data
- test system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/32—Serial access; Scan testing
Abstract
Es wird ein Testsystem für einen Speicher-IC, das einen Mustergenerator für das Erzeugen eines Restmusters, das an die zu testenden Speichervorrichtungen angelegt werden muß, eine Abtastauswahlschaltung für das Erzeugen eines Abtastsignals, um eine zu testende Speichervorrichtung auszuwählen, und eine Beurteilungsregisterschaltung, die ein Ausgangssignal von der getesteten Speichervorrichtung empfängt und beurteilt, ob die getestete Speichervorrichtung in Ordnung ist oder nicht, und die das Ergebnis der Beurteilung in der Beurteilungsregisterschaltung selbst speichert, umfaßt, bereitgestellt. Im Testsystem für den Speicher-IC wählt die Abtastauswahlschaltung alle zu testenden Speichervorrichtungen in einer Schreibbetriebsart, in der Daten in die zu testenden Speichervorrichtungen geschrieben werden, aus. Die Gruppe der getesteten Speichervorrichtungen werden sequentiell in einer Betriebsart ausgewählt, in welcher Daten aus den getesteten Speichervorrichtungen ausgelesen werden.
Description
Die vorliegende Erfindung bezieht sich auf ein Einbrenn
testsystem (TBT) für das gleichzeitige Durchführen von Tests
bei einer Anzahl von Speichervorrichtungen.
Bei einem Einbrenntest werden eine Anzahl von zu testenden
Speichervorrichtungen unter denselben Bedingungen plaziert,
und ein Testsignal wird an diese zu testenden Vorrichtungen
angelegt. Eine Schaltungsanordnung, um Speicher-ICs mit einem
konventionellen TBT-System zu testen, ist in Fig. 3 gezeigt.
Ein Mustergenerator 1 sendet Adreßsignale und schreibt Daten
in die zu testenden Vorrichtungen 5. Ein Zeitgenerator 2 sen
det ein allgemeines Taktsignal zu den zu testenden Vorrich
tungen 5, gibt ein Zyklusratensignal an den Mustergenerator 1
aus, gibt ein Beurteilungstaktpulssignal an eine Beurtei
lungsregisterschaltung 4 und gibt ein Abtasttaktsignal an ei
ne Abtastauswahlschaltung 3 aus.
Die Abtastauswahlschaltung 3 umfaßt eine Schaltung, die se
quentiell die zu getesteten Vorrichtungen 5, die in Blöcke
aufgeteilt sind, freischaltet. Das heißt, die Schaltung
schaltet alle Abtastungen, Abtastung 1 bis Abtastung X frei.
Die Beurteilungsregisterschaltung 4 umfaßt eine Schaltung,
die erwartete Daten, die vom Mustergenerator 1 abgeleitet
werden, mit Ausgangssignalen der getesteten Vorrichtungen 5
vergleicht und das Vergleichsergebnis in die Schaltung an
sich durch einen Beurteilungstaktpulssignal, das aus dem
Zeitgenerator 2 abgeleitet wird, speichert. Zu Beginn eines
Tests überträgt eine Steuerung 6 Anfangsdaten zu den jeweili
gen Schaltungsteilen, und, nachdem der Text beendet ist, spei
chert sie die sich ergebenden Daten. Die Steuerung 6 steuert
auch den sequentiellen Betrieb des Gesamtsystems.
Der Testmusterausführungsfluß im konventionellen Einbrenn
test-System ist in Fig. 4 dargestellt. In der nachfolgenden
Beschreibung bezeichnen S1 bis S8 Schritte des Ausführungsab
laufs. Für den Test wird eine Anzahl von zu testenden Spei
chervorrichtungen in Blöcke aufgeteilt, und der Test wird für
jeden Block ausgeführt. Das Einbrenntestsystem und die zu te
stenden Vorrichtungen werden initialisiert (S1). Aus einer
Anzahl getesteter Vorrichtungen werden solche Vorrichtungen,
die sich in einem zu testenden Block befinden, ausgewählt
(S2), und es wird ein Testmuster zum Block gesandt (S3), um
dadurch Daten in die zu testenden Vorrichtungen des Blocks zu
schreiben. Die Daten, die in den Vorrichtungen gespeichert
wurden, werden aus diesen ausgelesen, und es wird eine Beur
teilung durchgeführt, ob die ausgelesenen Daten korrekt oder
nicht korrekt sind (S4). Hier endet der Test des Blocks (S5),
und die Daten werden von der Beurteilungsregisterschaltung 4
in der Steuerung 6 gespeichert (S6).
Um die Vorrichtungen zu testen, die in einem anderen Block
enthalten sind, kehrt der Textmusterausführungsfluß zum Abta
steinstellungsschritt (S7, S2) zurück; es wird ein anderer
Block ausgewählt, und es wird ein ähnliches Verfahren ausge
führt.
Beim Wiederholen des oben erwähnten Ausführungsverfahrens und
der Beendigung der Test der getesteten Vorrichtungen aller
Blöcke geht die Steuerung weiter, um die nächste Testsequenz
auszuführen (S8).
Die Speicherkapazität der Speichervorrichtung nimmt Jahr um
Jahr zu, und mit einer Zunahme der Speicherkapazität nimmt
auch die Zeit zu, die für den Test benötigt wird, um zu prü
fen, ob die hergestellten Speichervorrichtungen in Ordnung
sind oder nicht. Es ist, insbesondere beim Einbrenntest, viel
Testzeit erforderlich für das Testen einer Anzahl von Spei
chervorrichtungen.
Somit besteht eine Aufgabe der vorliegenden Erfindung darin,
die Testzeit für das Testen der Speichervorrichtungen zu ver
mindern.
Um die obige Aufgabe zu lösen, wird ein Testsystem für einen
Speicher-IC bereit gestellt, das einen Mustergenerator für
das Erzeugen eines Testmusters, das an die zu testenden Spei
chervorrichtungen angelegt werden soll, eine Abtastauswahl
schaltung für das Erzeugen eines Abtastsignals, um eine zu
testendende Speichervorrichtung auszuwählen, und eine Beur
teilungsregisterschaltung, die ein Ausgangssignal von der ge
testeten Speichervorrichtung empfängt und beurteilt, ob die
getestete Speichervorrichtung in Ordnung ist oder nicht, und
die das Ergebnis der Beurteilung in der Beurteilungsregister
schaltung selbst speichert, umfaßt. Im Testsystem für einen
Speicher-IC wählt die Abtastauswahlschaltung alle getesteten
Speichervorrichtungen in einer Schreib-Betriebsart, in wel
cher Daten in die getesteten Speichervorrichtungen einge
schrieben werden, aus. Gruppen der getesteten Speichervor
richtungen werden sequentiell in einer Betriebsart ausge
wählt, in der Daten aus den getesteten Speichervorrichtungen
ausgelesen werden.
Fig. 1 ist ein Blockdiagramm, das ein Testsystem für einen
Speicher-IC zeigt, das gemäß der vorliegenden Erfindung kon
struiert ist.
Fig. 2 ist ein Flußdiagramm, das einen Steuerfluß zeigt, der
im Testsystem für den Speicher-IC durchgeführt wird.
Fig. 3 ist ein Blockdiagramm, das ein konventionelles Test
system für einen Speicher-IC zeigt.
Fig. 4 ist ein Flußdiagramm, das einen Steuerfluß zeigt, der
im konventionellen Testsystem für einen Speicher-IC ausge
führt wird.
Eine Anordnung eines Testsystems für einen Speicher-IC, das
eine Ausführungsform der vorliegenden Erfindung darstellt,
ist in Fig. 1 gezeigt. Ein Mustergenerator 1 überträgt
Adreßsignale und einzuschreibende Daten zu den zu testenden
Vorrichtungen 5. Weiterhin gibt er ein Schreib/Lese-Signal
und ein Abtastauswahl-Triggersignal an eine Abtastauswahl
schaltung 3 aus.
Ein Zeitgebungsgenerator 2 sendet ein allgemeines Taktsignal
an die zu testenden Vorrichtungen 5, gibt ein Zyklusratensi
gnal an den Mustergenerator 1 aus, gibt ein Beurteilungstakt
pulssignal an eine Beurteilungsregisterschaltung 4 und gibt
ein Abtasttaktsignal an die Abtastauswahlschaltung 3 aus.
Die Abtastauswahlschaltung 3 umfaßt erste und zweite Schal
tungen. Die erste Schaltung empfängt ein Schreib/Lese-Signal
vom Mustergenerator 1 und wählt alle zu testenden Vorrichtun
gen 5 in Erwiderung darauf aus. Das heißt, sie schaltet alle
Abtastungen, Abtastung 1 bis Abtastung X frei. Die zweite
Schaltung empfängt ein Abtastauswahl-Triggersignal vom Mu
stergenerator 1 und schaltet die zu testenden Vorrichtungen
5, die in verschiedene Blöcke aufgeteilt sind, in Erwiderung
darauf in einer sequentiellen Reihenfolge frei.
Die Beurteilungsregisterschaltung 4 umfaßt eine Schaltung,
die erwartete Daten, die vom Mustergenerator 1 abgeleitet
werden, mit Ausgangssignalen der getesteten Vorrichtungen
vergleicht, die das Vergleichsergebnis in der Schaltung
selbst durch ein Beurteilungstaktpulssignal, das vom Zeitge
bungsgenerator 2 abgeleitet wird, speichert, und ein Beurtei
lungsregister durch ein Abtastauswahltriggersignal, das vom
Mustergenerator 1 abgeleitet wird, auswählt.
Am Start eines Tests überträgt eine Steuerung 6 anfängliche
Daten zu den jeweiligen Schaltungsteilen, und nachdem der
Test beendet ist, speichert sie die sich ergebenden Daten.
Die Steuerung 6 steuert auch einen sequentiellen Betrieb des
gesamten Systems.
Fig. 2 ist ein Flußdiagramm, das den Ablauf eines Testver
fahrens, das im Testsystem für den Speicher-IC ausgeführt
wird, zeigt. In der nachfolgenden Beschreibung bezeichnen S9
bis S15 Schritte des Ablaufs des Testverfahrens. Die Steue
rung 6 initialisiert das gesamte Testsystem für einen Spei
cher-IC und die zu testenden Vorrichtungen 5 (S9). Die Steue
rung 6 steuert die Abtastauswahlschaltung 3 in der folgenden
Weise. Wenn Daten vom Mustergenerator 1 in die zu testenden
Vorrichtungen 5 geschrieben werden, so schaltet die Abta
stauswahlschaltung 3 alle getesteten Vorrichtungen 5 frei. Wenn
Daten aus den getesteten Vorrichtungen 5 in die Beurteilungs
registerschaltung 4 ausgelesen werden, wählt die Abtastaus
wahlschaltung 3 sequentiell solche getesteten Vorrichtungen
5, die in verschiedene Blöcke aufgeteilt wurden (S10), aus.
Der Mustergenerator 1 startet das Senden eines Testmusters zu
den zu testenden Vorrichtungen (S11). In einem Schreibzyklus
schaltet die Abtastauswahlsschaltung 3 alle die Abtastungen,
Abtastung 1 bis Abtastung X, frei, und der Mustergenerator 1
schreibt Daten in die getesteten Vorrichtungen 5 in einer si
multanen Art und Weise. In einem Lesezyklus wählt die Abta
stauswahlschaltung 3 gleichzeitig die freizuschaltenden
Blocks aus und führt die Abtastoperationen so oft aus, wie es
Blöcke gibt. Die Beurteilungsregisterschaltung 4 wiederholt
eine Ausleseoperation und eine Beurteilungsreaktion (S12).
Nach dem Ende des Tests (S13) holt die Steuerung 6 die Daten
aus der Beurteilungsregisterschaltung 4, speichert die gehol
ten Daten in die Steuerung selbst (S14) und geht zum Ausfüh
ren der nächsten Testsequenz weiter (S15).
Wie oben beschrieben ist, arbeitet das Testsystem des Spei
cher-ICs der vorliegenden Erfindung in der folgenden Art. In
einem Schreibzyklus werden Daten gleichzeitig in alle die ge
testeten Vorrichtungen geschrieben, und in einem Lesezyklus
werden die freizuschaltenden Blöcke sequentiell ausgewählt
und die Datenleseoperation und die Beurteilungsoperation wer
den für jeden Block ausgeführt. Somit wird der Zeitverbrauch
für das Durchführen des Tests vermindert.
Das Testsystem für Speicher-ICs der Erfindung wird in zukünf
tigen Speichervorrichtungen, deren Speicherkapazität erhöht
sein wird, wirksamer sein.
Claims (1)
- Testsystem für Speicher-IC, umfassend:
einen Mustergenerator für das Erzeugen eines Testmu sters, das an die zu testenden Speichervorrichtungen anzule gen ist;
eine Abtastauswahlschaltung für das Erzeugen eines Ab tastsignals, um eine zu testende Speichervorrichtung auszu wählen; und
eine Beurteilungsregisterschaltung, die ein Ausgangssi gnal von der getesteten Speichervorrichtung empfängt und be urteilt, ob die getestete Speichervorrichtung in Ordnung ist oder nicht, und die das Ergebnis der Beurteilung in der Beur teilungsregisterschaltung selbst speichert;
wobei in einer Schreibbetriebsart, in welcher Daten in die zu testenden Speichervorrichtungen geschrieben werden, die Abtastauswahlschaltung alle zu testenden Speichervorrich tungen auswählt, und wobei Gruppen der getesteten Speicher vorrichtungen in einer Betriebsart sequentiell ausgewählt werden, in welcher Daten aus den getesteten Speichervorrich tungen ausgelesen werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10309197A JP2000137996A (ja) | 1998-10-29 | 1998-10-29 | メモリicテストシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19951750A1 true DE19951750A1 (de) | 2000-05-04 |
Family
ID=17990106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1999151750 Withdrawn DE19951750A1 (de) | 1998-10-29 | 1999-10-27 | Testsystem für Speicher-IC |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2000137996A (de) |
DE (1) | DE19951750A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002008391A (ja) * | 2000-06-21 | 2002-01-11 | Advantest Corp | 半導体試験装置及びこれを用いる試験方法 |
JP2007157303A (ja) * | 2005-12-08 | 2007-06-21 | Advantest Corp | 試験装置および試験方法 |
KR20090036144A (ko) * | 2006-08-14 | 2009-04-13 | 가부시키가이샤 어드밴티스트 | 시험 장치 및 시험 방법 |
US7890822B2 (en) * | 2006-09-29 | 2011-02-15 | Teradyne, Inc. | Tester input/output sharing |
JP4844344B2 (ja) * | 2006-10-18 | 2011-12-28 | 横河電機株式会社 | 半導体試験装置 |
-
1998
- 1998-10-29 JP JP10309197A patent/JP2000137996A/ja active Pending
-
1999
- 1999-10-27 DE DE1999151750 patent/DE19951750A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP2000137996A (ja) | 2000-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60220511T2 (de) | Verfahren und system zur optimierung der testkosten und deaktivierungsdefekte für scan- und bist-speicher | |
DE3700251C2 (de) | ||
DE2555439C2 (de) | Monolithische hochintegrierte Halbleiterschaltung | |
DE69530949T2 (de) | Vorrichtung und Verfahren zum Testen eines Systems unter Verwendung eines JTAG-Schaltkreises | |
DE69827159T2 (de) | Boundary-scan-system mit adressabhängingen befehlen | |
DE19937232B4 (de) | Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen | |
DE10056160A1 (de) | Halbleiterprüfsystem | |
DE10150321A1 (de) | Verfahren und Vorrichtung zum Testen von integrierten Schaltungen | |
DE10209804A1 (de) | Eine abtastbasierte Mehrfachringoszillatorstruktur für eine Chip-interne Geschwindigkeitsmessung | |
DE60005941T2 (de) | Fehlererfassungsgerät und verfahren für automatische test-einrichtung | |
DE102004023407A1 (de) | Integriertes Selbsttestsystem und -verfahren | |
DE102005026403B4 (de) | Verfahren zum Liefern von Abtastmustern zu einer elektronischen Vorrichtung | |
DE10124923A1 (de) | Testverfahren zum Testen eines Datenspeichers | |
DE3938826C2 (de) | ||
DE19951534A1 (de) | Integrierte Halbleiterschaltung | |
DE19952262A1 (de) | Schaltungssystem und Verfahren zum Prüfen von Mikroprozessoren | |
DE10250875B4 (de) | Vorrichtung und Verfahren zum Konfigurieren einer integrierten Schaltung mit eingebettetem Speicher | |
DE10296828T5 (de) | Halbleiterspeichertestgerät und Adressgenerator zur Defektanalyse | |
DE19951750A1 (de) | Testsystem für Speicher-IC | |
DE19911939C2 (de) | Verfahren für den eingebauten Selbsttest einer elektronischen Schaltung | |
DE102005026402A1 (de) | Verfahren und Vorrichtungen zum Programmieren und Betreiben einer automatischen Testausrüstung | |
DE10226948A1 (de) | Vorrichtung und Verfahren für eine eingebaute Zufallsmusterselbstprüfung | |
DE60112211T2 (de) | Halbleitervorrichtung zum Bereitstellen einer zuverlässigen Datenanalyse von Signalen | |
DE10123582B4 (de) | Mustergenerator für ein Halbleiterprüfsystem sowie Verfahren zur Prüfmustererzeugung | |
DE10122619C1 (de) | Testschaltung zum Testen einer synchronen Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |