DE19931125A1 - Ferroelektrischer Transistor - Google Patents
Ferroelektrischer TransistorInfo
- Publication number
- DE19931125A1 DE19931125A1 DE19931125A DE19931125A DE19931125A1 DE 19931125 A1 DE19931125 A1 DE 19931125A1 DE 19931125 A DE19931125 A DE 19931125A DE 19931125 A DE19931125 A DE 19931125A DE 19931125 A1 DE19931125 A1 DE 19931125A1
- Authority
- DE
- Germany
- Prior art keywords
- ferroelectric
- intermediate layer
- layer
- dielectric
- dielectric intermediate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 83
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 2
- 229910020684 PbZr Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000013523 data management Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 13
- 239000002019 doping agent Substances 0.000 description 6
- 230000010287 polarization Effects 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
In einem ferroelektrischen Transistor, der in einem Halbleitersubstrat (11) zwei Source-/Drain-Gebiete (13) und einen dazwischen angeordneten Kanalbereich aufweist, ist an der Oberfläche des Kanalbereichs eine erste dielektrische Zwischenschicht (14) angeordnet. Oberhalb der ersten dielektrischen Zwischenschicht (14) sind eine ferroelektrische Schicht (15), eine zweite dielektrische Zwischenschicht (16) und eine Gateelektrode (17) angeordnet. Durch die zweite dielektrische Zwischenschicht (16) werden Leckströme durch die ferroelektrische Schicht (15) an die Grenzfläche zwischen erster dielektrischer Schicht (14) und ferroelektrischer Schicht reduziert und die Datenhaltung dadurch verbessert.
Description
Die Erfindung betrifft einen ferroelektrischen Transistor,
der zwei Source-/Drain-Gebiete, einen Kanalbereich und eine
Gateelektrode aufweist, wobei zwischen der Gateelektrode und
dem Kanalbereich eine ferroelektrische Schicht, das heißt ei
ne Schicht aus ferroelektrischem Material, vorgesehen ist.
Die Leitfähigkeit dieses Transistors ist von dem Polarisati
onszustand der Schicht aus ferroelektrischem Material abhän
gig. Derartige ferroelektrische Transistoren werden unter an
derem im Hinblick auf nichtflüchtige Speicher untersucht. Da
bei werden zwei verschiedenen logischen Werten einer digita
len Information zwei verschiedene Polarisationszustände der
ferroelektrischen Schicht zugeordnet. Weitere Einsatzmöglich
keiten für derartige ferroelektrische Transistoren sind zum
Beispiel neuronale Netze.
Da ferroelektrisches Material, das an der Oberfläche eines
Halbleitersubstrats angeordnet ist, schlechte Grenzflächenei
genschaften zeigt, die einen negativen Einfluß auf die elek
trischen Eigenschaften eines ferroelektrischen Transistors
ausüben, ist vorgeschlagen worden, in einem ferroelektrischen
Transistor zwischen der ferroelektrischen Schicht und dem
Halbleitermaterial eine Zwischenschicht zu verwenden, die ei
ne ausreichend gute Grenzfläche an der Oberfläche des Halb
leitersubstrats sicherstellt (siehe EP 0 566 585 B1 und H. N.
Lee et al. Ext. Abst. Int. Conf. SSDM, Hamatsu, 1997, Seiten
382 bis 383). Für die Zwischenschicht werden meist isolieren
de stabile Oxide wie CeO2 oder ZrO2 verwendet.
Der Erfindung liegt das Problem zugrunde, einen ferroelektri
schen Transistor anzugeben, bei dem die Zeit für die Daten
haltung im Vergleich zu dem Stand der Technik verlängert ist.
Dieses Problem wird gelöst durch einen ferroelektrischen
Transistor gemäß Anspruch 1. Weitere Ausgestaltungen der Er
findung gehen aus den weiteren Ansprüchen hervor.
Als Zeit für die Datenhaltung wird die Zeit bezeichnet, wäh
rend der die Polarisation der ferroelektrischen Schicht und
damit die gespeicherte Information erhalten bleibt.
Der Erfindung liegt dabei folgende Überlegung zugrunde: Mes
sungen haben gezeigt, daß in einer ferroelektrischen Schicht,
die zwischen zwei Elektroden angeordnet ist, Leckströme auf
treten. In einem ferroelektrischen Transistor, wie er aus dem
Stand der Technik bekannt ist, ist die ferroelektrische
Schicht zwischen der Zwischenschicht und der Gateelektrode
angeordnet. Zur Kompensation des remanenten elektrischen Fel
des, das durch die Polarisation in der ferroelektrischen
Schicht auftritt, sind auf der Gateelektrode einerseits und
im Halbleitersubstrat im Bereich des Kanals des Transistors
andererseits Kompensationsladungen vorhanden. Die beobachte
ten Leckströme in der ferroelektrischen Schicht bewirken, daß
Ladungen von der Gateelektrode durch die ferroelektrische
Schicht an die Grenzfläche zwischen ferroelektrischer Schicht
und Zwischenschicht wandern. Wird der Transistor nachfolgend
unter entgegengesetzter Polarität betrieben, kompensieren
diese Ladungen nun das von der Polarisation der ferroelektri
schen Schicht verursachte elektrische Feld und der darunter
liegende Transistorkanal kann nicht mehr durch die Polarisa
tion der ferroelektrischen Schicht gesteuert werden. Die Zeit
für die Datenhaltung des ferroelektrischen Transistors wird
dadurch vermindert.
In dem erfindungsgemäßen ferroelektrischen Transistor wird
dieser Effekt dadurch vermieden, daß die ferroelektrische
Schicht zwischen einer ersten dielektrischen Zwischenschicht
und einer zweiten dielektrischen Zwischenschicht angeordnet
ist. Die erste dielektrische Zwischenschicht ist dabei an der
Oberfläche eines Halbleitersubstrats angeordnet, in dem zwei
Source-/Drain-Gebiete und ein dazwischen angeordneter Kanal
bereich vorgesehen sind. Die erste dielektrische Zwischen
schicht ist dabei an der Oberfläche des Kanalbereichs ange
ordnet. Der ferroelektrische Transistor umfaßt darüber hinaus
eine Gateelektrode, die oberhalb der zweiten dielektrischen
Zwischenschicht angeordnet ist. In diesem ferroelektrischen
Transistor sind die Kompensationsladungen wiederum im Halb
leitersubstrat in dem Kanalbereich und auf der Gateelektrode
angeordnet. Da jedoch die Gateelektrode nicht unmittelbar an
die ferroelektrische Schicht angrenzt, sondern von dieser
durch die zweite dielektrische Zwischenschicht isoliert ist,
werden Leckströme aus der Gateelektrode durch die ferroelek
trischen Schicht unterdrückt. Dadurch wird die Funktionsfä
higkeit des ferroelektrischen Transistors verbessert und die
Datenhaltungszeit verlängert.
Zur Änderung der Polarisation der ferroelektrischen Schicht
des ferroelektrischen Transistors wird üblicherweise eine
Spannung zwischen das Halbleitersubstrat und die Gateelektro
de angelegt. Dabei stellen die erste dielektrische Zwischen
schicht, die ferroelektrische Schicht und die zweite dielek
trische Zwischenschicht eine Serienschaltung von Kapazitäten
dar. Daher ist es vorteilhaft, die erste dielektrische Zwi
schenschicht und/oder die zweite dielektrische Zwischen
schicht aus einem Material mit einer ausreichend großen Die
lektrizitätskonstante zu bilden, damit die Kapazitäten der
ersten dielektrischen Zwischenschicht und der zweiten dielek
trischen Zwischenschicht den ferroelektrischen Transistor
elektrisch möglichst wenig beeinflussen.
Es liegt im Rahmen der Erfindung, die erste dielektrische
Zwischenschicht und/oder die zweite dielektrische Zwischen
schicht aus CeO2 oder ZrO2 zu bilden. Die erste dielektrische
Zwischenschicht und die zweite dielektrische Zwischenschicht
können dabei sowohl aus demselben als auch aus zwei verschie
denen Materialien gebildet werden. Besonders geeignet sind
alle Materialien, die eine große Dielektrizitätskonstante
aufweisen.
Ferner können die erste dielektrische Zwischenschicht
und/oder die zweite dielektrische Zwischenschicht jeweils als
Mehrfachschicht ausgebildet sein, falls dieses technologisch
vorteilhaft ist. Die erste dielektrische Zwischenschicht
und/oder die zweite dielektrische Zwischenschicht können da
bei zusätzlich eines der Materialien Si3N4 oder SiO2 enthal
ten.
Um Leckströme durch die ferroelektrische Schicht vollständig
auszuschließen, ist es vorteilhaft, die ferroelektrische
Schicht auch seitlich durch dielektrische Flankenbedeckungen
zu isolieren. Für die dielektrischen Flankenbedeckungen sind
insbesondere ebenfalls CeO2 oder ZrO2 geeignet.
Das Halbleitersubstrat enthält mindestens im Bereich des fer
roelektrischen Transistors ein Material, das zur Realisierung
einer elektronischen Schaltungskomponente geeignet ist. Vor
zugsweise enthält es Silizium und/oder Germanium. Insbesonde
re ist als Halbleitersubstrat eine monokristalline Silizium
scheibe oder SOI-Substrat geeignet.
Als Material für die ferroelektrische Schicht sind alle fer
roelektrischen Materialien geeignet, die zum Einsatz in einem
ferroelektrischen Transistor tauglich sind. Insbesondere ent
hält die ferroelektrische Schicht SBT (SrBi2Ta2O9), PZT
(PbZrxTi1-xO2), LiNbO3 oder BMF (BaMgF4).
Für die Gateelektrode sind insbesondere dotiertes Polysilizi
um, Platin oder Wolfram geeignet. Darüber hinaus kann die Ga
teelektrode als Mehrschichtstruktur realisiert sein. Insbe
sondere kann in einer derartigen Mehrschichtstruktur eine
Diodenstruktur realisiert werden.
Der ferroelektrische Transistor kann sowohl als p- als auch
n-Kanal-Transistor realisiert werden. Er kann sowohl als En
hancement-Transistor als auch als Depletion-Transistor reali
siert werden.
Im folgenden wird die Erfindung anhand von Ausführungsbei
spielen, die in den Figuren dargestellt sind, näher erläu
tert.
Fig. 1 zeigt einen Schnitt durch einen ferroelektrischen
Transistor, bei dem eine ferroelektrische Schicht
zwischen einer ersten dielektrischen Zwischenschicht
und einer zweiten dielektrischen Zwischenschicht an
geordnet ist.
Fig. 2 zeigt einen Schnitt durch einen ferroelektrischen
Transistor, bei dem eine ferroelektrische Schicht
vollständig von dielektrischem Material umgeben ist.
In einem Halbleitersubstrat 11 aus n-dotiertem, monokristal
linem Silizium mit einer Dotierstoffkonzentration von einigen
1015 cm-3 ist eine p-dotierte Wanne 12 angeordnet, die eine
Dotierstoffkonzentration von einigen 1016 cm-3 aufweist (sie
he Fig. 1). In der p-dotierten Wanne 12 sind zwei Source-
/Drain-Gebiete 13 angeordnet, die jeweils n+-dotiert sind mit
einer Dotierstoffkonzentration von einigen 1020 cm-3.
Der zwischen den beiden Source-/Drain-Gebieten 13 an die
Oberfläche des Halbleitersubstrats 11 angrenzende Teil der p-
dotierten Wanne 12 wirkt als Kanalbereich. Dieser Bereich des
Transistors kann eine zusätzlich Dotierung zur Einstellung
der Einsatzspannung enthalten. An der Oberfläche des Kanalbe
reichs ist eine erste dielektrischen Zwischenschicht 14 ange
ordnet. Die erste dielektrische Zwischenschicht 14 enthält
CeO2 oder ZrO2 und weist eine Dicke von 5 bis 7 nm auf.
An der Oberfläche der ersten dielektrischen Zwischenschicht
14 ist eine ferroelektrische Schicht 15 angeordnet, die SBT
enthält und die eine Dicke von ca. 100 bis 150 nm aufweist.
An der Oberfläche der ferroelektrischen Schicht 15 ist eine
zweite dielektrische Zwischenschicht 16 angeordnet, die CeO2
oder ZrO2 in einer Dicke von 5 bis 7 nm enthält.
An der Oberfläche der zweiten dielektrischen Zwischenschicht
16 ist eine Gateelektrode 17 aus Platin angeordnet. Die Ga
teelektrode 17 weist eine Dicke von ca. 50 bis 100 nm auf.
In einem Halbleitersubstrat 21 aus n-dotiertem, monokristal
linem Silizium mit einer Dotierstoffkonzentration von einigen
1015 cm-3 ist eine p-dotierte Wanne 22 mit einer Dotierstoff
konzentration von einigen 1016 cm-3 angeordnet (siehe Fig. 2).
In der p-dotierten Wanne 22 sind zwei Source-/Drain-
Gebiete 23 angeordnet, die n+-dotiert sind mit einer Dotier
stoffkonzentration von einigen 1020 cm-3.
Der zwischen den beiden Source-/Drain-Gebieten 23 angeordnete
Teil der p-dotierten Wanne 22 wirkt als Kanalbereich. Dieser
Bereich des Transistors kann eine zusätzlich Dotierung zur
Einstellung der Einsatzspannung enthalten. An der Oberfläche
des Kanalbereichs ist eine erste dielektrische Zwischen
schicht 24 angeordnet, die zusammengesetzt ist aus einer 1
bis 2 nm dicken SiO2-Schicht 241 und einer 3 bis 4 nm dicken
CeO2-Schicht 242. An der Oberfläche der ersten dielektri
schen Schicht 24 ist eine ferroelektrische Schicht 25 aus SBT
mit einer Dicke von 100 bis 150 nm angeordnet.
An der Oberfläche der ferroelektrischen Schicht 25 ist eine
zweite dielektrische Zwischenschicht 26 angeordnet, die aus
einer CeO2-Schicht 261 mit einer Dicke von 3 bis 4 nm und ei
ner 1 bis 3 nm dicken Si3N4-Schicht 262 zusammengesetzt ist.
Die Flanken der ferroelektrischen Schicht 25 und der zweiten
dielektrischen Zwischenschicht 26 sind mit dielektrischen
Flankenbedeckungen 27 aus CeO2 bedeckt.
An der Oberfläche der zweiten dielektrischen Schicht 26 ist
eine Gateelektrode 28 angeordnet, die n+-dotiertes Polysili
zium enthält. Die Gateelektrode 28 weist eine Dicke von 100
bis 200 nm auf.
Die Herstellung des erfindungsgemäßen ferroelektrischen Tran
sistors erfolgt ähnlich zu der eines Standard-MOS-Tran
sistors. Die erste Zwischenschicht 14 bzw. 24, die ferroelek
trische 15 bzw. 25 und die zweite dielektrische Zwischen
schicht 16 bzw. 26 werden durch Abscheiden zum Beispiel in
einem CVD-Prozeß und anschließende Strukturierung gebildet.
Die p-dotierte Wanne 12 bzw. 22 sowie die Source-/Drain-
Gebiete 13 bzw. 23 werden durch Implantation oder Diffusion
gebildet.
Die Gateelektrode 17 bzw. 28 wird durch Abscheidung oder
Sputtern und nachfolgende Strukturierung erzeugt. Sie kann
als Hartmaske zur Strukturierung der darunter angeordneten
Schichten verwendet werden.
Die dielektrischen Flankenbedeckungen 27 können durch Ab
scheidung und anisotropes Rückätzen als Spacer erzeugt wer
den. Alternativ können sie aus dem gleichen Material wie die
zweite dielektrische Zwischenschicht erzeugt werden. In die
sem Fall wird die zweite dielektrische Schicht nach Struktu
rierung der ferroelektrischen Schicht abgeschieden und struk
turiert. Die zweite dielektrische Zwischenschicht und die
dielektrischen Flankenbedeckungen bilden in diesem Fall eine
zusammenhängende Struktur.
Claims (7)
1. Ferroelektrischer Transistor,
- - bei dem in einem Halbleitersubstrat (11) zwei Source- /Drain-Gebiete (13) und ein dazwischen angeordneter Kanal bereich vorgesehen sind,
- - bei dem an der Oberfläche des Kanalbereichs eine erste di elektrische Zwischenschicht (14) angeordnet ist,
- - bei dem oberhalb der ersten dielektrischen Zwischenschicht (14) eine ferroelektrische Schicht (15), eine zweite die lektrische Zwischenschicht (16) und eine Gateelektrode (17) angeordnet sind.
2. Ferroelektrischer Transistor nach Anspruch 1,
bei dem die erste dielektrische Zwischenschicht (14) und/oder
die zweite dielektrische Zwischenschicht (16) CeO2 oder ZrO2
enthalten und eine Dicke zwischen 2 und 20 nm aufweisen.
3. Ferroelektrischer Transistor nach Anspruch 1 oder 2,
bei dem die erste dielektrische Zwischenschicht und/oder die
zweite dielektrische Zwischenschicht als Mehrfachschicht aus
gebildet sind.
4. Ferroelektrischer Transistor nach Anspruch 3,
bei dem die erste dielektrische Zwischenschicht und/oder die
zweite dielektrische Zwischenschicht SiO2 oder Si3N4 enthal
ten.
5. Ferroelektrischer Transistor nach einem der Ansprüche 1
bis 4,
bei dem die ferroelektrische Schicht 15 seitlich von dielek
trischen Flankenbedeckungen (27) umgeben ist.
6. Ferroelektrischer Transistor nach Anspruch 5,
bei dem die dielektrischen Flankenbedeckungen (27) CeO2,
ZrO2, SiO2 oder Si3N4 enthalten.
7. Ferroelektrischer Transistor nach einem der Ansprüche 1
bis 6,
- - bei dem die ferroelektrische Schicht (15) SBT (SrBi2Ta2O9), PZT (PbZrxTi1-xO2), LiNbO3 oder BMF (BaMgF4) enthält,
- - bei dem die Gateelektrode (17) dotiertes Polysilizium, Pla tin oder Wolfram enthält.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19931125A DE19931125A1 (de) | 1999-07-06 | 1999-07-06 | Ferroelektrischer Transistor |
| PCT/DE2000/001964 WO2001003196A1 (de) | 1999-07-06 | 2000-06-15 | Ferroelektrischer transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19931125A DE19931125A1 (de) | 1999-07-06 | 1999-07-06 | Ferroelektrischer Transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19931125A1 true DE19931125A1 (de) | 2001-01-25 |
Family
ID=7913795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19931125A Withdrawn DE19931125A1 (de) | 1999-07-06 | 1999-07-06 | Ferroelektrischer Transistor |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE19931125A1 (de) |
| WO (1) | WO2001003196A1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1369926A2 (de) * | 2002-06-04 | 2003-12-10 | Sharp Kabushiki Kaisha | Ferroelektrischer Speichertransistor und dessen Herstellungsverfahren |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992012518A1 (de) * | 1991-01-09 | 1992-07-23 | Siemens Aktiengesellschaft | Speicherzellenanordnung und verfahren zu deren betrieb |
| EP0540993A1 (de) * | 1991-11-06 | 1993-05-12 | Ramtron International Corporation | Struktur und Herstellung eines MOS-Feldeffekttransistors mit hoher Transkonduktanz unter Verwendung eines Gatedielektrikums, das aus einer übereinanderliegenden Pufferschicht/Ferroelektrikum/Pufferschicht besteht |
| JPH1126704A (ja) * | 1997-07-02 | 1999-01-29 | Asahi Chem Ind Co Ltd | 強誘電体記憶素子 |
| JPH11177037A (ja) * | 1997-12-16 | 1999-07-02 | Asahi Chem Ind Co Ltd | Ｍｆｓ型強誘電体記憶素子とその製造方法 |
-
1999
- 1999-07-06 DE DE19931125A patent/DE19931125A1/de not_active Withdrawn
-
2000
- 2000-06-15 WO PCT/DE2000/001964 patent/WO2001003196A1/de active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1369926A2 (de) * | 2002-06-04 | 2003-12-10 | Sharp Kabushiki Kaisha | Ferroelektrischer Speichertransistor und dessen Herstellungsverfahren |
| EP1369926A3 (de) * | 2002-06-04 | 2005-06-15 | Sharp Kabushiki Kaisha | Ferroelektrischer Speichertransistor und dessen Herstellungsverfahren |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001003196A1 (de) | 2001-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102018204283B4 (de) | Programmierbare logikelemente und verfahren zum betreiben derselben | |
| DE19610907B4 (de) | Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung | |
| DE2705503C3 (de) | Halbleiterspeicheranordnung | |
| DE19946437A1 (de) | Ferroelektrischer Transistor | |
| WO2002013275A1 (de) | Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement | |
| DE19747776A1 (de) | Halbleiterspeicher und Verfahren zu dessen Herstellung | |
| DE2810597A1 (de) | Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht | |
| DE102005040847B4 (de) | Single-Poly-EPROM-Baustein und Verfahren zur Herstellung | |
| DE19840824C1 (de) | Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung | |
| DE2614698C2 (de) | Halbleiterspeicher | |
| EP1145319B1 (de) | Integrierte schaltungsanordnung und verfahren zu deren herstellung | |
| EP1149421B1 (de) | Femfet-vorrichtung und verfahren zu deren herstellung | |
| EP1138084B1 (de) | Ferroelektrischer transistor und verfahren zu dessen herstellung | |
| DE3109074A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE19931124C1 (de) | Speicherzellenanordnung mit einem ferroelektrischen Transistor | |
| DE19947117B4 (de) | Ferroelektrischer Transistor und dessen Verwendung in einer Speicherzellenanordnung | |
| DE3915594C2 (de) | Kondensator, insbesondere für integrierte Halbleiterschaltungen | |
| DE4435461A1 (de) | Dünnfilmtransistoren und Verfahren zum Herstellen | |
| DE3230067A1 (de) | Permanentspeichervorrichtung | |
| DE3920451C2 (de) | EPROM-Zellstruktur mit einer Graben-Isolation und Verfahren zur Herstellung derselben | |
| DE19845066C2 (de) | Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung | |
| DE19931125A1 (de) | Ferroelektrischer Transistor | |
| DE10230674B4 (de) | Halbleiterkondensator und damit aufgebauter MOSFET | |
| DE4223313A1 (de) | Halbleitervorrichtung und verfahren zu deren herstellung | |
| WO1998015007A1 (de) | Integrierte halbleiterspeicheranordnung mit 'buried-plate-elektrode' |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8130 | Withdrawal |