DE19921230A1 - Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten - Google Patents

Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten

Info

Publication number
DE19921230A1
DE19921230A1 DE19921230A DE19921230A DE19921230A1 DE 19921230 A1 DE19921230 A1 DE 19921230A1 DE 19921230 A DE19921230 A DE 19921230A DE 19921230 A DE19921230 A DE 19921230A DE 19921230 A1 DE19921230 A1 DE 19921230A1
Authority
DE
Germany
Prior art keywords
chip
adhesive layer
chip card
film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19921230A
Other languages
English (en)
Other versions
DE19921230B4 (de
Inventor
Thomas Grasl
Yahya Haghiri Tehrani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giesecke and Devrient GmbH
Original Assignee
Giesecke and Devrient GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giesecke and Devrient GmbH filed Critical Giesecke and Devrient GmbH
Priority to DE19921230A priority Critical patent/DE19921230B4/de
Priority to CNB008072833A priority patent/CN1157779C/zh
Priority to AU45612/00A priority patent/AU4561200A/en
Priority to PCT/EP2000/003988 priority patent/WO2000068990A1/de
Priority to EP00927133A priority patent/EP1183726A1/de
Priority to JP2000617491A priority patent/JP2002544669A/ja
Publication of DE19921230A1 publication Critical patent/DE19921230A1/de
Application granted granted Critical
Publication of DE19921230B4 publication Critical patent/DE19921230B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

Es werden Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten beschrieben. Hierbei wird jeweils zunächst ein Wafer mit seiner Vorderseite mittels einer Kleberschicht auf einem Trägersubstrat aufgeklebt. Dann wird der Wafer von der Rückseite aus gedünnt und durch Einsägen von der Rückseite her bis zur Kleberschicht in einzelne Chips aufgeteilt. Anschließend wird die Kleberschicht aufgelöst und die einzelnen Chips werden vom Trägersubstrat mit einem Saufkopf abgehoben und in einem speziellen Ablagebehälter zur weiteren Verarbeitung abgelegt. Alternativ werden die aus dem Wafer gesägten Chips auf der Rückseite mit einem durchggehenden Trägerfilm mittels einer zweiten Kleberschicht beklebt und dann wird die erste Kleberschicht mit einem Verfahren aufgelöst, welches die zweite Kleberschicht nicht angreift. Die über den Trägerfilm zusammenhängenden Chips können so vom Trägersubstrat gemeinsam abgehoben werden und, nach dem Auflösen der zweiten Kleberschicht, einzeln vom Trägerfilm entnommen werden. Der Wafer kann alternativ auch vor dem Sägen auf der Rückseite mit einem durchgehenden Trägerfilm mittels einer zweiten Kleberschicht beklebt werden. Auch in diesem Fall wird die erste Kleberschicht unter Erhalt der zweiten Kleberschicht aufgelöst und es werden dann die einzelnen durch den Trägerfilm verstärkten Chips vom Trägersubstrat abgehoben.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten.
Gedünnte Chips werden seit einiger Zeit bereits zur Herstellung von vertikal integrierten Schaltungsstrukturen (VIC) verwendet.
In der DE 44 33 846 A1 wird hierzu beschrieben, wie bei der Herstellung eines solchen VIC zunächst ein Wafer, hier ein sogenanntes Topsubstrat, mit seiner Vorderseite, d. h. mit der aktiven bzw. funktionalen IC-Fläche, an der sich die Bauelementelagen befinden, mittels einer Klebeschicht auf ein sogenanntes Handlingsubstrat aufgeklebt und dann von der Rückseite her gedünnt wird. Dieses Dünnen erfolgt z. B. durch naßchemisches Ätzen oder durch mechanisches oder chemomechanisches Schleifen. Ein solches Topsubstrat wird dann mit einer Haftschicht versehen, genau justiert auf ein sogenanntes Bottomsubstrat aufgesetzt und mit diesem verbunden. Anschließend wird das Handlingsubstrat wieder entfernt.
Aus der EP 0 531 723 B ist ein ähnliches Verfahren bekannt, bei dem ein erstes Schaltungsbauelement mit seiner aktiven Fläche auf einem Träger befestigt und dann von der Rückseite her gedünnt wird. Anschließend wird ein weiteres Schaltungsbauelement auf die Rückseite des gedünnten Chips aufgesetzt und mit diesem mittels Kontaktstellen, die zuvor auf der Rückseite des gedünnten Chips erzeugt wurden, verbunden. Dann wird das aufgesetzte Schaltungsbauelement ebenfalls von der Rückseite her gedünnt, mit Kontaktstellen versehen und ein weiteres Schaltungsbauelement aufgesetzt. Dieser Schritt wird mehrfach wiederholt, bis schließlich die gewünschte Mehrelementepackung von übereinanderliegenden Bauelementen aufgebaut ist.
Alle diese Verfahren beschreiben nur die Handhabung der Chips in einem Verfahrensstadium, in der sie entweder noch nicht gedünnt oder bereits zu einer stabilen Packung aufgebaut sind. Verfahren, mit denen einzelne gedünnte Chips gehandhabt werden können, um sie in Chipkarten einzubauen, werden nicht angegeben. Insbesondere ist dies auch mit den bisher in der Chipkartenfertigung verwendeten Verfahren und Werkzeugen nicht möglich. Die Verwendung gedünnter Chips ist aber aufgrund ihrer besonderen Flexibilität gerade in den durch Biegung und Torsion häufig hochbeanspruchten Chipkarten wünschenswert.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem gedünnte Chips auch einzeln gehandhabt und in Chipkarten eingebracht werden können.
Diese Aufgabe wird durch ein Verfahren gemäß den Ansprüchen 1, 2 oder 3 gelöst.
Ausgangspunkt ist jeweils, daß zunächst ein Wafer mit seiner Vorderseite, an der sich die Bauelemente befinden, mittels einer Kleberschicht auf einem Trägersubstrat aufgeklebt wird. Dieser Wafer wird dann von der Rückseite her gedünnt. Nach dem Dünnen wird der Wafer in einzelne Chips aufgeteilt, indem von der Rückseite aus in den Wafer hineingesägt wird. Das Hineinsägen kann bis zur oder bis in die Kleberschicht oder sogar bis in das Trägersubstrat hinein erfolgen.
Um die Chips nun von dem Trägersubstrat abzuheben und zu vereinzeln bestehen erfindungsgemäß verschiedene Möglichkeiten.
Gemäß Anspruch 1 wird die Kleberschicht aufgelöst und die einzelnen Chips mit einem Saugkopf vom Trägersubstrat abgehoben. Sie werden dann vorzugsweise in einem speziellen Ablagebehälter zur weiteren Verarbeitung abgelegt. Die Chips liegen bei dieser Methode mit ihrer Rückseite nach oben in den Spezialbehältern. Alternativ können die Chips selbstverständlich auch sofort weiterverarbeitet, beispielsweise sofort auf eine Chipkarte oder Chipkartenfolie aufgesetzt werden.
Anspruch 2 sieht erfindungsgemäß einen weiteren Verfahrensschritt vor, bei dem nach dem Sägen die noch auf dem Trägersubstrat befindlichen einzelnen Chips auf der Rückseite mit einem durchgehenden Trägerfilm mittels einer zweiten Kleberschicht beklebt werden. Anschließend wird die erste Kleberschicht mit einer Methode aufgelöst, bei der die zweite Kleberschicht erhalten bleibt. Die Chips können dann über den Trägerfilm zusammenhängend, gemeinsam vom Trägersubstrat abgehoben werden.
Anschließend ist dann eine Entnahme der einzelnen Chips vom Trägerfilm möglich, indem die zweite Kleberschicht aufgelöst wird. Auch hier kann die Entnahme mit Hilfe eines Saugkopfes oder dergleichen erfolgen. Bei diesem Verfahren liegt dann die aktive Vorderseite des Chips oben.
Nach Anspruch 3 ist erfindungsgemäß vorgesehen, diesen Trägerfilm direkt nach dem Dünnen des Wafers aufzukleben, und dann erst den Wafer in einzelne Chips zu zersägen. Der Film verbleibt beim Einbau in die Chipkarte auf dem einzelnen Chip; der Chip wird somit durch den Trägerfilm verstärkt und ist auch mit den herkömmlichen Verfahren und Werkzeugen handhabbar. Durch die Verwendung geeigneter, z. B. zähelastischer Materialien für die Trägerfolie, kann diese bei ausreichender Stabilität des Chip-Folien-Verbunds relativ dünn gehalten werden.
Selbstverständlich können auch bei den beiden letztgenannten Verfahren die Chips im Laufe der weiteren Verarbeitung in einem Ablagebehälter zwischengelagert werden.
Zum Lösen der ersten Kleberschicht bei gleichzeitigem Erhalt der zweiten Kleberschicht gibt es verschiedene Möglichkeiten, die jeweils von den Eigenschaften der verwendeten Klebersorten abhängen. Bevorzugte Methoden sind in den Unteransprüchen beschrieben.
Alternativ ist es prinzipiell auch möglich, daß gemeinsam mit der Kleberschicht zwischen Wafer und Trägersubstrat, oder auch anstelle dieser Kleberschicht, das Trägersubstrat selbst aufgelöst wird. Es versteht sich von selbst, daß hierzu bei den Verfahren gemäß Anspruch 2 oder 3 eine Methode gewählt wird, bei der die zweite Kleberschicht nicht angegriffen wird.
Die mit den erfindungsgemäßen Verfahren sicher und einfach handhabbaren dünneren Chips sind flexibler und benötigen weniger Raum als die herkömmlichen Chips. Damit sind neue Möglichkeiten eröffnet, die Chips in den Chipkarten unterzubringen.
Hier ist zunächst zu unterscheiden zwischen den Verfahren, bei denen die Chips mit ihrer Vorderseite auf eine z. B. bereits mit Leiterbahnen versehene Chipkartenfolie oder die Chipkarte aufgesetzt werden (Flip-Chip Technologie), und den Verfahren, bei denen die Chips mit ihrer Rückseite auf die Chipkartenfolie oder die Chipkarte aufgesetzt und dann an den Chip die Leiterbahnen angeschlossen werden. Welche Methode günstiger ist, hängt unter anderem davon ab, welches der vorgenannten Verfahren zur Abnahme der gedünnten Chips vom Trägersubstrat verwendet wird, d. h. in welche Richtung die Chips bereits orientiert sind.
Bei den Verfahren, bei denen die Chips von der Rückseite aus gehandhabt werden müssen, ist es vorteilhaft, wenn auf der Rückseite der Chips bzw. auf dem Trägerfilm Positionsmarken aufgebracht werden. Anhand dieser Markierungen ist eine exakte Ausrichtung des Chips auf der Chipkarte möglich. Als Positionsmarkierung bietet es sich an, die Schaltungsstruktur des Chips abzubilden.
Eine Einbaumöglichkeit besteht darin, daß der Chip auf eine Chipkartenfolie aufgebracht wird, die auf der dem Chip gegenüberliegenden Rückseite mit Kontaktflächen versehen ist, welche wiederum mit dem Chip über Leiterbahnen durch die Folie hindurch verbundenen sind. Dieses so aufgebaute Chipmodul läßt sich dann mit den Kontaktflächen nach außen in eine Kavität einer Chipkarte einbringen, wie das auch bei den bisherigen konventionellen Aufbauten der Chipkarten der Fall ist.
Eine Alternative besteht darin, die Chips beim Zusammenlaminieren zweier Chipkartenfolien zwischen die Folien einzubringen.
Bei einem besonders bevorzugten Einbauverfahren wird der Chip jeweils einfach auf die Oberfläche einer Chipkarte aufgebracht. Vorzugsweise wird der Chip dabei mit seiner Vorderseite nach außen weisend aufgesetzt und anschließend wird die Chipkarte gemeinsam mit dem Chip mit Leiterbahnen versehen.
Die Leiterbahnen können hierbei mit einem Präge- oder Druckverfahren, vorzugsweise mit einem Siebdruckverfahren, aufgebracht werden. Aufgrund der geringen Ausmaße des gedünnten Chips trägt dieser an der Oberfläche der Chipkarte kaum auf. Es ist selbstverständlich aber auch möglich, den Chip in einer flachen Kavität in die Oberfläche der Chipkarte einzubringen. Vorteilhafterweise werden die offen an der Oberfläche befindlichen Chips mit einem Schutzlack überzogen.
Derartige Chipkarten mit einem außenliegenden gedünnten Chip sind im Gegensatz zu den konventionellen Chipkarten, bei denen ein herkömmlicher Chip in einem Chipmodul in einer speziellen Kavität untergebracht ist, mit erheblich weniger Verfahrensschritten zu fertigen.
Bei allen Einbauverfahren ist es sowohl möglich, auf der Chipkarte außenliegende Kontaktflächen anzubringen, als auch Spulen oder ähnliche Bauteile einzudrucken, so daß eine kontaktlose Datenübermittlung von und zur Chipkarte möglich ist. Ebenso ist eine Kombinationslösung dieser beiden Schnittstellen möglich (Dual Interface).
Die erfindungsgemäßen Verfahren werden nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen detaillierter beschrieben. Es zeigen schematisch:
Fig. 1 einen Wafer, der an seiner aktiven Fläche mittels einer Kleberschicht mit einem Trägersubstrat verbunden ist,
Fig. 2a einen Wafer gemäß Fig. 1 nach dem Dünnen und Aufteilen in einzelne Chips,
Fig. 2b zwei Chips des Wafers gemäß Fig. 2a in einem Spezialbehälter,
Fig. 3a einen gedünnten und gesägten Wafer mit Trägerfilm,
Fig. 3b einzelne über den Trägerfilm zusammenhängenden Chips,
Fig. 4a einen gemäß Fig. 1 auf einem Trägersubstrat befestigten und gedünnter Wafer vor dem Zerteilen in einzelne Chips,
Fig. 4b einen gemäß Fig. 4a hergestellten Chip auf einer Chipkarte,
Fig. 5 eine Chipkarte mit einem Chipmodul,
Fig. 6 eine perspektivische Darstellung eines gedünnten Chips mit Positionsmarkierungen,
Fig. 7-9 Varianten einer Chipkarte mit an der Oberfläche aufgebrachten gedünnten Chip und nachträglicher Aufbringung der Anschlußflächen,
Fig. 10/11 Herstellung einer Chipkarte durch Zusammenlaminieren zweier Kartenfolien,
Fig. 12/13 Varianten einer Chipkarte mit an der Oberfläche auf bereits vorhandene Anschlußflächen aufgebrachten gedünnten Chip.
Bei der Durchführung des Verfahrens wird zunächst ein Wafer 1 mit seiner Vorderseite, welche die Bauelemente 2 aufweist, auf ein Trägersubstrat 4 aufgeklebt. Als Trägersubstrat kann z. B. ein anderer Wafer, eine Metallfolie oder magnetisierbare Folie oder eine sonstige, in der Chipkartenherstellung übliche Folie wie PVC, ABS, PC oder ähnliches dienen.
Hierzu wird entweder auf dem Wafer 1 oder auf dem Trägersubstrat 4 eine Kleberschicht 3 aufgetragen und anschließend werden die beiden Teile zusammengefügt.
Der Wafer enthält in üblicher Weise mehrere nebeneinander angeordnete Schaltkreise, die jeweils einen Standard-Chipkartenchip oder auch einen Speicherchip bilden können.
Der auf dem Trägersubstrat 4 befestigte Wafer 1 wird dann von der Rückseite bis zu einer vorgegebenen Stärke, wie in Fig. 1 durch die gestrichelte Linie 9 dargestellt, gedünnt. Das Dünnen kann mit den herkömmlichen Verfahren, beispielsweise durch Ätzen oder mechanisches Schleifen, erfolgen. Auf diese Weise ist es möglich, den Wafer 1 bzw. die daraus gefertigten Chips 10 auf eine Stärke von unter 100 µm, vorzugsweise ca. 20 µm, zu dünnen.
Gemäß dem in den Fig. 2a und 2b dargestellten Verfahren werden dann in den Wafer 1 von der Rückseite aus bis zur Kleberschicht 3 Sägeschnitte 7 eingefügt, und somit der Wafer 1 in einzelne Chips 10 unterteilt. Es wird anschließend die Kleberschicht 3 aufgelöst bzw. angelöst, wobei die Chips 10 mit einem Saugkopf 30 vom Trägersubstrat 4 abgehoben und in Spezialbehältern 40 abgelegt werden, wo sie zur weiteren Verarbeitung zur Verfügung stehen. Der Saugkopf 30 für die Entnahme der Dünnchips 10 ist relativ flach und weist an der Saugoberfläche mehrere kleine Löcher 31 auf, die über eine Leitung je nach Bedarf mit Saug- bzw. Druckluft zum Ansaugen oder Ablegen der Chips 10 beaufschlagt werden können. Die Chips 10 können den Spezialbehältern 40 in gleicher Weise entnommen und mit einem Roboter bei der Kartenfertigung plaziert werden.
Das Lösen der Kleberschicht 3 des Trägersubstrats 4 kann durch Wärmeeinwirkung erfolgen. Hierzu wird z. B. ein beheizbarer Saugkopf 30 oder eine separate Wärmestrahlungsquelle 34, wie in Fig. 4a, verwendet.
Die Fig. 3a und 3b zeigen ein alternatives Verfahren, bei dem letztendlich die aktive Oberfläche mit den Bauelementen 2 der Chips 10 oben liegt. Hierzu wird auf den gedünnten und gesägten Wafer 1 mittels einer zweiten Kleberschicht 6 ein Trägerfilm 5 aufgezogen. Selbstverständlich kann es sich bei diesem Trägerfilm 5 auch um eine selbstklebende Folie handeln, die bereits mit einer Kleberschicht versehen ist.
Nach Aufbringen dieses Trägerfilms 5 auf die Rückseite des Wafers 1 wird die erste Kleberschicht 3 mit einem Verfahren gelöst, welches die zweite Kleberschicht 6 nicht angreift.
Hierzu gibt es verschiedene Möglichkeiten. Bei einem ersten bevorzugten Verfahren besteht die erste Kleberschicht 3 aus einem Kleber, der unter Einwirkung von Licht eines bestimmten Längenwellenbereichs, beispielsweise UV-Licht, zersetzt wird, wobei die zweite Kleberschicht 6 bei dieser Bestrahlung gerade aushärtet. Bei einem zweiten Verfahren besteht die erste Kleberschicht 3 aus einem Kleber, der sich unter Wärmeeinwirkung zersetzt, wobei die zweite Kleberschicht 6 gerade unter der Wärmeeinwirkung aushärtet. Alternativ ist es möglich, daß die erste Kleberschicht 3 aus einem wasserlöslichen Kleber besteht, während die zweite Kleberschicht 6 nicht wasserlöslich ist, oder die zweite Kleberschicht 6 ist lösemittelresistent und die erste Kleberschicht 3 löst sich bei dem entsprechenden Lösemittel auf. Weiterhin ist es möglich, daß die erste Kleberschicht 3 aus einem Kleber besteht, der unter einem Sauerstoffplasma oder in einer bestimmten Gasumgebung, z. B. Ozon, zersetzt wird, wobei die zweite Kleberschicht 6 gegenüber diesen Bedingungen resistent ist.
Eine andere Möglichkeit besteht darin, ein Verfahren zu verwenden, mit der gemeinsam mit der Kleberschicht 3 oder auch anstelle der Kleberschicht 3 das Trägersubstrat 4 selbst aufgelöst wird. Das Trägersubstrat 4 kann hierzu aus Styropor oder einem anderen Material bestehen, welches sich in einem Plasma oder unter Ätzgaseinwirkung oder unter erhöhter Temperatur zersetzt. Oder es wird ein Trägersubstrat 4 aus Karton oder einem ähnlichen Material verwendet, welches wasserlöslich ist.
Nach dem Auflösen dieser ersten Kleberschicht 3 bzw. des Trägersubstrats 4, läßt sich dann der gesamte über den Trägerfilm 5 zusammenhängende Verband von Chips 10 gemeinsam abnehmen, wobei die aktive Fläche der Chips 10 nach außen weist. Die einzelnen Chips 10 können dann vom Trägerfilm 5 entnommen werden, indem die zweite Kleberschicht 6 gelöst wird.
Die Fig. 4a und 4b zeigen eine dritte Verfahrensmöglichkeit, bei der zuerst ein Trägerfilm 5 aus einem vorzugsweise zähelastischen Material, wie Polycarbonat, Polyamid, Kupfer, Aluminium, Stahl o. ä., auf die Rückseite des Wafers 1 mittels einer Kleberschicht 6 aufgeklebt wird. Danach erfolgt erst die Unterteilung des Wafers 1 in die einzelnen Chips 10 durch Einfügen der Sägeschnitte 7. Schließlich werden wieder die einzelnen Chips 10 durch Auflösen der ersten Kleberschicht 3 oder des Trägersubstrats 4 entnommen, wobei auch hierzu ein Verfahren angewendet wird, welches die Klebeverbindung zum Trägerfilm 5 nicht angreift. Die hierbei verwendeten Methoden entsprechen den obengenannten Verfahren. In Fig. 4a ist schematisch dargestellt, wie ein einzelner Chip 10 mit einem Saugkopf 30 vom Trägersubstrat 4 entnommen wird, wobei die Auflösung der Kleberschicht 3 durch einen Wärmestrahler 34 erfolgt, wobei gleichzeitig die zweite Kleberschicht 6 aushärtet. Bei diesem Verfahren verbleibt der Trägerfilm 5 auf der Rückseite des einzelnen Dünnchip 10.
Die Fig. 5 bis 10 zeigen verschiedene Varianten, wie die gedünnten Chips 10 in der bzw. auf der Chipkarte 20 untergebracht werden können.
Je nach Wahl der Herstellungsmethode nach den Fig. 2, 3 oder 4 ist es sinnvoll, die Chips 10 mit ihrer Vorderseite oder mit ihrer Rückseite auf eine Chipkarte 20 oder eine Chipkartenfolie 21 aufzusetzen. Wird der Chip 10 mit seiner Vorderseite auf die Chipkarte 20 bzw. Chipkartenfolie 21 aufgesetzt, so ist es zweckmäßig, auf die Karte 20 bzw. Folie 21 zuerst die Leiterbahnen 11 zur Kontaktierung des Chips 10 anzubringen und dann den Chip 10 darauf zu positionieren. Hierzu weist der Chip 10 auf seiner Rückseite, wie in Fig. 6 dargestellt, Positionsmarkierungen 8 auf, die beispielsweise auf den Chip 10 oder auf die Trägerfolie 5 aufgedruckt oder eingeätzt sind.
Fig. 5 beschreibt ein Einbaubeispiel, welches ähnlich den bekannten Einbauverfahren konventioneller Chipmodule ist. Hierbei wird der Chip 10 zunächst auf eine erste Chipkartenfolie 21 aufgesetzt. Auf der gegenüberliegenden Rückseite der Chipkartenfolie 21 befinden sich Kontaktflächen 23, die mit dem Chip 10 über Leiterbahnen 11 durch die Chipkartenfolie 21 hindurch mittels Leitkleber verbunden sind. Zwischen dem Chip 10 und der ersten Chipkartenfolie 21 kann sich eine Unterteilung 15 befinden. Dieses so aufgebaute Chipmodul wird in eine entsprechende Kavität 24 der Chipkarte 20 eingesetzt und ringsum mit einem geeigneten Kleber 25 verklebt.
Die Fig. 10 und 11 zeigen verschiedene Laminierverfahren, bei denen der Chip 10 zwischen zwei Chipkartenfolien 21 und 22 in der Chipkarte 20 angeordnet wird. Die Chipkartenfolien 21, 22 haben typischerweise eine Stärke von 100-300 µm. Bei dem Verfahren gemäß Fig. 10a wird der Chip 10 auf die eine Chipkartenfolie 21 aufgebracht und die Leiterbahnen 11 befinden sich auf der anderen Chipkartenfolie 22. Der Chip 10 ist hierbei mit seiner Rückseite auf die Chipkartenfolie 21 aufgebracht. Anschließend werden die beiden Chipkartenfolien passend übereinander positioniert und zusammenlaminiert, so daß der Chip 10 durch die Leiterbahnen 11 kontaktiert wird (Fig. 10b).
Bei dem Verfahren gemäß Fig. 11a werden auf die eine Chipkartenfolie 21 zunächst Leiterbahnen 11 aufgebracht. Auf diese Leiterbahnen 11 wird dann der Chip 10 mit seiner Vorderseite nach unten aufgelegt, so daß gleichzeitig die Kontaktierung erfolgt. Anschließend wird die zweite Chipkartenfolie 22 darüber laminiert (Fig. 11b).
Die Leiterbahnen führen jeweils zu einer außenliegenden Kontaktfläche oder aber zu einem Interface-Bauelement, mit dem eine kontaktlose Datenübertragung möglich ist, oder sie bilden selbst ein solches Bauelement. Um beim Laminierverfahren den Chip 10 bis zum Abdecken mit der zweiten Chipkartenfolie 22 auf der ersten Chipkartenfolie 21 zu halten, kann die Oberfläche der ersten Chipkartenfolie 21 durch ein Sauerstoff- oder Chlorplasma vorbehandelt werden, so daß der Chip 10 bis zur Abdeckung und zum Laminieren darauf gebondet haftet. Bei dem Verfahren gemäß den Fig. 11a und 11b kann die Oberfläche auch mit einer Silberleitpaste bedruckt sein, welche gleichzeitig die Leiterbahnen 11 bildet, so daß der Chip 10 bis zur Abdeckung und zum Laminieren auf der Chipkartenfolie 21 haftet und gleichzeitig elektrisch kontaktiert wird.
Selbstverständlich ist es auch möglich auf dem gedünnten Chip 10 einen Kleber aufzubringen oder als Chipkartenfolie 21 eine kleberbeschichtete Folie zu verwenden. Insbesondere bei der Herstellung der Chips 10 nach dem Verfahren, wie es in den Fig. 3a und 3b dargestellt ist, ist es möglich, den Chip 10 direkt vom Trägerfilm 5 durch Anlösen des Klebers abzuheben und mit diesem Kleber auf die Chipkartenfolie 21 aufzukleben, wo der Kleber dann wieder abbinden kann.
In den Fig. 7, 8 und 9 ist ein vollständig neues Verfahren dargestellt, bei dem der gedünnte Chip einfach an der Oberfläche einer Chipkarte aufgesetzt und anschließend mit Leiterbahnen 11 bedruckt wird. Der Chip 10 wird außerdem mit einem Schutzlack 12 überzogen. Zum Drucken der Leiterbahnen 11 wird vorzugsweise ein Siebdruckverfahren verwendet. Es ist selbstverständlich auch möglich, die Leiterbahnen 11 in Form einer Metallfolie aufzubringen.
In den Fig. 12a bis 12c sind Ausführungsformen dargestellt, bei denen zunächst die Leiterbahnen auf die Oberfläche aufgebracht und anschließend der Chip mit der Vorderseite nach unten auf die Anschlußflächen 11 gesetzt wird. In Fig. 12b ist eine zusätzliche Lack und/oder Klebeschicht 13 zwischen integriertem Schaltkreis 10 und der Oberfläche der Chipkarte 20 angeordnet, während in Fig. 12c. Die Chip/Leiterbahnanordnung 10,11 mit einem Heizstempel 14 in die Kartenoberfläche eingedrückt wird.
In den Fig. 8 und 9 befindet sich der Dünnchip 10 ebenfalls direkt an der Oberfläche der Chipkarte 20, hier jedoch in einer kleinen Kavität 27. Diese Kavität 27 ist entweder in die Chipkarte 20 eingeprägt, gefräst oder beim Herstellen der Chipkarte 20 gleich mit angespritzt worden (Fig. 8).
Alternativ wird die Kavität 27 durch eine entsprechende Bedruckung mit Schutzlack 26 oder durch Aufziehen einer Schutzfolie mit Fenster erzeugt (Fig. 9).
Entsprechende Anordnungen, bei denen zunächst die Kontaktflächen 11 in die Aussparungen der Oberfläche der Chipkarte 20 angeordnet werden, auf die dann der Chip 10 gesetzt wird, sind in den Fig. 13a bis 13c dargestellt.
In dem in Fig. 13c dargestellten Ausführungsbeispiel wird der Chip unter Wärmeeinwirkung bündig in die Oberfläche der Chipkarte 20 eingepreßt.
Bei einer Ausführung gemäß Fig. 7 (Anschlußflächen 11 noch nicht vorhanden) kann die Folie mit dem bündig mit der Oberfläche abschließenden Chip beispielsweise mit Silberpaste bedruckt, beschichtet und eventuell gleichzeitig kontaktiert werden.
Bei all diesen letztgenannten Einbaubeispielen, mit einem offen an der Oberfläche der Chipkarte befindlichen Chip, handelt es sich um einen neuen und besonders vorteilhaften Aufbau, der mit relativ wenigen Verfahrensschritten, verglichen mit den herkömmlichen Verfahren, herzustellen ist.

Claims (32)

1. Verfahren zum Handhaben von gedünnten Chips (10) zum Einbringen in Chipkarten (20) mit folgenden Verfahrensschritten:
  • - Aufkleben eines Wafers (1) mit seiner Vorderseite auf ein Trägersubstrat (4) mittels einer Kleberschicht (3),
  • - Dünnen des Wafers (1) von der Rückseite her,
  • - Aufteilen des Wafers (1) in einzelne Chips (10) durch Sägen des Wafers (1) von der Rückseite aus bis zur oder bis in die Kleberschicht (3) oder bis in das Trägersubstrat (4) hinein,
  • - Auflösen der Kleberschicht (3),
  • - Abheben der einzelnen Chips (10) vom Trägersubstrat (4) mit einem Saugkopf (30) zur Ablage in einen speziellen Ablagebehälter (40) und/ oder zur weiteren Verarbeitung.
2. Verfahren zum Handhaben von gedünnten Chips (10) zum Einbringen in Chipkarten (20) mit folgenden Verfahrensschritten:
  • - Aufkleben eines Wafers (1) mit seiner Vorderseite auf ein Trägersubstrat (4) mittels einer Kleberschicht (3),
  • - Dünnen des Wafers (1) von der Rückseite her,
  • - Aufteilen des Wafers (1) in einzelne Chips (10) durch Sägen des Wafers (1) von der Rückseite aus bis zur oder bis in die Kleberschicht (3) oder bis in das Trägersubstrat (4) hinein,
  • - Bekleben der aus dem Wafer (1) gesägten Chips (10) auf ihrer Rückseite mit einem durchgehenden Trägerfilm (5) mittels einer zweiten Kleberschicht (6),
  • - Auflösen der ersten Kleberschicht (3) mit einem Verfahren, welches die zweite Kleberschicht (6) nicht angreift,
  • - Abheben der über den Trägerfilm (5) zusammenhängenden Chips (10) vom Trägersubstrat (4) gemeinsam mit dem Trägerfilm (5),
  • - Auflösen der zweiten Kleberschicht (6) und Abheben der einzelnen Chips (10) vom Trägerfilm (5).
3. Verfahren zum Handhaben von gedünnten Chips (10) zum Einbringen in Chipkarten (20) mit folgenden Verfahrensschritten:
  • - Aufkleben eines Wafers (1) mit seiner Vorderseite auf ein Trägersubstrat (4) mittels einer Kleberschicht (3),
  • - Dünnen des Wafers (1) von der Rückseite her,
  • - Bekleben des Wafers (1) auf der Rückseite mit einem durchgehenden Trägerfilm (5) mittels einer zweiten Kleberschicht (6),
  • - Aufteilen des Wafers (1) in einzelne Chips (10) durch Sägen des Wafers (1) mit dem aufgeklebten Trägerfilm (5) von der Rückseite des Wafers (1) her bis zur oder bis in die erste Kleberschicht (3) oder bis in das Trägersubstrat (4) hinein,
  • - Auflösen der ersten Kleberschicht (3) mit einem Verfahren, welches die zweite Kleberschicht (6) nicht angreift,
  • - Abheben der einzelnen Chips (10) vom Trägersubstrat (4) gemeinsam mit dem Trägerfilm (5).
4. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die erste Kleberschicht (3) aus einem Kleber besteht, der unter Einwirkung von Licht eines bestimmten Wellenlängenbereichs zersetzt wird, und die zweite Kleberschicht (6) aus einem Kleber besteht, der unter Einwirkung dieses Lichts aushärtet.
5. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die erste Kleberschicht (3) aus einem Kleber besteht, der unter Wärmeeinwirkung zersetzt wird, und die zweite Kleberschicht (6) aus einem Kleber besteht, der unter Wärmeeinwirkung aushärtet.
6. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die erste Kleberschicht (3) aus einem wasserlöslichen Kleber besteht und/ oder die zweite Kleberschicht (6) aus einem Kleber besteht, der lösemittelresistent ist.
7. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die erste Kleberschicht (3) aus einem Kleber besteht, der unter einem Sauerstoffplasma oder in einer bestimmten Gasumgebung zersetzt wird, und die zweite Kleberschicht (6) aus einem Kleber besteht, der gegenüber diesen Bedingungen resistent ist.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß gemeinsam mit der Kleberschicht (3) zwischen dem Wafer (1) und dem Trägersubstrat (4) und/oder anstelle dieser Kleberschicht (3) das Trägersubstrat (4) aufgelöst wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Trägersubstrat (4) aus einem Material besteht, welches sich in einem Plasma und/oder unter Gaseinwirkung und/oder unter erhöhter Temperatur zersetzt und/oder wasserlöslich ist.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß auf der Rückseite der Chips (10) und/ oder des Trägerfilms (5) Positionsmarken (8) aufgebracht werden.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Chips (10) jeweils mit ihrer Vorderseite auf eine mit Leiterbahnen (11) versehene erste Chipkartenfolie (21) aufgebracht werden.
12. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Chips (10) jeweils mit ihrer Rückseite auf eine erste Chipkartenfolie (21) aufgebracht und mit Leiterbahnen (11) kontaktiert werden.
13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die erste Chipkartenfolie (21) auf der dem Chip (10) gegenüberliegenden Oberfläche mit Kontaktflächen (23) versehen ist, die mit dem Chip (10) über die Leiterbahnen (11) verbundenen sind, und dieses so aufgebaute Chipmodul mit den Kontaktflächen (23) nach außen in eine Kavität (24) einer Chipkarte (20) eingebracht wird.
14. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die erste Chipkartenfolie (21) mit dem Chip (10) mit einer zweiten Chipkartenfolie (22) bedeckt wird und die beiden Chipkartenfolien (21, 22) zusammenlaminiert werden.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die erste Chipkartenfolie (21) vorbehandelt wird, so daß der Chip (10) bis zum Abdecken mit der zweiten Chipkartenfolie (22) auf der ersten Chipkartenfolien (21) haftet.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die erste Chipkartenfolie (21) mit einer haftenden Leitpaste bedruckt wird, so daß der Chip (10) bis zum Abdecken mit der zweiten Chipkartenfolie (22) auf der ersten Chipkartenfolien (21) haftet und gleichzeitig elektrisch kontaktiert ist.
17. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Chips (10) jeweils mit ihrer Rückseite auf eine erste Chipkartenfolie (21) aufgebracht werden und die erste Chipkartenfolie (21) mit dem Chip (10) mit einer zweiten Chipkartenfolie (22) bedeckt wird, welche an den entsprechenden Positionen mit Leiterbahnen (11) versehen ist, und die beiden Chipkartenfolien (21, 22) zusammenlaminiert werden.
18. Verfahren zum Einbringen eines gedünnten Chips (10) in eine Chipkarte (20), insbesondere nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der Chip (10) außenliegend auf eine Oberfläche der Chipkarte (20) aufgebracht wird.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß der Chip (10) mit seiner Vorderseite nach außen weisend auf die Oberfläche der Chipkarte (20) aufgebracht und mit Leiterbahnen (11) versehen wird.
20. Verfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß der Chip (10) in eine Kavität (27) in der Oberfläche der Chipkarte (20) eingebracht wird.
21. Verfahren nach einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, daß der Chip (10) unter Wärmeeinwirkung bündig in die Oberfläche der Chipkarte (20) eingepreßt wird.
22. Verfahren nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, daß der an der Oberfläche der Chipkarte (20) befindliche Chip (10) mit einem Schutzlack (12) überzogen wird.
23. Verfahren nach einem der Ansprüche 11 bis 22, dadurch gekennzeichnet, daß die Leiterbannen (11) mittels eines Druck- oder Prägeverfahrens aufgebracht werden.
24. Verfahren nach Anspruch 2 und einem der Ansprüche 12 bis 23, dadurch gekennzeichnet, daß der Chip (10) vom Trägerfilm (5) abgehoben und auf die Chipkartenfolie (21) oder die Oberfläche der Chipkarte (20) aufgesetzt wird.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß der Chip (10) mittels des Klebers der aufgelösten zweiten Kleberschicht (6) auf die Kartenfolie (20) aufgeklebt wird.
26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß der Chip (10) mit einem Saugkopf (30) von der Trägerfolie (5) abgehoben und auf die Kartenfolie (20) aufgebracht wird, wobei die zweite Kleberschicht (6) unter Wärmeeinwirkung gelöst wird.
27. Chipkarte (20) mit mindestens einem gedünnten Chip (10), welcher auf einer Oberfläche der Chipkarte (20) angeordnet ist.
28. Chipkarte nach Anspruch 27, dadurch gekennzeichnet, daß der Chip (10) mit seiner Vorderseite nach außen auf der Chipkarte (20) angeordnet ist, und außenseitig auf der Chipkarte (20) und dem Chip (10) Leiterbahnen (11) aufgebracht sind.
29. Chipkarte nach Anspruch 27 oder 28, dadurch gekennzeichnet, daß die Leiterbahnen (11) aufgedruckt sind.
30. Chipkarte nach einem der Ansprüche 27 bis 29, dadurch gekennzeichnet, daß der Chip (10) in einer Kavität (27) in der Oberfläche der Chipkarte (20) angeordnet ist.
31. Chipkarte nach einem der Ansprüche 27 bis 30, dadurch gekennzeichnet, daß der Chip (10) bündig in die Oberfläche der Chipkarte (20) eingepreßt ist.
32. Chipkarte nach einem der Ansprüche 27 bis 31, dadurch gekennzeichnet, daß der Chip (10) mit einem Schutzlack (12) überzogen ist.
DE19921230A 1999-05-07 1999-05-07 Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten Expired - Fee Related DE19921230B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19921230A DE19921230B4 (de) 1999-05-07 1999-05-07 Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
CNB008072833A CN1157779C (zh) 1999-05-07 2000-05-04 一种处理装入智能插卡的削薄的芯片的方法
AU45612/00A AU4561200A (en) 1999-05-07 2000-05-04 Method for handling thinned chips for introducing them into chip cards
PCT/EP2000/003988 WO2000068990A1 (de) 1999-05-07 2000-05-04 Verfahren zum handhaben von gedünnten chips zum einbringen in chipkarten
EP00927133A EP1183726A1 (de) 1999-05-07 2000-05-04 Verfahren zum handhaben von gedünnten chips zum einbringen in chipkarten
JP2000617491A JP2002544669A (ja) 1999-05-07 2000-05-04 スマートカードに組み込むための薄化チップ取扱方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19921230A DE19921230B4 (de) 1999-05-07 1999-05-07 Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten

Publications (2)

Publication Number Publication Date
DE19921230A1 true DE19921230A1 (de) 2000-11-09
DE19921230B4 DE19921230B4 (de) 2009-04-02

Family

ID=7907399

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19921230A Expired - Fee Related DE19921230B4 (de) 1999-05-07 1999-05-07 Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten

Country Status (6)

Country Link
EP (1) EP1183726A1 (de)
JP (1) JP2002544669A (de)
CN (1) CN1157779C (de)
AU (1) AU4561200A (de)
DE (1) DE19921230B4 (de)
WO (1) WO2000068990A1 (de)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1419524A2 (de) * 2001-04-10 2004-05-19 Mühlbauer AG Verfahren zum vereinzeln von elektronischen bauteilen aus einem verbund
DE10341186A1 (de) * 2003-09-06 2005-03-31 Martin Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
GB2412786A (en) * 2004-03-24 2005-10-05 E2V Tech Uk Ltd Method and apparatus for manufacturing chip scale components or microcomponents
DE10339559B4 (de) * 2003-08-26 2006-03-02 W.C. Heraeus Gmbh Verfahren zur Lagebestimmung von Bauelementträgern
DE102004036962A1 (de) * 2004-07-30 2006-03-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips in Dünnfilmtechnik und Halbleiterchip in Dünnfilmtechnik
FR2878076A1 (fr) * 2004-11-17 2006-05-19 St Microelectronics Sa Amincissement d'une plaquette semiconductrice
DE102004059599B3 (de) * 2004-12-09 2006-08-17 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
DE102006032821A1 (de) * 2006-07-14 2008-01-17 Mühlbauer Ag Verfahren und Vorrichtung zur Herstellung einer Vielzahl von Chipkarten mit einer klebstofffreien Fixierung der Chipmodule
WO2008061554A1 (de) * 2006-11-24 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung
US7649266B2 (en) 2004-07-30 2010-01-19 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin film technology, and semiconductor chip using thin film technology
DE102010025774A1 (de) * 2010-07-01 2012-01-05 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Inlays für einen tragbaren Datenträger und Inlay
US8728937B2 (en) 2004-07-30 2014-05-20 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin film technology

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522531B (en) 2000-10-20 2003-03-01 Matsushita Electric Ind Co Ltd Semiconductor device, method of manufacturing the device and mehtod of mounting the device
FR2823012B1 (fr) * 2001-04-03 2004-05-21 Commissariat Energie Atomique Procede de transfert selectif d'au moins un element d'un support initial sur un support final
US6964086B2 (en) * 2002-03-04 2005-11-15 Matsushita Electric Industrial Co., Ltd. Method of manufacturing thin film piezoelectric element, and element housing jig
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
JP2004273895A (ja) * 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
KR20110122869A (ko) 2004-07-09 2011-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｉｃ칩 및 그 제조방법
JP4958287B2 (ja) * 2007-05-30 2012-06-20 東京応化工業株式会社 剥がし装置における剥離方法
JP6417164B2 (ja) * 2014-09-18 2018-10-31 芝浦メカトロニクス株式会社 積層体製造装置、積層体、分離装置及び積層体製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722130A (en) * 1984-11-07 1988-02-02 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
DE3901402A1 (de) * 1989-01-19 1990-07-26 Telefonbau & Normalzeit Gmbh Verfahren zur herstellung einer chipkarte
US5055913A (en) * 1986-11-20 1991-10-08 Gao Gesellschaft Fur Automation Und Organisation Mbh Terminal arrangement for integrated circuit device
DE19504194C1 (de) * 1995-02-09 1996-04-04 Interlock Ag Verfahren zur Herstellung von Ausweiskarten und danach hergestellte Ausweiskarte
DE19502398A1 (de) * 1995-01-26 1996-08-01 Giesecke & Devrient Gmbh Verfahren zur Montage eines elektronischen Moduls in einem Kartenkörper
US5559043A (en) * 1994-01-26 1996-09-24 Commissariat A L'energie Atomique Method for placing semiconductive plates on a support
WO1997027564A1 (de) * 1996-01-26 1997-07-31 Siemens Aktiengesellschaft Datenkarte und verfahren zur herstellung einer datenkarte, sowie vorrichtung zur herstellung einer datenkarte
EP0858050A2 (de) * 1997-02-07 1998-08-12 Keylink Gestao e Investimentos Lda Verfahren zum kontinuierlichen Herstellen von Microchipträgerkarten und sowie mit diesem Verfahren hergestellte Karten
WO1998039732A2 (de) * 1997-03-03 1998-09-11 Siemens Aktiengesellschaft Chipkartenmodul und diesen umfassende chipkarte
DE19732644C1 (de) * 1997-07-29 1998-11-12 Siemens Ag Verfahren zur Herstellung einer Chipkarte für kontaktlose Daten- und/oder Energieübertragung sowie Chipkarte

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3122981A1 (de) * 1981-06-10 1983-01-05 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Verfahren zum einbau von ic-bausteinen in ausweiskarten
JPS61280660A (ja) * 1985-06-06 1986-12-11 Toshiba Corp 半導体装置の製造方法
GB2221469B (en) * 1985-12-27 1990-09-05 Fsk Kk Adhesive sheet suitable for use in dicing semiconductor wafers into chips
JP2829064B2 (ja) * 1989-11-27 1998-11-25 株式会社ジャパンエナジー 半導体装置の製造方法
JPH03286553A (ja) * 1990-04-03 1991-12-17 Furukawa Electric Co Ltd:The ダイシング方法
JP2874279B2 (ja) * 1990-05-10 1999-03-24 三菱電機株式会社 薄型半導体装置の製造方法
JP2610703B2 (ja) * 1990-09-05 1997-05-14 住友電気工業株式会社 半導体素子の製造方法
US5268065A (en) * 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
FR2701139B1 (fr) * 1993-02-01 1995-04-21 Solaic Sa Procédé pour l'implantation d'un micro-circuit sur un corps de carte intelligente et/ou à mémoire, et carte comportant un micro-circuit ainsi implanté.
ZA941671B (en) * 1993-03-11 1994-10-12 Csir Attaching an electronic circuit to a substrate.
US5480842A (en) * 1994-04-11 1996-01-02 At&T Corp. Method for fabricating thin, strong, and flexible die for smart cards
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
EP0824301A3 (de) * 1996-08-09 1999-08-11 Hitachi, Ltd. Gedruckte Schaltungsplatte, Chipkarte, und Verfahren zu deren Herstellung
JPH1191275A (ja) * 1997-09-25 1999-04-06 Dainippon Printing Co Ltd 非接触型ｉｃカードの製造方法および非接触型ｉｃカード
DE19980448D2 (de) * 1998-03-14 2004-12-09 Andreas Jakob Verfahren und Vorrichtung zum Behandeln von Wafern mit Bauelementen beim Abdünnen des Wafers und beim Vereinzeln der Bauelemente
JP2000040677A (ja) * 1998-07-23 2000-02-08 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722130A (en) * 1984-11-07 1988-02-02 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US5055913A (en) * 1986-11-20 1991-10-08 Gao Gesellschaft Fur Automation Und Organisation Mbh Terminal arrangement for integrated circuit device
DE3901402A1 (de) * 1989-01-19 1990-07-26 Telefonbau & Normalzeit Gmbh Verfahren zur herstellung einer chipkarte
US5559043A (en) * 1994-01-26 1996-09-24 Commissariat A L'energie Atomique Method for placing semiconductive plates on a support
DE19502398A1 (de) * 1995-01-26 1996-08-01 Giesecke & Devrient Gmbh Verfahren zur Montage eines elektronischen Moduls in einem Kartenkörper
DE19504194C1 (de) * 1995-02-09 1996-04-04 Interlock Ag Verfahren zur Herstellung von Ausweiskarten und danach hergestellte Ausweiskarte
WO1997027564A1 (de) * 1996-01-26 1997-07-31 Siemens Aktiengesellschaft Datenkarte und verfahren zur herstellung einer datenkarte, sowie vorrichtung zur herstellung einer datenkarte
EP0858050A2 (de) * 1997-02-07 1998-08-12 Keylink Gestao e Investimentos Lda Verfahren zum kontinuierlichen Herstellen von Microchipträgerkarten und sowie mit diesem Verfahren hergestellte Karten
WO1998039732A2 (de) * 1997-03-03 1998-09-11 Siemens Aktiengesellschaft Chipkartenmodul und diesen umfassende chipkarte
DE19732644C1 (de) * 1997-07-29 1998-11-12 Siemens Ag Verfahren zur Herstellung einer Chipkarte für kontaktlose Daten- und/oder Energieübertragung sowie Chipkarte

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10117880B4 (de) * 2001-04-10 2009-01-29 Mühlbauer Ag Verfahren zum Vereinzeln von elektronischen Bauteilen aus einem Verbund
EP1419524A2 (de) * 2001-04-10 2004-05-19 Mühlbauer AG Verfahren zum vereinzeln von elektronischen bauteilen aus einem verbund
DE10339559B4 (de) * 2003-08-26 2006-03-02 W.C. Heraeus Gmbh Verfahren zur Lagebestimmung von Bauelementträgern
DE10341186A1 (de) * 2003-09-06 2005-03-31 Martin Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
GB2427757A (en) * 2004-03-24 2007-01-03 E2V Tech Method of, and apparatus for manufacturing elements
GB2412786A (en) * 2004-03-24 2005-10-05 E2V Tech Uk Ltd Method and apparatus for manufacturing chip scale components or microcomponents
WO2005093790A3 (en) * 2004-03-24 2006-04-13 E2V Tech Uk Ltd Method of, and apparatus for manufacturing semiconductor elements
WO2005093790A2 (en) * 2004-03-24 2005-10-06 E2V Technologies (Uk) Limited Method of, and apparatus for manufacturing semiconductor elements
GB2427757B (en) * 2004-03-24 2009-06-24 E2V Tech Method of, and apparatus for manufacturing elements
DE102004036962A1 (de) * 2004-07-30 2006-03-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips in Dünnfilmtechnik und Halbleiterchip in Dünnfilmtechnik
US8728937B2 (en) 2004-07-30 2014-05-20 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin film technology
US7649266B2 (en) 2004-07-30 2010-01-19 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin film technology, and semiconductor chip using thin film technology
FR2878076A1 (fr) * 2004-11-17 2006-05-19 St Microelectronics Sa Amincissement d'une plaquette semiconductrice
WO2006054024A2 (fr) * 2004-11-17 2006-05-26 Stmicroelectronics Sa Amincissement d'une plaquette semiconductrice
WO2006054024A3 (fr) * 2004-11-17 2007-02-01 St Microelectronics Sa Amincissement d'une plaquette semiconductrice
DE102004059599B3 (de) * 2004-12-09 2006-08-17 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
DE102006032821B4 (de) * 2006-07-14 2008-04-10 Mühlbauer Ag Verfahren und Vorrichtung zur Herstellung einer Vielzahl von Chipkarten mit einer klebstofffreien Fixierung der Chipmodule
DE102006032821A1 (de) * 2006-07-14 2008-01-17 Mühlbauer Ag Verfahren und Vorrichtung zur Herstellung einer Vielzahl von Chipkarten mit einer klebstofffreien Fixierung der Chipmodule
WO2008061554A1 (de) * 2006-11-24 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung
DE102010025774A1 (de) * 2010-07-01 2012-01-05 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Inlays für einen tragbaren Datenträger und Inlay
WO2012000615A1 (de) 2010-07-01 2012-01-05 Giesecke & Devrient Gmbh Verfahren zur herstellung eines datenträgerkörpers für einen tragbaren datenträger und datenträgerkörper
US9016590B2 (en) 2010-07-01 2015-04-28 Giesecke & Devrient Gmbh Method for manufacturing a data carrier body for a portable data carrier and data carrier body

Also Published As

Publication number Publication date
DE19921230B4 (de) 2009-04-02
CN1350701A (zh) 2002-05-22
AU4561200A (en) 2000-11-21
JP2002544669A (ja) 2002-12-24
WO2000068990A1 (de) 2000-11-16
CN1157779C (zh) 2004-07-14
EP1183726A1 (de) 2002-03-06

Similar Documents

Publication Publication Date Title
DE19921230B4 (de) Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
EP2027600B1 (de) Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement
EP2260683B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE3122981A1 (de) Verfahren zum einbau von ic-bausteinen in ausweiskarten
EP2183705B1 (de) Verfahren zur herstellung eines chipmoduls
WO2005076206A1 (de) Verfahren und vorrichtung zum kontinuierlichen herstellen elektronischer folienbauteile sowie elektronisches folienbauteil
EP2868170B1 (de) Verfahren zum einbetten zumindest eines bauteils in eine leiterplatte
DE69824679T2 (de) Kontaktlose elektronische Karte und Verfahren zur Herstellung einer solchen Karte
EP0757330A2 (de) Verfahren zur Herstellung eines Datenträgers
EP1269410A1 (de) Verfahren zur herstellung eines trägerbandes mit einer vielzahl von elektrischen einheiten, jeweils aufweisend einen chip und kontaktelemente
EP1630730B1 (de) Transponder
WO2003028416A1 (de) Verfahren zur herstellung einer strukturierten metallschicht auf einem trägerkörper und trägerkörper mit einer strukturierten metallschicht
DE60005511T2 (de) Laminierherstellungsverfahren einer kontaktlosen karte
EP0762323B1 (de) Verfahren und Vorrichtung zur Herstellung eines Spulenelements für einen Datenträger mit integriertem Schaltkreis und nichtberührender Kopplung
DE19710656A1 (de) Chipkarte
EP1352551B1 (de) Verfahren und vorrichtung zum anbringen von leiterdrähten auf oder in einer trageschicht
DE19610044C2 (de) Kartenkörper und Verfahren zur Herstellung einer Chipkarte
EP1925192B1 (de) Laminiertes substrat für die montage von elektronischen bauteilen
WO2015127486A1 (de) Verfahren zum herstellen einer leiterplatte mit eingebetteten sensorchip sowie leiterplatte
DE102015105119B4 (de) Chipkartensubstrat, verfahren zur herstellung eines chipkartensubstrats und chipkarte
DE102014109766B3 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE10236666A1 (de) Verfahren zum Herstellen von Kontaktlosen und/oder gemischten Chipkarten
DE3709770A1 (de) Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren
DE102007024290B4 (de) Verfahren zur Herstellung eines Substrats
EP3515157B1 (de) Flexible elektrische schaltung mit verbindung zwischen elektrisch leitfähigen strukturelementen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee