CN1350701A - 一种处理装入智能插卡的削薄的芯片的方法 - Google Patents

一种处理装入智能插卡的削薄的芯片的方法 Download PDF

Info

Publication number
CN1350701A
CN1350701A CN00807283A CN00807283A CN1350701A CN 1350701 A CN1350701 A CN 1350701A CN 00807283 A CN00807283 A CN 00807283A CN 00807283 A CN00807283 A CN 00807283A CN 1350701 A CN1350701 A CN 1350701A
Authority
CN
China
Prior art keywords
chip
card
intelligent plug
adhesive linkage
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00807283A
Other languages
English (en)
Other versions
CN1157779C (zh
Inventor
托马斯·格拉斯尔
亚亚·哈吉里－泰拉尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giesecke and Devrient GmbH
Original Assignee
Giesecke and Devrient GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giesecke and Devrient GmbH filed Critical Giesecke and Devrient GmbH
Publication of CN1350701A publication Critical patent/CN1350701A/zh
Application granted granted Critical
Publication of CN1157779C publication Critical patent/CN1157779C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

说明了各种用于处理各削薄的芯片以便装在各智能插卡之中的方法。一晶片在任何情况下借助于一粘接层以其前侧首先胶接于一载体衬底。然后此晶片从后侧被削薄并通过从后侧锯开而达到粘接层来被分割成为各个芯片。粘接层然后被溶解而各个芯片用一吸头提起而离开载体衬底并被投放在一特制托盘之内用于进一步加工处理。另外,从晶片锯出的各芯片借助于一第二粘接层以一连续的载体薄膜胶接在后侧上而第一粘接层然后用一种不会破坏第二粘接层的方法加以溶解。由载体薄膜接合起来的各芯片因而可以一起被提起而离开载体衬底而在溶解第二粘接层之后分别地被从载体薄膜上取出。晶片可以另外在锯切之前借助于一第二粘接层用一连续的载体薄膜胶接在后侧上。在此情况下,同样,第一粘接层被溶解而保持第二粘接层,而由载体薄膜加强的各个芯片然后被提起而离开载体衬底。

Description

一种处理装入智能插卡 的削薄的芯片的方法
技术领域
本发明涉及一种处理削薄的芯片以便装入智能插卡的方法。
背景技术
削薄的晶片一段时间内一直用于制作直立集成电路结构(VIC)。
DE4433846A1说明了这样一种VIC的制作，其中一晶片，在此是一所谓的顶部衬底，首先以其前侧，亦即各层元件位置所在的有效的或起作用的IC区域，借助于一粘接层被胶接于一所谓的处理衬底，而后从后侧被削薄。削薄是比如通过湿式化学蚀刻或者通过机械式或化学-机械式研磨予以完成的。这样一个顶部衬底然后设置一粘接层，以经过精确调节的方式装在一所谓的底部衬底上并与之连接。然后取下处理衬底。
EP0531723B阐述了一种类似的方法，其中一第一电路元件以其有效区域固紧于一载体，而后从后侧削薄。然后另一电路元件装在削薄的芯片的后侧上并借助于先前制作在削薄的芯片后侧上的各接触焊点与之连接。然后装好的电路元件同样从后侧削薄，配置各接触焊点和装上的另一电路元件。这一步骤重复几次直至所需要的多元件装置最终从叠置的各元件建成。
所有这些方法只是说明了在一方法阶段上各芯件的处理，在此阶段上，各芯片或是尚未削薄或是已经组装到一稳定的装置里面。没有提供任何一些方法用于处理各个削薄的芯片以便把它们装入各智能插卡。在至今用于智能插卡制作之中的各种方法和工具的情况下，这一点尤其是不可能的。不过，由于削薄的芯片在智能插卡中的特有挠性，而插卡经受很高的弯曲和扭转应力，所以很希望使用削薄的芯片。
发明内容
因此本发明基于提供一种用于分别地处理削薄芯片并把它们装入各智能插卡的方法这一问题。
这一问题是通过一种符合权利要求1、2或3的方法加以解决的。
任何情况下的起点是，一晶片借助一粘接层以其前侧，即各元件位置所在处，胶接于一载体衬底。此晶片然后从后侧削薄。削薄之后，晶片通过从后侧锯进晶片而分割成为各个芯片。锯切可以进行得达到或进入粘接层或甚至进入载体衬底。
按照本发明，有多种方式提起各芯片而离开载体衬底并使它们单独分开。
按照权利要求1，粘接层被溶解，而各个芯片用一吸头提起而离开载体衬底。它们然后最好是投放在一特制托盘之中用于进一步加工处理。在此方法中，各芯片横放在特制托盘之中，以其后侧朝向。另外，各芯片当然也可以立即处理，比如立即装在一智能插卡或智能插卡箔片上。
权利要求2按照本发明提供了另一方法步骤，其中仍然位于载体衬底上的各个芯片在锯切之后借助于一第二粘接层用一连续的载体薄膜胶接在后侧上。第一粘接层然后用一种保留第二粘接层的方法予以溶解。各芯片然后可以在由载体薄膜接合起来之后被一起提起而离开载体衬底。然后有可能通过溶解第二粘接层而从载体薄膜上取下各个芯片。在此也可以借助于一吸头或类似器具完成取下步骤。在此方法中，芯片的有效前侧因此是在顶部的。
按照权利要求3，按照本发明提供的是，所述载体薄膜在削薄晶片之后直接胶接上，而晶片只在此时被锯成小片而成为各个芯片。此薄膜在装入智能插卡时仍然留在各别芯片上；芯片因而由载体薄膜予以增强并也可以用通常的各种方法和工具予以处理。适当的比如粘塑性材料用于载体箔片允许后者保持较薄而确保芯片-箔片组件具有充分的稳定性。
各芯片当然也可以在后面两种方法的进一步加工处理过程中暂时储放在一托盘之中。
具有不同的方式溶解第一粘接层而同时保留第二粘接层，各自取决于所用各类粘接剂的性质。一些优先的方法在附属权利要求中予以说明。
另外，基本上，载体衬底本身也可能和晶片与载体衬底之间的粘接层一起，或代替所述粘接层，予以溶解。自不待言，为此目的要选择一种不会破坏符合权利要求2或3的各种方法中的第二粘接层的方法。
可以用本发明的各种方法安全和轻易地处理的较薄芯片是比较柔软的并需要比通常的芯片较小的空间。这就为容放芯片在智能插卡之中开辟了新的可能性。
在此，必须在两类方法之间作出区别，一类方法是，各芯片以其前侧装在一比如已经配有各导电通路的智能插卡箔片上或装在智能插卡上(倒装技术)，而另一类方法是，各芯片以其后侧装在智能插卡箔片或智能插卡上，而后各导电通路连接于芯片。哪一种方法比较有利，除了其他因素之外，取决于采用哪一种以前提及的、用于从载体衬底上取下削薄的各芯片的方法，亦即各芯片已经指向哪一个方向。
在各芯片必须从后侧予以处理的一些方法中，如果各位置标记施加于各芯片的后侧或施加于载体薄膜，则是有利的。这样的标记可使芯片精确地对正在智能插卡上。一种可荐用的位置标记是应当重现芯片的电路结构。
一种装入方法是把芯片装于一设置在对置于芯片的后侧上的智能插卡箔片，芯片带有一些接触区域，其本身又经由各导电通路穿过箔片连接于芯片。如此制成的芯片模块然后可以装入一带有外部各接触区域的智能插卡的一凹穴，一如智能插卡通常结构的情况。
一种替代方法是当两个智能插卡箔片被成层在一起时把各芯片装在两个箔片之间。
在一种特别优选的装入方法中，芯片迳直地装于一智能插卡的表面，此芯片最好是安装得以其前侧指向外部，而智能插卡连同芯片一起随后配置各导电通路。
各导电通路在此可以通过一种模压或印刷方法，最好是通过网板印刷，予以施加。由于削薄的芯片尺寸很小，所以它在智能插卡表面上几乎不显苯大。不过，当然也可能把芯片在一浅浅的凹穴之中装在智能插卡表面上。用一种防护漆涂敷外露在表面上的各芯片，是很有利的。
这种带有一外部削薄芯片的智能插卡可以以与通常的智能插卡相比显著较少的方法步骤来予以制作，此方法中一通常的芯片容放在一芯片模块中的一特制的凹穴之中。
在所有的装入方法中，有可能既把各外部接触区域装在智能插卡上，也压印出各线圈或各类似元件以便可使无接触数据传出和传向智能插卡。一种两个界面的综合解决办法同样是可能的(双重界面)。
附图说明
本发明的各种方法将参照所附各简图通过各范例在下面较为详细地予以说明，各图中：
图1表明一晶片，在其有源区域上借助于一粘接层与一载体衬底连接，
图2a表明在削薄和分割成为各个芯片之后的符合图1的一晶片，
图2b表明在一特制托盘之中的符合图2的晶片的两个芯片，
图3a表明一带有一载体薄膜的经过削薄和锯切的晶片，
图3b表明由载体薄膜接合起来的各个芯片，
图4a表明按照图1的被固紧于一载体衬底并在分割成为各个芯片之前被削薄的一晶片，
图4b表明按照图4a制成的一芯片在一智能插卡上，
图5表明带有一芯片模块的一智能插卡，
图6表明一带有各位置标记的削薄芯片的透视图，
图7-9表明一智能插卡的各变体，此插卡表面上施加有一削薄的芯片以及随后施加接头区域，
图10/11表明通过将两个插卡箔片叠合在一起而制成一智能插卡，
图12/13一智能插卡的各变体，此插卡表面上施加有一削薄的芯片，而各接头区域业已存在。
具体实施方式
在实施此方法时，晶片1首先以其具有各组件(component)2的前侧胶接于载体衬底4。所用的载体衬底可以比如是另一晶片、一金属箔片或可磁化箔片，或者另一种在智能插卡制作中常用的箔片，诸如PVC、ABS、PC或类似物。
为此目的，粘接层3敷在或是晶片1或是载体衬底4上，而两部分随后接合起来。
晶片以通常方式包含若干并列设置的电路，后者可以各自构成一标准智能插卡芯片或者另外一存储芯片。
固紧于载体衬底4的晶片1然后从后侧削薄到一预定厚度，一如图1之中由虚线9所示。削薄可以采用通常的各种方法予以实现，比如蚀刻或机械研磨。这样有可能把晶片1或由其制作出来的各芯片10削薄到低于100微米、最好是大约20微米的厚度。
按照示于图2a和2b之中的方法，然后在晶片1上从后侧做出锯口7而达到粘接层3，晶片1因而被分割为各个芯片10。粘接层3随后被溶解或部分溶解，而各芯片10用吸头30提离载体衬底4并落放到特制的各托盘40之中，在那里等候进一步加工处理。用于取下各薄芯片10的吸头30是比较平的并在抽吸表面上具有几个小孔31，可以按需要经由一条管线在抽吸空气或压缩空气作用下用于吸起或落放芯片10。各芯片10在插卡制作期间用一机器人以同样方式自各特制托盘40中取出并安放就位。
溶解载体衬底4的粘接层3可以通过热效应予以实现。为此目的，可以采用比如可加热的吸头30或一如图4之中的单独的热辐射源34。
图3a和3b表明另一方法，借此方法，带有各芯片10的各组件2的有源表面最终位于顶部。为此目的，载体薄膜5借助于第二粘接层6装放在削薄并锯开的晶片1上。所述载体薄膜5当然也可以是一种已经配有一粘接层的自粘接箔片。
在把载体薄膜5粘贴于晶片1后侧之后，第一粘接层3可以用一种不会侵袭第二粘接层6的方法予以溶解。
具有不同的方式做到这一点。在第一优选方法中，第一粘接层3由一种在一定波长范围的光线，比如UV光线，作用下分解的粘接剂构成，而第二粘接剂6只在所述辐射作用下固化。在第二方法中，第一粘接层3由一种在热量作用下分解的粘接剂构成，而第二粘接层6只在热量作用下固化。另外，有可能第一粘接层3由一种水溶性粘接剂构成而第二粘接剂6是非水溶性的，或者第二粘接层6是抗溶剂性的而第一粘接层3溶解于相应溶剂。其次，有可能第一粘接层3由一种在氧等离子体作用下或在一定气体比如臭氧环境中分解的粘接剂构成，而第二粘接剂6耐所述各种条件。
另一方式是采用一种方法，借此方法，载体衬底4本身与粘接层3一起或代替粘接层3溶解。载体衬底4为此目的可以由泡沫聚苯乙烯或可在等离子体中或在腐蚀气体作用下或在高温下分解的另一材料。或者，所用的载体衬底4由纸板或类似的水溶性材料制成。
在溶解第一粘接层3或载体衬底4之后，由载体薄膜5接合起来的各芯片10的整个组合体然后可以一起取下，各芯片10的有源区域指向外面。各个芯片10然后可以通过溶解第二粘接层6而从载体薄膜5上取下。
图4a和4b表明一可能的第三方法，借此方法，一种优选地是粘塑性材料，诸如聚碳酸酯、酰胺、铜、铝、钢或类似材料的载体薄膜5，首先借助于粘接层6胶接于晶片1的后侧。只是此时，晶片1才通过做出各锯口7而被分割成为各个芯片10。最后，各个芯片10通过溶解第一粘接层3或载体衬底4被再次取下，在此也应用了一种不会破坏与载体薄膜5粘合的粘接剂的方法。在此所用的各方法对应前所提及的各方法。图4a示意性地表明各个芯片10如何用吸头30从载体衬底4上取下，粘接层3用热辐射器34溶解而第二粘接层6同时固化。在此方法中，载体薄膜5留在各个薄芯片10的后侧上。
图5至10表明削薄的各芯片10如何可以容放在智能插卡20之内或以上的不同变体。
取决于按照图2、3或4的制作方法的选择，合适地是以其前侧或其后侧将各芯片10装装放在智能插卡20或智能插卡箔片21上。如果芯片10以其前侧装放在智能插卡10或智能插卡箔片21上，有益的是，首先装设用于使芯片10接触插卡20或箔片21的各导电通路11，而后把芯片10定位在上面。为此目的，芯片10在其后侧上具有一些位置标记8，一如图6之中所示，它们比如印制或蚀刻在芯片10或载体箔片5上。
图5表明一项类似于传统各芯片模块的已知结合方法的结合实例。芯片10首先装放在第一智能插卡箔片21上。在智能插卡箔片21的对置的后侧上是各接触区域23，借助于导电粘接剂经由穿过智能插卡箔片21的各导电通路11连接于芯片10。在芯片10与第一智能插卡箔片21之间可以有分层(subdivision)15。这样构成的芯片模块被插进智能插卡20的相应凹穴24并用适当的粘接剂25四处胶接起来。
图10和11表明不同的叠层方法，其中芯片10设置在智能插卡20中的两个智能插卡箔片21与22之间。智能插卡箔片21、22的特性是具有一100-300微米的厚度。在按照图10a的方法中，芯片10装接于智能插卡箔片21，而各导电通路11位于另一智能插卡箔片22上。芯片12以其后侧装于智能插卡箔片21。两个智能插卡箔片然后彼此叠置以便配装，并且叠合在一起，以致芯片10接触于各导电通路11(图10b)。
在按照图11a的方法中，各导电通路11首先装接于一个智能插卡箔片21上。然后芯片10以其前侧向下地安放在各导电通路11上，以致接触同时发生，第二智能插卡箔片22然后叠合在它上面(图11b)。
各导电通路在任何情况下引向一外部接触区域或一允许非接触数据传输(contactless data transfer)的接口元件，或者它们本身构成这样一个元件。为了把芯片10固定在第一智能插卡箔片21上直至它在叠合期间由第二智能插卡箔片22盖住，第一智能插卡箔片21的表面可以用一种氧或氯等离子体加以预处理，以致芯片10粘合于此表面直至盖住或叠合处理。在按照图11a和11b的方法中，表面也可以印刷一种导电银膏而同时构成各导电通路11，以致芯片10粘接于智能插卡箔片21直至盖住和叠合处理，并同时在电气上保持接触。
当然也可以把一种粘接剂涂于削薄的芯片10或使用一种涂敷粘接剂的箔片作为智能插卡箔片21。特别是当各芯片10按照示于图3a和3b之中的方法制作时，可以通过部分地溶解粘接剂把芯片10直接提离载体薄膜5，并把它用所述粘接剂胶接于智能插卡箔片21，在此，粘接剂然后可以再次凝固。
图7、8和9表明一种全新的方法，其中削薄的芯片迳直地装在一智能插卡的表面上，而后印刷各导电通路11。芯片10还涂敷有防护漆12。为了印刷各导电通路11，优先采用一种网板印刷方法。当然也可以应用状为一金属箔片的各导电通路11。
图12a至12c表明一些实施例，其中各导电通路首先设于表面，然后以前侧向下的方式把芯片安放在各接头区域11上。在图12b中，另外的漆和/或粘接层13设置在集成电路10与智能插卡20的表面之间，而在图12c中，芯片/导电通路总成10、11用加热的模具14压进插卡表面。
在图8和9中，薄芯片10同样直接位于智能插卡20的表面上，但是在微小凹穴27之内。凹穴27或是模压或是铣制在智能插卡20上的，或在制作智能插卡20期间就已经注射模制出来。另外，凹穴27是通过相应地印刷防护漆26或通过装设一带窗口的防护箔片而制成(图9)。
相应的一些组件，其中各接触区域11首先设置在智能插卡20表面的各间隙之中，芯片10被而后安放在上面，示于图13a至13c之中。
在示于图13c之中的实例中，芯片在热量的作用下被齐平地压入智能插卡20的表面。在一符合图7(尚不存在各接头区域11)的实施例中，芯片与表面齐平的箔片可以比如刷以银膏、进行涂敷和可能地同时予以接触。
所有这些后面的结合实例，使一芯片外露在智能插卡的表面上，包含一种新颖和特别有利的结构，与通常的各种方法相比，能够以较少的方法步骤制作出来。

Claims (32)

1.一种用于处理装在各智能插卡(20)之中的各削薄芯片(10)的方法，包括以下各方法步骤：
借助于一粘接层(3)将一晶片(1)以其前侧粘于一载体衬底(4)，
从后侧削薄晶片(1)，
通过从后侧锯切晶片(1)至或进入粘接层(3)或进入载体衬底(4)而把晶片(1)分割成为各个芯片(10)，
溶解粘接层(3)，
用一吸头(30)将各个芯片(10)提离载体衬底(4)以便存放在一特定托盘(40)之中和/或用于进一步处理。
2.一种用于处理装在各智能插卡(20)之中的各削薄芯片(10)的方法，包括以下各方法步骤：
借助于一粘接层(3)将一晶片(1)以其前侧粘接于一载体衬底(4)，
从后侧削薄晶片(1)，
通过从后侧锯切晶片(1)至或进入粘接层(3)或进入载体衬底(4)而把晶片(1)分割成为各个芯片(10)，
借助于一第二粘接层(6)在从晶片(1)锯出的各芯片(10)的后侧上粘接一连续的载体薄膜(5)，
用一种不会破坏第二粘接层(6)的方法溶解第一粘接层(3)，
将由载体薄膜(5)接合的各芯片(10)连同载体薄膜(5)一起提离载体衬底(4)，
溶解第二粘接层(6)并将各个芯片(10)提离载体薄膜(5)。
3.一种用于处理装在各智能插卡(20)之中的各削薄芯片(10)的方法，包括以下各方法步骤：
借助于一粘接层(3)将一晶片(1)以其前侧粘接于一载体衬底(4)，
从后侧削薄晶片(1)，
借助于一第二粘接层(6)在晶片(1)后侧上粘接一连续的载体薄膜(5)，
通过从晶片(1)的后侧锯切载体薄膜(5)粘接其上的晶片(1)至或进入第一粘接层(3)或进入载体衬底(4)而把晶片(1)分割成为各个芯片(10)，
用一种不会破坏第二粘接层(6)的方法溶解第一粘接层(3)，
将各个芯片(10)连同载体薄膜(5)一起提离载体衬底(4)。
4.按照权利要求2或3所述的方法，其特征在于，第一粘接层(3)由一种在一定波长范围的光作用下分解的粘接剂构成，而第二粘接层(6)由一种在所述光作用下固化的粘接剂构成。
5.按照权利要求2或3所述的方法，其特征在于，第一粘接层(3)由一种在热作用下分解的粘接剂构成，而第二粘接层(6)由一种在热作用下固化的粘接剂构成。
6.按照权利要求2或3所述的方法，其特征在于，第一粘接层(3)由一种水溶性粘接剂构成，以及/或者第二粘接层(6)由一种抗溶剂的粘接剂构成。
7.按照权利要求2或3所述的方法，其特征在于，第一粘接层(3)由一种在氧等离子体作用下或在某一气体环境中分解的粘接剂构成，而第二粘接层(6)由一种阻抗所述条件的粘接剂构成。
8.按照权利要求1至7中任一项所述的方法，其特征在于，载体衬底(4)与晶片(1)和载体衬底(4)之间的粘接层(3)一起以及/或者代替所述粘接层(3)溶解。
9.按照权利要求8所述的方法，其特征在于，载体衬底(4)由一种在等离子体中和/或在气体作用下和/或在高温下分解的材料构成和/或是水溶性的。
10.按照权利要求1至9中任一项所述的方法，其特征在于，一些位置标记(8)施用在各芯片(10)和/或载体薄膜(5)的后侧。
11.按照权利要求1至10中任一项所述的方法，其特征在于，各芯片(10)以其各前侧装接于一设置有各导电通路(11)的第一智能插卡箔片(21)。
12.按照权利要求1至10中任一项所述的方法，其特征在于，各芯片(10)以其各后侧装接于一第一智能插卡箔片(21)并接触于各导电通路(11)。
13.按照权利要求11或12所述的方法，其特征在于，第一智能插卡箔片(21)在对置于芯片(10)的表面上设置有经由各导电通路(11)连接于芯片(10)的各接触区域(23)，以及如此制作的芯片模块各接触区域(23)朝外地装进一智能插卡(20)的凹穴(24)。
14.按照权利要求11或12所述的方法，其特征在于，带有芯片(10)的第一智能插卡箔片(21)用一第二智能插卡箔片(22)盖住，而两个智能插卡箔片(21，22)叠合在一起。
15.按照权利要求14所述的方法，其特征在于，第一智能插卡箔片(21)经过预先处理，以致芯片(10)粘接于第一智能插卡箔片(21)直至它被第二智能插卡箔片(22)盖住。
16.按照权利要求15所述的方法，其特征在于，第一智能插卡箔片(21)印刷有一种导电粘接膏剂，以致芯片(10)粘接于第一智能插卡箔片(21)直至它被第二智能插卡箔片(22)盖住，以及同时在电气上保持接触。
17.按照权利要求1至10中任一项所述的方法，其特征在于，各芯片(10)以其后侧装接于一第一智能插卡箔片(21)，而带有芯片(10)的第一智能插卡箔片(21)用一在相应各位置处配设有各导电通路(11)的第二智能插卡箔片(22)盖住，以及两个智能插卡箔片(21，22)叠合在一起。
18.一种用于将特别是按照权利要求1至10中任一项所述的削薄的芯片(10)装进一智能插卡(20)的方法，其特征在于，芯片(10)从外部装接于智能插卡(20)的一个表面。
19.按照权利要求18所述的方法，其特征在于，芯片(10)以其前侧指向外面地装接于智能插卡(20)的表面并配置一些导电通路(11)。
20.按照权利要求18或19所述的方法，其特征在于，芯片(10)装进智能插卡(20)表面上的一凹穴(27)。
21.按照权利要求18至20中任一项所述的方法，其特征在于，芯片(10)在热作用下被齐平地压入智能插卡(20)的表面。
22.按照权利要求18至21中任一项所述的方法，其特征在于，位于智能插卡(20)表面上的芯片(10)涂有防护漆(12)。
23.按照权利要求11至22中任一项所述的方法，其特征在于，各导电通路(11)借助于一种印刷或模压方法予以施加。
24.按照权利要求2和权利要求12至23中任一项所述的方法，其特征在于，芯片(10)被提离载体薄膜(5)并装在智能插卡箔片(21)或智能插卡(20)的表面上。
25.按照权利要求24所述的方法，其特征在于，芯片(10)借助于已溶解的第二粘接层(6)的粘接剂粘接在插卡箔片(20)上。
26.按照权利要求25所述的方法，其特征在于，芯片(10)用一吸头(30)提离载体箔片(5)并装接于插卡箔片(20)，第二粘接层(6)在热量作用下被溶解。
27.一种智能插卡(20)，带有至少一个设置在智能插卡(20)一表面上的削薄的芯片(10)。
28.按照权利要求27所述的智能插卡，其特征在于，芯片(10)以其前侧向外地设置在智能插卡(20)上，而各导电通路(11)在外侧上施加于智能插卡(20)和芯片(10)。
29.按照权利要求27或28所述的智能插卡，其特征在于，各导电通路(11)是印制的。
30.按照权利要求27至29中任一项所述的智能插卡，其特征在于，芯片(10)设置在智能插卡(20)表面上的一凹穴(27)之中。
31.按照权利要求27至30中任一项所述的智能插卡，其特征在于，芯片(10)被齐平地压入智能插卡(20)的表面。
32.按照权利要求27至31中任一项所述的智能插卡，其特征在于，芯片(10)涂有一种防护漆(12)。
CNB008072833A 1999-05-07 2000-05-04 一种处理装入智能插卡的削薄的芯片的方法 Expired - Fee Related CN1157779C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19921230A DE19921230B4 (de) 1999-05-07 1999-05-07 Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
DE19921230.9 1999-05-07

Publications (2)

Publication Number Publication Date
CN1350701A true CN1350701A (zh) 2002-05-22
CN1157779C CN1157779C (zh) 2004-07-14

Family

ID=7907399

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008072833A Expired - Fee Related CN1157779C (zh) 1999-05-07 2000-05-04 一种处理装入智能插卡的削薄的芯片的方法

Country Status (6)

Country Link
EP (1) EP1183726A1 (zh)
JP (1) JP2002544669A (zh)
CN (1) CN1157779C (zh)
AU (1) AU4561200A (zh)
DE (1) DE19921230B4 (zh)
WO (1) WO2000068990A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797544B2 (en) 2000-10-20 2004-09-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of manufacturing the device and method of mounting the device
CN100350594C (zh) * 2003-03-11 2007-11-21 株式会社迪斯科 分割半导体晶片的方法
CN100499022C (zh) * 2004-07-09 2009-06-10 株式会社半导体能源研究所 Ic芯片及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2823012B1 (fr) * 2001-04-03 2004-05-21 Commissariat Energie Atomique Procede de transfert selectif d'au moins un element d'un support initial sur un support final
DE10117880B4 (de) * 2001-04-10 2009-01-29 Mühlbauer Ag Verfahren zum Vereinzeln von elektronischen Bauteilen aus einem Verbund
US6964086B2 (en) * 2002-03-04 2005-11-15 Matsushita Electric Industrial Co., Ltd. Method of manufacturing thin film piezoelectric element, and element housing jig
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
DE10339559B4 (de) * 2003-08-26 2006-03-02 W.C. Heraeus Gmbh Verfahren zur Lagebestimmung von Bauelementträgern
DE10341186A1 (de) * 2003-09-06 2005-03-31 Martin Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
GB2412786A (en) * 2004-03-24 2005-10-05 E2V Tech Uk Ltd Method and apparatus for manufacturing chip scale components or microcomponents
US8728937B2 (en) 2004-07-30 2014-05-20 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin film technology
DE102004036962A1 (de) * 2004-07-30 2006-03-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips in Dünnfilmtechnik und Halbleiterchip in Dünnfilmtechnik
EP1774599B1 (de) 2004-07-30 2015-11-04 OSRAM Opto Semiconductors GmbH Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
FR2878076B1 (fr) * 2004-11-17 2007-02-23 St Microelectronics Sa Amincissement d'une plaquette semiconductrice
DE102004059599B3 (de) * 2004-12-09 2006-08-17 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
DE102006032821B4 (de) * 2006-07-14 2008-04-10 Mühlbauer Ag Verfahren und Vorrichtung zur Herstellung einer Vielzahl von Chipkarten mit einer klebstofffreien Fixierung der Chipmodule
JP5248518B2 (ja) * 2006-11-24 2013-07-31 フラウンホッファー−ゲゼルシャフト・ツァー・フォデラング・デル・アンゲワンテン・フォーシュング・エー．ファウ． 電子、特に微細電子機能群とその製造方法
JP4958287B2 (ja) * 2007-05-30 2012-06-20 東京応化工業株式会社 剥がし装置における剥離方法
DE102010025774A1 (de) 2010-07-01 2012-01-05 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Inlays für einen tragbaren Datenträger und Inlay
JP6417164B2 (ja) * 2014-09-18 2018-10-31 芝浦メカトロニクス株式会社 積層体製造装置、積層体、分離装置及び積層体製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3122981A1 (de) * 1981-06-10 1983-01-05 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Verfahren zum einbau von ic-bausteinen in ausweiskarten
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPS61280660A (ja) * 1985-06-06 1986-12-11 Toshiba Corp 半導体装置の製造方法
GB2221469B (en) * 1985-12-27 1990-09-05 Fsk Kk Adhesive sheet suitable for use in dicing semiconductor wafers into chips
DE3639630A1 (de) * 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
DE3901402A1 (de) * 1989-01-19 1990-07-26 Telefonbau & Normalzeit Gmbh Verfahren zur herstellung einer chipkarte
JP2829064B2 (ja) * 1989-11-27 1998-11-25 株式会社ジャパンエナジー 半導体装置の製造方法
JPH03286553A (ja) * 1990-04-03 1991-12-17 Furukawa Electric Co Ltd:The ダイシング方法
JP2874279B2 (ja) * 1990-05-10 1999-03-24 三菱電機株式会社 薄型半導体装置の製造方法
JP2610703B2 (ja) * 1990-09-05 1997-05-14 住友電気工業株式会社 半導体素子の製造方法
US5268065A (en) * 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
FR2701139B1 (fr) * 1993-02-01 1995-04-21 Solaic Sa Procédé pour l'implantation d'un micro-circuit sur un corps de carte intelligente et/ou à mémoire, et carte comportant un micro-circuit ainsi implanté.
ZA941671B (en) * 1993-03-11 1994-10-12 Csir Attaching an electronic circuit to a substrate.
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
US5480842A (en) * 1994-04-11 1996-01-02 At&T Corp. Method for fabricating thin, strong, and flexible die for smart cards
DE19502398A1 (de) * 1995-01-26 1996-08-01 Giesecke & Devrient Gmbh Verfahren zur Montage eines elektronischen Moduls in einem Kartenkörper
DE29502080U1 (de) * 1995-02-09 1995-03-23 Interlock Ag Vorrichtung zur Herstellung von Ausweiskarten und danach hergestellte Ausweiskarte
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
DE19602821C1 (de) * 1996-01-26 1997-06-26 Siemens Ag Verfahren zur Herstellung einer Datenkarte
EP0824301A3 (en) * 1996-08-09 1999-08-11 Hitachi, Ltd. Printed circuit board, IC card, and manufacturing method thereof
EP0858050A3 (en) * 1997-02-07 2001-03-28 Keylink Gestao e Investimentos Lda Procedure for the continuous manufacture of microchip carrier cards and cards obtained via the seid procedure
DE19708615C1 (de) * 1997-03-03 1998-07-23 Siemens Ag Chipkartenmodul und diesen umfassende Chipkarte
DE19732644C1 (de) * 1997-07-29 1998-11-12 Siemens Ag Verfahren zur Herstellung einer Chipkarte für kontaktlose Daten- und/oder Energieübertragung sowie Chipkarte
JPH1191275A (ja) * 1997-09-25 1999-04-06 Dainippon Printing Co Ltd 非接触型ｉｃカードの製造方法および非接触型ｉｃカード
AU3144899A (en) * 1998-03-14 1999-10-11 Michael Stromberg Method and device for treating wafers presenting components during thinning of the wafer and separation of the components
JP2000040677A (ja) * 1998-07-23 2000-02-08 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797544B2 (en) 2000-10-20 2004-09-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of manufacturing the device and method of mounting the device
CN100350594C (zh) * 2003-03-11 2007-11-21 株式会社迪斯科 分割半导体晶片的方法
CN100499022C (zh) * 2004-07-09 2009-06-10 株式会社半导体能源研究所 Ic芯片及其制造方法
US8426293B2 (en) 2004-07-09 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. IC chip and its manufacturing method

Also Published As

Publication number Publication date
DE19921230B4 (de) 2009-04-02
JP2002544669A (ja) 2002-12-24
DE19921230A1 (de) 2000-11-09
CN1157779C (zh) 2004-07-14
EP1183726A1 (de) 2002-03-06
AU4561200A (en) 2000-11-21
WO2000068990A1 (de) 2000-11-16

Similar Documents

Publication Publication Date Title
CN1157779C (zh) 一种处理装入智能插卡的削薄的芯片的方法
CN1200822C (zh) 非接触式识别信息卡类及其制造方法
TWI290357B (en) Dicing sheet, manufacturing method thereof, and manufacturing method of semiconductor apparatus
US7386936B2 (en) Method for manufacturing in electrically conductive pattern
JP4176979B2 (ja) フラットパネル型表示装置
TWI304234B (en) Semiconductor package fabrication
JP2002353473A5 (zh)
CN1384543A (zh) 柔性集成单片电路
CN1918587A (zh) 连续制造电子薄膜组件的方法和设备及电子薄膜组件
JPH10178028A (ja) 再加工可能な直接チップ取付けアセンブリ
WO2008038345A1 (fr) Procédé de fabrication d&#39;un dispositif à semi-conducteur
CN103681384A (zh) 芯片封装基板和结构及其制作方法
EP1993333A2 (en) Method for manufacturing tag integrated circuit flexible board and structure of the same
US6482490B1 (en) Printing sheet with base material, and method of manufacturing the same
CA1222071A (en) Conductive die attach tape
JP2004507094A (ja) 半導体チップおよびこれを製造する方法
US7262114B2 (en) Die attaching method of semiconductor chip using warpage prevention material
CN114388668A (zh) 微发光二极管及其制备方法、微发光元件和显示器
US5522963A (en) Method for machining and depositing metallurgy on ceramic layers
CN1890678A (zh) 电子装置的制造方法
CN1296978C (zh) 半导体器件的制造方法及半导体制造装置
TW201524292A (zh) 電子封裝件、封裝載板及此封裝載板的製造方法
CN204009945U (zh) 指纹识别传感器封装结构
EP1367645A3 (en) Semiconductor device and manufacturing method thereof
US9894771B2 (en) Occam process for components having variations in part dimensions

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee