DE19919366C2 - Verfahren und Schaltungsanordnung zum Multiplizieren komplexer Symbole - Google Patents

Abstract

Zum Multiplizieren von komplexen Symbolen (Z1, Z2), deren Real- und Imaginärteile jeweils den Wert -1, 0 oder +1 besitzen, wird ein Verfahren und eine entsprechende hardwareoptimierte Schaltungsanordnung vorgeschlagen, wobei in Abhängigkeit von dem Realteil und dem Imaginärteil des einen komplexen Symbols (Z2) selektiv verschiedene Funktionen von Logikschaltungen (2-7) zur Verarbeitung des anderen komplexen Symbols (Z1) akiviert werden. Die Schaltungsanordnung eignet sich somit auch für unechte komplexe Multiplikationen, bei denen lediglich die Real- und Imaginärteile miteinander multipliziert werden.

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum Multiplizieren komplexer Symbole, insbesondere zum Multiplizieren komplexer Datensymbole mit komplexen Codesymbolen.

Die komplexe Darstellung von Datensymbolen spielt im Mobil­ funk eine wesentliche Rolle. Dies trifft insbesondere auch auf den sich derzeit in der Standardisierungsphase befindli­ chen UMTS-Mobilfunkstandard (Universal Mobile Telecommunica­ tion System) zu.

So werden im Bereich des Mobilfunks beispielsweise Abtastwer­ te von phasenmodulierten Signalen durch komplexe Symbole dar­ gestellt, wobei der Realteil des komplexen Symbols der soge­ nannten In-Phase-Komponente oder I-Komponente und der Imagi­ närteil der Quadraturkomponente oder Q-Komponente des Ab­ tastwerts entspricht. Die I-Komponente bezeichnet diejenige Signalkomponente, welche dieselbe Phase wie der jeweilige Träger aufweist, während die Q-Komponente diejenige Signal­ komponente bezeichnet, deren Phase um 90° zu der Trägerphase versetzt ist. Bei einer QPSK-Modulation (Quadrature Phase Shift Keying) werden die einzelnen Signalwerte lediglich durch folgende komplexe Symbole dargestellt: 1 + i, -1 + i, -1 - i und 1 - i.

In Mobilfunksystemen werden sowohl im Sender als auch im Emp­ fänger komplexe Multiplikationen durchgeführt. Wie in Fig. 4 beispielhaft dargestellt ist, werden im Sender bei Anwendung eines Codemultiplex-Vielfachzugriffsverfahren (CDMA, Code Di­ vision Multiple Access) die zu übertragenden komplexen Daten­ symbole mit Hilfe eines Multiplizierers 10 mit entsprechenden komplexen Codesymbolen multipliziert, wodurch eine Spreizung der zu übertragenden Datensymbole hervorgerufen wird. Der je­ weils mit den Daten zu multiplizierende Code wird daher auch als Spreizcode bezeichnet. Treten die Datensymbole beispiels­ weise mit einer Frequenz von n MHz auf und wird ein Spreiz­ code mit einem Spreizfaktor s verwendet, besitzen die spreiz­ codierten Datensymbole, welche von dem Multiplizierer 10 aus­ gegeben werden, die Frequenz n . s MHz. Anschließend werden die gespreizten Datensymbole in einem Multiplizierer 11 mit einem Scrambling- oder Verwürfelungscode multipliziert. Gegebenen­ falls kann sich eine Multiplikation mit einem weiteren Scram­ blingcode anschließen. Die auf diese Weise codierten Daten­ symbole werden an einen Empfänger übertragen, wo sie durch entsprechende komplexe Multiplikationen wiedergewonnen wer­ den.

Die Spreizcode- und Scramblingcodesymbole können auch vor ih­ rer Multiplikation mit den Datensymbolen bereits miteinander multipliziert werden, so daß im Datenpfad lediglich ein Mul­ tiplizierer benötigt wird, an den jedoch höhere Anforderungen gestellt werden.

Die in dem Sender oder Empfänger durchzuführenden komplexen Multiplikationen können "echte" oder "unechte" komplexe Mul­ tiplikationen sein. Unter einer "echten" komplexen Multipli­ kation zweier komplexer Symbole Z1 = a + ib und Z2 = c + id wird nachfolgend eine Multiplikation verstanden, bei der sich der Realteil Re bzw. Imaginärteil Im des Multiplikationsergebnis­ ses unter Anwendung der Beziehung i² = -1 wie folgt berech­ net:

Re{Z1 . Z2} = a . c - b . d

Im{Z1 . Z2} = a . d + b . c

Unter einer "unechten" komplexen Multiplikation zweier kom­ plexer Symbole Z1 = a + ib und Z2 = c + id wird nachfolgend eine Multiplikation verstanden, bei der zur Ermittlung des Real­ teils bzw. Imaginärteils des Multiplikationsergebnisses lediglich zwei reale Multiplikationen der Realteile bzw. Imagi­ närteile der zu multiplizierenden komplexen Symbole durchge­ führt werden:

Re{Z1 . Z2} = a . c

Im{Z1 . Z2} = b . d

Für die in Empfängern und Sendern eines Mobilfunksystems ver­ wendeten komplexen Multiplizierern ist eine möglichst große Flexibilität wünschenswert. Dies trifft insbesondere auf kom­ plexe Multiplizierer zu, welche in Empfängern oder Sendern des derzeit diskutierten UMTS-Mobilfunkstandards eingesetzt werden sollen, um auf mögliche Veränderungen während der Standardisierungsphase flexibel reagieren zu können. Insbe­ sondere sollte daher der jeweilige Multiplizierer in der Lage sein, sowohl "echte" als auch die oben vorgestellten "unech­ ten" komplexen Multiplikationen durchzuführen.

In Fig. 7 ist der Aufbau einer herkömmlichen komplexen Multi­ pliziereinheit dargestellt, welche die oben beschriebene "echte" komplexe Multiplikation der beiden komplexen Symbole Z1 = a + ib und Z2 = c + id durchführt und Multiplizierer 12-15, einen Subtrahierer 16 und einen Addierer 17 aufweist. Aus der Darstellung von Fig. 7 ist ersichtlich, daß mit Hilfe dieser bekannten Multipliziereinheit lediglich pro Abtastwert eine reale Multiplikation durchgeführt werden kann. D. h. für die Berechnung der zuvor beschriebenen "unechten" komplexen Mul­ tiplikation müssen nacheinander zwei separate Phasen durchge­ führt werden. Während einer ersten Phase müssen die Imaginär­ teile b, d der beiden komplexen Symbole Z1 und Z2 auf den Wert Null gesetzt werden, so daß von dem Multiplizierer 12 der Wert Re{Z1 . Z2} = a . c berechnet wird. Während einer zwei­ ten Phase müssen die Realteile a, c der beiden komplexen Sym­ bole Z1 und Z2 auf den Wert Null gesetzt werden, so daß von der Multipliziereinheit der Wert b . d für den Imaginärteil der "unechten" komplexen Multiplikation berechnet werden kann. Pro Phase muß somit ein von der Multipliziereinheit berechnetes Ergebnis verworfen werden. Um jeweils zwei der vorhande­ nen vier Multiplizierer 12-15 parallel für die zwei realen Multiplikationen zur Berechnung der "unechten" komplexen Mul­ tiplikation nutzen zu können, muß eine zusätzliche Schaltung vorgesehen werden, was jedoch den Schaltungsaufwand deutlich erhöht.

Aus der DE 196 30 435 C1 ist eine mit möglichst wenig Mul­ tiplizierern auskommende einfache Schaltungsanordnung zur "echten komplexen" Multiplikation einer ersten komplexen Ein­ gangsgröße mit einer zweiten komplexen Eingangsgröße bekannt, bei der die zwei komplexen Eingangsgrößen mittels zweier Ad­ ditionseinheiten, einer Multiplikationseinheit und einer Speichereinheit in drei aufeinanderfolgenden Taktzyklen zu einer Ausgangsgröße multipliziert werden. Die Additionsein­ heiten und die Multiplikationseinheit weisen jeweils zwei Eingänge und einen Ausgang auf, wobei der Ausgang der ersten Additionseinheit mit dem ersten Eingang der Multiplikations­ einheit verbunden ist und der Ausgang der Multiplikationsein­ heit mit dem ersten Eingang der zweiten Multiplikationsein­ heit und über die Speichereinheit mit dem zweiten Eingang mit der zweiten Additionseinheit verbunden ist. Die Eingangsgrö­ ßen und die Ausgangsgröße sind jeweils aus zwei, Realteil und Imaginärteil darstellenden, Teilgrößen zusammengesetzt, von denen im ersten und dritten Taktzyklus die beiden Teilgrößen der ersten Eingangsgröße und dem zweiten Taktzyklus die bei­ den Teilgröße der zweiten Eingangsgröße den Eingängen der ersten Additionseinheit zugeführt werden und im ersten Takt­ zyklus eine der Teilgrößen der zweiten Eingangsgröße, im zweiten Taktzyklus eine der Teilgrößen der ersten Eingangs­ größe und im dritten Taktzyklus die andere der Teilgrößen der zweiten Eingangsgröße dem zweiten Eingang der Multiplikati­ onseinheit zugeführt werden. Die zweite Additionseinheit lie­ fert dann den zweiten Taktzyklus eine der Teilgrößen der Aus­ gangsgröße und dem dritten Taktzyklus die andere der Teilgrö­ ßen der Ausgangsgröße.

Aus der DE 36 37 828 C2 ist ein komplexer Multiplizierer- Akkumulierer bekannt, der für die schnelle digitale Verarbei­ tung einer Vielzahl von komplexen Funktionen geeignet ist, eine einfache Schaltungsstruktur aufweist und vollständig in­ tegrierbar ist.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung zum Multiplizieren zweier komplexer Symbole vorzuschlagen, womit sowohl "echte" komplexe Multiplikationen als auch "unechte" komplexe Multi­ plikationen, bei denen lediglich zwei reale Multiplikationen durchzuführen sind, auf einfache Art und Weise realisiert werden können, so daß eine größtmögliche Flexibilität gegeben ist.

Diese Aufgabe wird gemäß der vorliegenden Erfindung durch ein Verfahren mit den Merkmalen des Anspruches 1 bzw. eine Schal­ tungsanordnung mit den Merkmalen des Anspruches 8 gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.

Erfindungsgemäß wird ein zu multiplizierendes erstes komple­ xes Symbol in Abhängigkeit von dem Realteil und dem Imaginär­ teil eines damit zu multiplizierenden zweiten komplexen Sym­ bols derart verarbeitet, daß schließlich das korrekte Ergeb­ nis der komplexen Multiplikation erhalten wird.

Die Art und Weise der Verarbeitung des ersten komplexen Sym­ bols wird dabei insbesondere anhand einer Tabelle bestimmt, in der zu jeder Kombination möglicher Realteil- und Imaginär­ teilwerte des zweiten komplexen Symbols entsprechende Steuer­ informationen abgelegt sind, welche die Verarbeitung des ers­ ten komplexen Symbols definieren. Dabei werden vorteilhafter­ weise unterschiedliche Tabellen für "echte" und "unechte" komplexe Multiplikationen verwendet, so daß mit Hilfe des er­ findungsgemäßen Verfahrens bzw. der erfindungsgemäßen Schaltungsanordnung sowohl echte komplexe Multiplikationen als auch lediglich zwei reale Multiplikationen durchgeführt wer­ den können.

Die vorliegende Erfindung geht davon aus, daß die Real- und Imaginärteile der zu multiplizierenden komplexen Symbole je­ weils nur Werte des Wertebereichs {-1, 0, +1} annehmen, Die Erfindung gewährleistet eine größmögliche Flexibilität und benötigt zudem lediglich einen geringen Hardwarebedarf, so daß die Erfindung bevorzugt in UMTS-Geräten eingesetzt werden kann, solange der UMTS-Standard noch nicht endgültig spezifi­ ziert ist. Zudem kann auf Unterschiede in der ARIB- und ETSI- Spezifikation reagiert werden.

Des weiteren wird auch der Fall unterstützt, daß beispiels­ weise zwei komplexe Codes zuerst miteinander multipliziert werden, ehe sie mit komplexen Datensymbolen multipliziert werden.

Die Erfindung wird nachfolgend anhand eines bevorzugten Aus­ führungsbeispiels unter Bezugnahme auf die Zeichnung näher . erläutert.

Fig. 1 zeigt ein vereinfachtes Blockschaltbild eines bevor­ zugten Ausführungsbeispiels einer Schaltungsanordnung zum Multiplizieren zweier komplexer Symbole gemäß der vorliegen­ den Erfindung,

Fig. 2 zeigt eine von einer in Fig. 1 gezeigten Steuerung verwendete Tabelle zur Erzeugung von Steuersignalen zur Rea­ lisierung einer "echten" komplexen Multiplikation,

Fig. 3 zeigt eine von der in Fig. 1 gezeigten Steuerung ver­ wendete Tabelle zur Erzeugung von Steuersignalen zur Reali­ sierung einer "unechten" komplexen Multiplikation, welche le­ diglich aus zwei realen Multiplikationen besteht,

Fig. 4 geigt die in einem Sender eines Mobilfunksystems durchzuführenden Multiplikationen eines komplexen Datensym­ bols mit komplexen Spreizcode- und Scramblingcodesymbolen,

Fig. 5 zeigt eine Darstellung zur Verdeutlichung des Wertebe­ reichs bei einer komplexen Multiplikation zweier komplexer QPSK-Symbole,

Fig. 6 zeigt eine Darstellung zur Verdeutlichung des Wertebe­ reichs bei komplexen und realen Multiplikationen von QPSK- Symbolen, und

Fig. 7 zeigt ein vereinfachtes Blockschaltbild einer Schal­ tungsanordnung zum Multiplizieren zweier komplexer Symbole gemäß dem Stand der Technik.

Die vorliegende Erfindung geht davon aus, daß die Real- und Imaginärteile der zu multiplizierenden komplexen Symbole je­ weils lediglich Werte des Wertebereichs {-1, 0, +1} besitzen. Des weiteren soll die Erfindung nachfolgend anhand des bevor­ zugten Anwendungsbereichs der Multiplikation zweier komplexer QPSK-Symbole erläutert werden.

In Fig. 5 ist die Multiplikation zweier komplexer QPSK- Symbole Z1, Z2 dargestellt, wobei die für jedes komplexes QPSK-Symbol möglichen Signalwerte durch Signalpunkte in der komplexen Ebene dargestellt sind. Für den Realteil bzw. Ima­ ginärteil des Multiplikationsergebnisses ergeben sich gemäß den bereits zuvor beschriebenen Formeln

Re{Z1 . Z2} = a . c - b . d

Im{Z1 . Z2} = a . d + b . c

die in Fig. 5 gezeigten Signalpunkte: Der Wertebereich des komplexen Multiplikationsergebnisses umfaßt somit {2, -2, 2i, -2i}.

Werden jedoch bei einer "unechten" komplexen Multiplikation lediglich einfache reale Multiplikationen der beiden Real- bzw. Imaginärteile gemäß den Beziehungen

Re{Z1 . Z2} = a . c

Im{Z1 . Z2} = b . d

durchgeführt, wird als Multiplikationsergebnis erneut ein QPSK-Symbol erhalten, d. h. der Werteberech des Multiplikati­ onsergebnisses umfaßt {1 + i, -1 + i, -1 - i, 1 - i}.

Soll der Multiplizierer sowohl "echte" komplexe Multiplika­ tionen als auch "unechte" komplexe Multiplikationen beherr­ schen, muß der Multiplizierer somit die in Fig. 6 dargestell­ te Menge an Signalpunkten verarbeiten können. Zudem sollte die Möglichkeit bestehen, von einer "echten" komplexen Multi­ plikation auf eine "unechte" komplexe Multiplikation mit zwei realen Multiplikationen umzuschalten.

Soll auch der Fall abgedeckt werden, daß ein komplexes Daten­ symbol mit einem komplexen Codesymbol multipliziert wird, welches seinerseits durch die Multiplikation zweier komplexer Codesymbole, beispielsweise eines komplexen Scramblingcode­ symbols mit einem komplexen Spreizcodesymbol, erhalten wird, können an den Codeeingängen des Multiplizierers grundsätzlich die in Fig. 6 gezeigten Signalwerte auftreten, d. h. die an den Codeeingängen des Multiplizierers anliegenden Real- und Imaginärteile der zu multiplizierenden komplexen Symbole kön­ nen die Werte -2, -1, 0, 1 und 2 besitzen. Dies würde eine Auflösung des Multiplizierers von 3 Bit für jeden Eingang er­ fordern.

Die zuvor erwähnte Problematik kann jedoch zunächst durch die Tatsache vereinfacht werden, daß von dem Multiplizierer ent­ weder eine "echte" komplexe Multiplikation oder eine "unech­ te" komplexe Multiplikation durchgeführt wird, so daß von vornherein der mögliche Wertebereich der Eingangssignale bereits bekannt ist. Abhängig von dem Betriebsmodus kann daher wahlweise eine Verarbeitung der Eingangssignale durchgeführt werden, die dafür sorgt, daß die dem Multiplizierer zugeführ­ ten Real- und Imaginärteilwerte lediglich die Werte -1, 0 und +1 annehmen können.

Für eine "unechte" komplexe Multiplikation ist dies ohnehin der Fall, da die Multiplikation zweier komplexer QPSK-Symbole erneut ein komplexes QPSK-Symbol ergibt. Bei einer "echten" komplexen Multiplikation müssen jedoch zu diesem Zweck die dem Multiplizierer zugeführten Real- bzw. Imaginärteilwerte halbiert werden, falls auch der Fall einer komplexen Multi­ plikation eines Datensymbols mit einem bereits multiplizier­ ten Codesymbol abgedeckt werden soll. Dies kann bei einer "echten" komplexen Multiplikation jedoch leicht durch ein Mapping der bereits mutliplizierten komplexen Codesymbole er­ zielt werden, da in diesem Fall das komplexe Codesymbol le­ diglich die in der rechten Darstellung von Fig. 5 gezeigten Achsenwerte annehmen kann. Durch eine Abbildung des Werts -2 auf -1 bzw. des Werts +2 auf +1 kann somit die benötigte Bit­ breite verringert werden, wobei entsprechend diese Abbildung ausgangsseitig nach der komplexen Multiplikation wieder rück­ gängig gemacht werden muß. Für eine Datendetektion in einem UMTS-Empfänger ist ein Zürückmappen unter Umständen gar nicht mehr nötig, da sich das Signalrauschverhältnis dadurch nicht verändert.

Durch die zuvor beschriebene Vorgehensweise wird erreicht, daß von dem Multiplizierer lediglich die Werte -1, 0 und +1 für die Real- und Imaginärteile unterstützt werden müssen, so daß sowohl für den Real- als auch für den Imaginärteil eine 2 Bit-Auflösung genügt.

In Fig. 1 ist in Übereinstimmung mit den zuvor beschriebenen Überlegungen ein vereinfachtes Blockschaltbild eines bevor­ zugten Ausführungsbeispiels eines erfindungsgemäßen Multipli­ zierers dargestellt.

Der Multiplizierer besteht im wesentlichen aus drei Logik­ schaltungen oder -stufen, welche die Einheiten 2 und 3, 4 und 5 bzw. 6 und 7 umfassen und von Steuersignalen einer Steuer­ einheit 1 angesteuert werden.

Zur Erläuterung der Funktionsweise des in Fig. 1 gezeigten Multiplizierers werden zunächst die ebenfalls in Fig. 1 ge­ zeigten Elemente 8 und 9 vernachlässigt und angenommen, daß beispielsweise ein normales komplexes Codesymbol Z1 mit einem komplexen Datensymbol Z2 multipliziert werden soll. Bei bei­ den komplexen Symbolen handelt es sich um QPSK-Sybole.

Der Real- und Imaginärteil des komplexen Datensymbols Z2 ist der Steuereinheit 1 zugeführt, während der Realteil und der Imaginärteil des komplexen Codesymbols Z2 der ersten Logik­ schaltung 2, 3 zugeführt ist.

Die Einheit 2 der ersten Logikschaltung entspricht einem Ad­ dierer, der abhängig von einem Steuersignal der Steuereinheit 1 wahlweise den ihm zugeführten Real- und Imaginärteil des komplexen Codesymbols Z1 addiert oder den Realteil an seinen Ausgang durchschaltet. Die Einheit 3 entspricht einem Subtra­ hierer, welcher abhängig von einem entsprechenden Steuersi­ gnal der Steuereinheit 1 wahlweise den ihm zugeführten Imagi­ närteil des komplexen Codesymbols Z1 von dem entsprechenden Realteil subtrahiert oder den Imaginärteil an seinen Ausgang durchschaltet.

Die auf diese Weise erhaltenen Zwischenwerte werden der Ein­ heit 4 bzw. 5 der zweiten Logikschaltung zugeführt. Diese beiden Einheiten sind in Form von Bewertern oder Multiplizie­ rern ausgestaltet, die ihr Eingangssignal abhängig von einem entsprechenden Steuersignal der Steuereinheit 1 wahlweise mit +1, -1 oder 0 multiplizieren.

Die Einheiten 6 und 7 der dritten Logikschaltung sind schließlich in Form von Multiplexern ausgestaltet, welche an ihren "0"- und "1"-Eingängen wie in Fig. 1 gezeigt die Aus­ gangssignale der Einheiten 4 und 5 empfangen und abhängig von dem binären Wert des entsprechenden Steuersignals der Steuer­ einheit 1 entweder den an ihren "0"-Eingang oder den an ihren "1"-Eingang anliegenden Wert durchschalten. Am Ausgang des Multiplexers 6 kann der 2 Bit-Realteilwert und am Ausgang des Multiplexers 7 der 2 Bit-Imaginärteilwert des Multiplikati­ onsergebnisses Z1 . Z2 abgegriffen werden.

Die Steuereinheit 1 erzeugt die Steuersignale für die einzel­ nen Einheiten 2-7 in Abhängigkeit von dem Wert des Real- und Imaginärteils des komplexen Datensymbols Z2. Die Ansteuerung der einzelnen Einheiten 2-7 läßt sich mit Hilfe einfacher boolescher Funktionen abhängig von dem Real- und Imaginärteil des komplexen Datensymbols Z2 ermitteln.

In Fig. 2 ist eine Tabelle dargestellt, auf die die Steuer­ einheit 1 zugreift, falls eine "echte" komplexe Multiplikati­ on der Symbole Z1 und Z2 gewünscht ist. In dieser Tabelle sind für jede mögliche Kombination des Real- und Imaginär­ teils des Symbols Z2 entsprechende Steuerinformationen für die einzelnen Einheiten 2-7 abgelegt, welche die Schaltung der Einheiten 2-7 festlegen. Hinsichtlich der Einheit 2 be­ deutet die Steuerinformation "ADD", daß der Addiermodus akti­ viert wird, während "REAL" bedeutet, daß der Realteil von Z1 ohne Addition an den Ausgang durchgeschaltet wird. Entspre­ chend bedeutet hinsichtlich der Einheit 3 die Steuerinforma­ tion "SUB", daß der Subtrahiermodus aktiviert wird, während "IM" bedeutet, daß der Imaginärteil von Z1 ohne Subtraktion an den Ausgang durchgeschaltet wird. In der fünften bzw. sechsten Spalte sind die Steuerinformationen für die im Realteil-Zweig befindliche Bewertungseinheit 4 bzw. die in dem Imaginärteil-Zweig befindliche Bewertungseinheit 7 abge­ legt. In der letzten Spalte ist schließlich der entsprechende binäre Wert des den Multiplexern 6 und 7 zuzuführenden Steu­ ersignals definiert.

Die Einträge und die Funktionsfähigkeit der in Fig. 1 gezeig­ ten Schaltungsanordnung können leicht überprüft werden. Soll beispielsweise Z1 = 1 - i mit Z2 = -1 - i multipliziert werden, können aus der in Fig. 2 gezeigten Tabelle die Steuerinforma­ tionen "ADD", "SUB", -1, -1 und 0 ausgelesen werden. Da an der Einheit 2 der Realteil von Z1, d. h. der Wert 1, und an der Einheit 3 der Imaginärteil von Z1, d. h. der Wert -1, an­ liegt, wird von der Einheit 2 im Addiermodus der Wert 0 und von der Einheit 3 im Subtrahiermodus der Wert 2 ausgegeben, wobei diese Zwischenwerte in den Einheiten 4 bzw. 5 jeweils mit -1 multipliziert werden. An den "0"-Eingängen der Multi­ plexer 6 und 7 liegen somit gemäß Fig. 1 die Werte -2 und 0 an, welche durchgeschaltet werden, so daß als (komplexes) Multiplikationsergebnis -2 ausgegeben wird.

Die in Fig. 1 gezeigte Schaltung eignet sich auch für "unech­ te" komplexe Multiplikationen, bei denen lediglich die Real- und Imaginärteile der beiden komplexen Symbole Z1 und Z2 zu multiplizieren sind. Zu diesem Zweck enthält die Steuerein­ heit 1 eine alternative Tabelle, welche in Fig. 3 gezeigt ist. Zwischen den unterschiedlichen Multiplikationsmodi kann die Steuereinheit einfach in Abhängigkeit von einem ihr zuge­ führten Steuersignal MODUS umschalten.

Auch in diesem Fall kann die Funktionsfähigkeit einfach an­ hand des obigen Beispiels für Z1 = 1 - i mit Z2 = -1 - i über­ prüft werden, wobei der in Fig. 3 gezeigten Tabelle für diese Real- und Imaginärteilwerte von Z2 die Steuerinformationen "REAL", "IM", 1, 1 und 1 entnommen werden können. D. h. von der Einheit 2 wird der Realteil von Z1 mit dem Wert 1 durch­ geschaltet, von der Einheit 3 wird der Imaginärteil von Z1 mit dem Wert -1 durchgeschaltet, diese beiden Werte werden von der Einheit 4 bzw. 5 jeweils mit dem Wert 1 multipli­ ziert, und von den Multiplexern 6, 7 wird für den Realteil des Multiplikationsergebnisses der Wert -1 und als Imaginär­ teilwert +1 ausgegeben, was jeweils der korrekten realen Mul­ tiplikation der einzelnen Real- und Imaginärteilwerte von Z1 und Z2 entspricht.

Um mit der in Fig. 1 gezeigten Schaltungsanordnung nunmehr auch komplexe Codesymbole Z2 verarbeiten zu können, welche ihrerseits durch die Multiplikation zweier komplexer Codesym­ bole, beispielsweise eines komplexen Spreizcodesymbols mit einem komplexen Scramblingcodesymbol oder zweier komplexer Scrambingcodesymbole, hervorgegangen sind und deren Real- bzw. Imaginärteil demzufolge gemäß Fig. 5 auch den Wert ±2 aufweisen kann, sind gemäß Fig. 1 hinsichtlich des den kom­ plexen Codesymbolen Z1 zugeordneten Eingangs eine Divisions­ einheit 9 und ausgangsseitig eine Multiplikationseinheit 8 vorgesehen. Vorteilhafterweise können beide Einheiten wahl­ weise durch Steuersignale der Steuerung 1 abhängig von der Art der zu multiplizierenden komplexen Codesymbole Z1 akti­ viert und deaktiviert werden.

Bei Aktivierung der Divisioneinheit 9 halbiert diese den Re­ al- und Imaginärteil von Z1, was einfach durch eine Verschie­ bung der den einzelnen Bits zugeordneten Datenleitungen bzw. durch eine Neubewertung der entsprechenden Bits erfolgen kann. Entsprechend multipliziert die Multiplikationseinheit 8 bei Aktivierung die von den Multiplexern 6 und 7 ausgegebenen Real- bzw. Imaginärteilwerte mit dem Faktor 2. Mit Hilfe der Divisionseinheit 9 werden somit die Werte +2, 0 und -2 auf die von der in Fig. 1 gezeigten Schaltungsanordnung verar­ beitbaren Werte -1, 0 und +1 abgebildet, wobei ausgangsseitig diese Abbildung mit Hilfe der Multiplikationseinheit 8 wieder rückgängig gemacht wird.

Claims (18)

1. Verfahren zum Multiplizieren komplexer Symbole, wobei ein erstes und ein zweites komplexes Symbol (Z1, Z2) miteinander multipliziert werden, deren Realteile und Imagi­ närteile jeweils den Wert -1, 0 oder +1 besitzen, dadurch gekennzeichnet,
daß in Abhängigkeit von dem Realteil und dem Imaginärteil des zweiten Symbols (Z2) als ein erster Zwischenwert entweder die Addition des Realteils und des Imaginärteils des ersten Sym­ bols (Z1) oder der Realteil des ersten Symbols (Z1) verwendet wird,
daß in Abhängigkeit von dem Realteil und dem Imaginärteil des zweiten Symbols (Z2) als ein zweiter Zwischenwert entweder die Subtraktion des Imaginärteils von dem Realteil des ersten Symbols (Z1) oder der Imaginärteil des ersten Symbols (Z1) verwendet wird,
daß in Abhängigkeit von dem Realteil und dem Imaginärteil des zweiten Symbols (Z2) der erste Zwischenwert und der zweite Zwischenwert jeweils wahlweise mit dem Wert -1, 0 oder +1 be­ wertet werden, und
daß in Abhängigkeit von dem Realteil und dem Imaginärteil des zweiten Symbols (Z2) als Realteil bzw. Imaginärteil des Mul­ tiplikationsergebnisses entweder der bewertete erste bzw. zweite Zwischenwert oder der zweite bzw. erste Zwischenwert ausgegeben wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß eine Tabelle verwendet wird, in der für verschiedene Kom­ binationen des Realteils und des Imaginärteils des zweiten komplexen Symbols (Z2) entsprechende Steuerinformationen ent­ halten sind,
daß für das zweite komplexe Symbol (Z2) die entsprechenden Steuerinformationen aus der Tabelle ausgelesen werden, und
daß in Übereinstimmung mit den ausgelesenen Steuerinformatio­ nen der erste und zweite Zwischenwert ermittelt, jeweils bewertet und als Realteil bzw. Imaginärteil des Multiplikati­ onsergebnisses ausgegeben wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Tabelle abhängig davon, ob die beiden komplexen Sym­ bole (Z1, Z2) einer echten komplexen Multiplikation oder ei­ ner unechten komplexen Multiplikation, bei der zur Ermittlung des Realteils des Multiplikationsergebnisses lediglich die beiden Realteile und zur Ermittlung des Imaginärteils des Multiplikationsergebnisses lediglich die Imaginärteile der beiden komplexen Symbole (Z1, Z2) multipliziert werden, un­ terzogen werden sollen, unterschiedliche Steuerinformationen enthält.

4. Verfahren nach einem der Ansprüche 1-3, dadurch gekennzeichnet,
daß das zweite komplexe Symbol (Z2) ein QPSK-Datensymbol ist, und
daß das damit zu multiplizierende erste komplexe Symbol (Z1) ein QPSK-Codesymbol ist.

5. Verfahren nach einem der Ansprüche 1-4, dadurch gekennzeichnet,
daß das erste komplexe Symbol (Z1) ein komplexes Symbol ist, dessen Realteil und Imaginärteil jeweils den Wert -2, 0 oder +2 besitzt,
daß der Realteil und der Imaginärteil des ersten komplexen Symbols (Z1) vor der Ermittlung des ersten und zweiten Zwi­ schenwerts halbiert werden, und
daß der Realteil und der Imaginärteil des Multiplikationser­ gebnisses vor deren Ausgabe verdoppelt werden.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet,
daß die Real- und Imaginärteile des ersten und zweiten kom­ plexen Symbols (Z1, Z2) binär dargestellt werden, und
daß die Halbierung des Realteils und Imaginärteils des ersten komplexen Symbols (Z1) sowie die Verdopplung des Realteils und des Imaginärteils des Multiplikationsergebnisses durch eine Neubewertung der entsprechenden Bits durchgeführt wird.

7. Verfahren nach Anspruch 4 und Anspruch 5 oder 6, dadurch gekennzeichnet, daß das erste komplexe Symbol (Z1) das Ergebnis der Multipli­ kation zweiter komplexer QPSK-Codesymbole ist.

8. Schaltungsanordnung zum Multiplizieren komplexer Symbole, wobei ein erstes und ein zweites komplexes Symbol (Z1, Z2) miteinander zu multiplizieren sind, deren Realteile und Ima­ ginärteile jeweils den Wert -1, 0 oder +1 besitzen, dadurch gekennzeichnet,
daß eine Steuereinrichtung (1) vorgesehen ist, welche den Realteil und den Imaginärteil des zweiten komplexen Symbols (Z2) empfängt und davon abhängig Steuersignale für eine er­ ste, zweite und dritte Logikschaltung (2, 3; 4, 5; 6, 7) er­ zeugt,
daß die erste Logikschaltung (2, 3) den Realteil und den Ima­ ginärteil des ersten komplexen Symbols (Z1) empfängt und in Abhängigkeit von einem ersten Steuersignal als einen ersten Zwischenwert entweder die Addition des Realteils und des Ima­ ginärteils des ersten Symbols (Z1) oder den Realteil des er­ sten Symbols (Z1) und in Abhängigkeit von einem zweiten Steu­ ersignal als einen zweiten Zwischenwert entweder die Subtrak­ tion des Imaginärteils von dem Realteil des ersten Symbols (Z1) oder den Imaginärteil des ersten Symbols (Z1) ausgibt,
daß die zweite Logikschaltung (4, 5) den ersten und zweiten Zwischenwert der ersten Logikschaltung (2, 3) empfängt und jeweils in Abhängigkeit von dritten und vierten Steuersigna­ len der Steuereinrichtung (1) entweder mit dem Wert -1, 0 oder +1 multipliziert, und
daß die dritte Logikschaltung (6, 7) den von der zweiten Lo­ gikschaltung (4, 5) bewerteten ersten und zweiten Zwischen­ wert empfängt und in Abhängigkeit von einem fünften Steuersignal der Steuereinrichtung (1) als Realteil bzw. Imaginärteil des Multiplikationsergebnisses entweder den bewerteten ersten bzw. zweiten Zwischenwert oder den bewerteten zweiten bzw. ersten Zwischenwert ausgibt.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet,
daß die Steuereinrichtung (1) Speichermittel zum Speichern einer Tabelle umfaßt, in der für verschiedene Kombinationen des Realteils und des Imaginärteils des zweiten komplexen Symbols (Z2) entsprechende Werte für die Steuersignale ge­ speichert sind, und
daß die Steuereinrichtung (1) für den jeweiligen Wert des Realteils und des Imaginärteils des zweiten komplexen Symbols (Z2) die entsprechenden Werte für die Steuersignale aus der Tabelle ausliest und an die erste, zweite und dritte Logik­ schaltung (2, 3; 4, 5; 6, 7) anlegt.

10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Speichermittel der Steuereinrichtung (1) für eine echte komplexe Multiplikation der beiden komplexen Symbole (Z1, Z2) und für eine unechte komplexe Multiplikation, bei der zur Ermittlung des Realteils des Multiplikationsergebnis­ ses lediglich die beiden Realteile und zur Ermittlung des Imaginärteils des Multiplikationsergebnisses lediglich die Imaginärteile der beiden komplexen Symbole (Z1, Z2) multipli­ ziert werden, unterschiedliche Tabellen speichern.

11. Schaltungsanordnung nach einem der Ansprüche 8-10, dadurch gekennzeichnet,
daß die erste Logikschaltung einen Addierer (2) und einen Subtrahierer (3) umfaßt,
wobei der Addierer (2) und der Subtrahierer (3) jeweils als Eingangssignale den Realteil und den Imaginärteil des ersten komplexen Symbols (Z1) empfangen,
wobei der Addierer (2) derart ausgestaltet ist, daß er zur Ermittlung des ersten Zwischenwerts abhängig von dem ersten Steuersignal entweder den Realteil und den Imaginärteil des ersten Symbols (Z1) addiert oder den Realteil des ersten Sym­ bols (Z1) durchschaltet, und
wobei der Subtrahierer (3) derart ausgestaltet ist, daß er zur Ermittlung des zweiten Zwischenwerts in Abhängigkeit von dem zweiten Steuersignal entweder den Imaginärteil des ersten Symbols von dem Realteil des ersten Symbols (Z1) subtrahiert oder den Imaginärteil des ersten Symbols (Z1) durchschaltet.

12. Schaltungsanordnung nach einem der Ansprüche 8-11, dadurch gekennzeichnet,
daß die dritte Logikschaltung einen ersten und einen zweiten Multiplexer (6, 7) umfaßt,
wobei beide Multiplexer (6, 7) jeweils durch das fünfte Steu­ ersignal der Steuereinrichtung (1) angesteuert sind und erste und zweite Eingänge besitzen, welche einem ersten und einem zweiten binären Wert des fünften Steuersignals zugeordnet sind,
wobei der erste Multiplexer (6) an seinem ersten Eingang den bewerteten zweiten Zwischenwert und an seinem zweiten Eingang den bewerteten ersten Zwischenwert empfängt, während der zweite Multiplexer (7) an seinem ersten Eingang den bewerte­ ten ersten Zwischenwert und an seinem zweiten Eingang den be­ werteten zweiten Zwischenwert empfängt.

13. Schaltungsanordnung nach einem der Ansprüche 8-12, dadurch gekennzeichnet,
daß das erste komplexe Symbol (Z1) ein komplexes Symbol ist, dessen Realteil und Imaginärteil jeweils den Wert -2, 0 oder +2 besitzt,
daß das erste komplexe Symbol (Z1) über eine Divisionseinheit (9) der ersten Logikschaltung (2, 3) zugeführt ist, wobei die Divisionseinheit (9) den Realteil und den Imaginärteil des ersten komplexen Symbols (Z1) halbiert, und
daß der von der dritten Logikschaltung (6, 7) ermittelte Realteil und Imaginärteil des Multiplikationsergebnisses über eine Multiplikationseinheit (8) ausgegeben wird, welche den Realteil und den Imaginärteil des Multiplikationsergebnisses verdoppelt und ausgibt.

14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet,
daß die Real- und Imaginärteile des ersten und zweiten kom­ plexen Symbols (Z1, Z2) binär codiert sind, und
daß die Divisionseinheit (9) und die Multiplikationseinheit (8) derart ausgestaltet sind, daß sie jeweils den ihr zuge­ führten Realteil und Imaginärteil durch eine Neubewertung der entsprechenden Bits halbiert bzw. verdoppelt.

15. Verwendung einer Schaltungsanordnung nach einem der An­ sprüche 8-14 zum Multiplizieren eines komplexen Datensymbols mit einem komplexen Codesymbol, dadurch gekennzeichnet, daß das erste komplexe Symbol (Z1) das komplexe Codesymbol und das zweite komplexe Symbol (Z2) das komplexe Datensymbol ist.

16. Verwendung nach Anspruch 15, dadurch gekennzeichnet,
daß das erste komplexe Symbol (Z1) ein komplexes QPSK-Code­ symbol ist, und
daß das zweite komplexe Symbol (Z2) ein komplexes QPSK-Daten­ symbol ist.

17. Verwendung einer Schaltungsanordnung gemäß Anspruch 13 oder 14 nach Anspruch 16, dadurch gekennzeichnet, daß das erste komplexe Symbol (Z1) ein komplexes QPSK-Code­ symbol ist, welches seinerseits durch eine Multiplikation zweier komplexer QPSK-Codesymbole erhalten worden ist.

18. Verwendung nach einem der Ansprüche 15-17, dadurch gekennzeichnet, daß das komplexe Datensymbol (Z2) mit dem komplexen Codesym­ bol (Z1) in einem Sender oder Empfänger eines Mobilfunksy­ stems zur Codierung oder Decodierung des komplexen Datensym­ bols multipliziert wird.