DE3637828C2 - Komplexer Multiplizierer-Akkumulierer - Google Patents
Komplexer Multiplizierer-AkkumuliererInfo
- Publication number
- DE3637828C2 DE3637828C2 DE3637828A DE3637828A DE3637828C2 DE 3637828 C2 DE3637828 C2 DE 3637828C2 DE 3637828 A DE3637828 A DE 3637828A DE 3637828 A DE3637828 A DE 3637828A DE 3637828 C2 DE3637828 C2 DE 3637828C2
- Authority
- DE
- Germany
- Prior art keywords
- input variables
- complex multiplier
- complex
- accumulator
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/4806—Computations with complex numbers
Description
Die Erfindung betrifft einen komplexen Multiplizierer-
Akkumulierer nach dem Oberbegriff des Anspruchs 1.
Ein solcher
ist aus der US-PS 43 54 249 bekannt.
In der digitalen Signalverarbeitung läßt sich bei kohärenten
Signalverarbeitungsalgorithmen durch die komplexe
Darstellung und Verarbeitung eine erhebliche Leistungssteigerung
erreichen.
Ein Grundbaustein der digitalen Signalverarbeitung ist der
Multiplizierer-Akkumulierer (multiplier-accumulator =
MAC). Bei der komplexen Verarbeitung der Signale ist dies
dementsprechend der komplexe Multiplizierer-Akkumulierer
(complex-multiplier-accumulator = CMAC).
Die erste Grundfunktion des CMAC ist die komplexe Multiplikation
(x₁ + iy₁) · (x₂ + iy₂) =
(x₁x₂ - y₁y₂) + i (x₁y₂ + y₁x₂) (1)
welche durch einen komplexen Multiplizierer ausgeführt
wird. Dabei seien (x₁, y₁) und (x₁, y₂) die beiden Eingangsgrößen
des komplexen Multiplizierers. Der komplexe
Multiplizierer benötigt i.a. vier (reelle) Multiplizierer
und zwei (reelle) arithmetisch-logische Einheiten, vergleiche
auch Fig. 1 der vorgenannten US-PS 43 54 249.
Die zweite Grundfunktion des CMAC ist die komplexe Akkumulation,
welche durch einen komplexen Akkumulierer ausgeführt
wird. Der komplexe Akkumulierer benötigt i.a. zwei
(reelle) arithmetisch-logische Einheiten.
Der Erfindung liegt die Aufgabe zugrunde, einen Multiplizierer-Akkumulierer
der eingangs genannten Art anzugeben, der für die
schnelle digitale Verarbeitung einer Vielzahl von komplexen
Funktionen geeignet ist, eine einfache Struktur
aufweist und vollständig integrierbar ist.
Die Lösung dieser Aufgabe ist im Patentanspruch 1 beschrieben.
Die weiteren Ansprüche beinhalten vorteilhafte
Weiterbildungen und Ausgestaltungen der Erfindung. Die
Erfindung wird im folgenden anhand der Figuren näher
erläutert.
Bei manchen Anwendungen ist die Multiplikation mit dem
konjugiert komplexen Wert einer Eingangsgröße erforderlich.
Dies kann als Multiplikation mit einer Eingangsgröße
aufgefaßt werden, bei der eine Komponente der Eingangsgröße
anstatt mit 1 mit -1 gewichtet wird. In Verallgemeinerung
dessen wird im folgenden der Begriff eines
"verallgemeinerten komplexen Multiplizierers (generalized-
complex-multiplier = GCM)" eingeführt, bei dem die Komponenten
der beiden Eingangsgrößen mit allen möglichen,
nichttrivialen Einheitsgewichten versehen werden können.
Bei weiteren Anwendungen ist z. B. die Multiplikation einer
Einheitsgröße mit sich selbst erforderlich. Dies kann
durch ein Vorhersetzen der Eingangsgrößen am Eingang des
Multiplizierers erfolgen. Deshalb wird die Erweiterung des
verallgemeinerten komplexen Multiplizierers durch das
Vorhersetzen der Eingangsgrößen (input-preset) im folgenden
der Begriff des "erweiterten komplexen Multiplizierers
(extended-complex-multiplier = ECM)" eingeführt.
Mit ECMAC (extended-complex-multiplier-accumulator) sei
der erweiterte komplexe Multiplizierer-Akkumulierer bezeichnet.
Der erfindungsgemäße, verallgemeinerte komplexe Multiplizierer
soll folgende Funktion ausführen:
₃ = ₁₂ (2)
Dabei sollen ₁ und ₂ von der Form
₁ = a₁x₁ + ia₂y₁ (3a)
₂ = a₃x₂ + ia₄y₂ (3b)
sein, sowie (a₁, a₂) und (a₃, a₄) die Gewichte der Komponenten
von z₁ = x₁ + iy₁ bzw. z₂ = x₂ + iy₂· darstellen.
In Fig. 1 sind als Beispiel für x₁ = 1,5 und y₁ = 2 alle
möglichen Lagen von z₁ mit nichttrivialen Einheitsgewichten
(a₁, a₂) der Komponenten (x₁, y₁) in der komplexen
Ebene dargestellt. In Tabelle 1 sind die zu den einzelnen
Lagen gehörigen Gewichte (a₁, a₂) angegeben. Entsprechendes
gilt für z₂.
Mit (3) ergibt sich aus (2)
₃ = (a₁x₁ + ia₂y₁) (a₃x₂ = ia₄y₂)
₃ = [a₁a₃x₁x₂ - a₂a₄y₁y₂] + i [a₁a₄x₁y₂ + a₂a₃y₁x₂]
₃ = [a₁₃x₁x₂ - a₂₄y₁y₂] + i [a₁₄x₁y₂ + a₂₃y₁x₂] (4)
₃ = [a₁a₃x₁x₂ - a₂a₄y₁y₂] + i [a₁a₄x₁y₂ + a₂a₃y₁x₂]
₃ = [a₁₃x₁x₂ - a₂₄y₁y₂] + i [a₁₄x₁y₂ + a₂₃y₁x₂] (4)
bzw. mit
₃ = x₃ + iy₃
x₃ = a₁₃x₁x₂ - a₂₄y₁y₂ (5a)
y₃ = a₁₄x₁y₂ + a₂₃y₁x₂ (5b)
In Tabelle 2 sind die mathematischen Operationen dargestellt,
welche sich durch Steuerung der Gewichte
aÿ (i = 1, 2, j = 3, 4) mit dem verallgemeinerten komplexen
Multiplizierer (GCM) verwirklichen lassen. Dabei sind die
vi ∈ [-1, +1] (i = 1, 2) Vorzeichengrößen der beiden komplexen
Eingangsgrößen z₁ und z₂. Insgesamt ergeben sich
genau 32 unterschiedliche Funktionen. Zu deren Steuerung
sind genau 5 Bit erforderlich.
Durch die Erweiterung des verallgemeinerten komplexen
Multiplizierers mittels Vorhersetzen der komplexen Eingangsgrößen
beider Eingänge zum erweiterten komplexen Multiplizierer
(ECM) läßt sich die Anzahl seiner Funktionen
noch wesentlich erhöhen. Tabelle 3 zeigt einige ausgesuchte
Funktionen des erfindungsgemäßen ECM.
Dabei seien (₁, ₁) und (₂, ₂) die Eingangsgrößen vor
dem Vorhersetzen und (x₁, y₁) und (x₂, y₂) nach diesem.
Zur Steuerung dieser Funktion benötigt man drei Bits.
Die Ergebnisse der Multiplizierer GCM und ECM sollen in
einem Akkumulierer aufsummiert werden können. Die Ergänzung
der Multiplizierer durch einen Akkumulierer führt
dann beim GCM zu einem GCMAC und beim ECM zu einem ECMAC.
Ob akkumuliert wird oder nicht, wird durch ein Bit gesteuert.
Aus den oben erläuterten Formeln und Tabellen ergibt sich
für den erfindungsgemäßen erweiterten Multiplizierer-
Akkumulierer für die in Fig. 2 im Blockschaltbild gezeigte
Anordnung. Im Baustein Input-Preset werden die komplexen
Eingangsgrößen entsprechend Tabelle 3 vorhergesetzt. Im
zweiten, zentralen Baustein GCM erfolgt die betragsmäßige
Multiplikation der Eingangsgrößen und anschließende
Zusammenfassung mit Vorzeichenwichtung entsprechend Gleichung
(5) und Tabelle 2. Im letzten Baustein Accumulator
schließlich werden die Ergebnisse in bekannter Weise
aufsummiert.
Fig. 3 zeigt ein Ausführungsbeispiel der Erfindung im
Detail. Steuerleitungen sind hier der Übersichtlichkeit
halber nicht eingezeichnet. Der Baustein Input-Preset ist
mit vier Schaltern 10 realisiert, die fünf verschiedene
Positionen einnehmen können. Mit jeder der Schalterstellungen
1 bis 5 ist eine der Vorhersetzungen aus Tabelle 3
durchführbar, und zwar in der Reihenfolge, wie dort
aufgezählt. In Schalterstellung 2 liegt z. B. ₁ an den
Eingängen für x₁ und x₂ und y₁ an den Eingängen für ₁ und
y₂, so daß x₁ = x₂ und y₁ = y₂, also die Funktionen der
zweiten Zeile aus Tabelle 4 berechnet werden können. In
Schalterstellung 4 liegen ₁ und ₁ an den Eingängen x₁
bzw. y₁. Die Eingänge x₂ und y₂ werden jeweils mit einer
"-1" beaufschlagt, so daß die Funktionen der vierten Zeile
aus Tabelle 3 berechnet werden können usw.
Der Baustein GCM besteht aus den Multiplizierern 11 und
den arithmetisch-logischen Einheiten 12. In den vier
Multiplizierern 11 werden betragsmäßig die Produkte x₁x₂,
x₁y₂, y₁x₂, y₁y₂ gebildet. In den ALUs 12 erfolgt die
Zusammenfassung und Wichtung nach Gleichungen (5), also
x₃ = (a₁₃x₁x₂ - a₂₄y₁y₂) bzw.
y₃ = (a₁₄x₁y₂ + a₂₃y₁x₂).
y₃ = (a₁₄x₁y₂ + a₂₃y₁x₂).
Der Akkumulierer 13 weist keine Besonderheiten auf.
In Fig. 4 ist ein Ausführungsbeispiel der Erfindung entsprechend
Fig. 3 dargestellt mit Pipelineregistern 17 und
Bustreibern 14, 15, 16. Die Treiber 14 sind unidirektional.
Die "1" wird ebenfalls mit einem unidirektionalen
Treiber 16 angeschaltet. Mit den bidirektionalen Treibern
15 werden alternativ die Schalterstellungen 2 bzw. 3 aus
Fig. 3 realisiert.
Claims (7)
1. Komplexer Multiplizierer-Akkumulierer für die digitale
Multiplikation zweier komplexer Eingangsgrößen z₁ =
x₁ + iy₁ und z₂ = x₂ + iy₂, dadurch gekennzeichnet, daß
die Anzahl der der Multiplikation entsprechenden mathematischen
Operationen dadurch auf 32 erweitert ist, daß das
Eergebnis der erweiterten Multiplikation einer Multiplikation
der aus den Eingangsgrößen z₁ und z₂ durch Wichtung
der Komponenten x₁, y₁, x₂ und y₂ mit den Gewichten
ai ∈ [-1, 0, +1] (i = 1, . . . 4) hervorgehenden Eingangsgrößen
₁ = a₁x₁ + ia₂x₂ und ₂ = a₃x₂ + ia₄y₂ bei
folgendem Aufbau entspricht:
- - die Eingangsgrößen x₁, y₁, x₂ und y₂ sind parallel vier Multiplizierern zugeführt, in welchen die Produkte x₁ · x₂, x₁ · y₂, x₂ · y₁ bzw. y₁ · y₂ gebildet werden;
- - die Ausgangsgrößen der Multiplizierer sind den Eingängen
zweier arithmetisch-logischer Einheiten zugeführt,
in welchen sie zusammengefaßt und mit Gewichten
aÿ (i = 1, 2; j = 3, 4) gewichtet werden nach
folgender Vorschrift:
x₃ = a₁₂ · x₁x₂ - a₂₄ · y₁y₂ bzw.
y₃ = a₁₄ · x₁y₂ + a₂₃ · y₁x₂mita₁₃ = a₁ · a₃, a₂₄ = a₂ · a₄, a₁₄ = a₁ · a₄, a₂₃ = a₂ · a₃; - - hinter die arithmetisch-logischen Einheiten sind Akkumulatoren geschaltet zum Aufaddieren der Größen x₃ und y₃.
2. Komplexer Multiplizierer-Akkumulierer nach Anspruch
1, dadurch gekennzeichnet, daß die Eingangsgrößen x₁
und y₁ bzw. x₂ und y₂ paarweise für sich vorhersetzbar
sind.
3. Komplexer Multiplizierer-Akkumulierer nach Anspruch 2,
dadurch gekennzeichnet, daß die Eingangsgrößen gemäß den
Vorschriften x₂ = x₁ und y₂ = y₁ bzw. x₁ = x₂ und y₁ = y₂
vorhersetzbar sind.
4. Komplexer Multiplizierer-Akkumulierer nach Anspruch 2,
dadurch gekennzeichnet, daß die Eingangsgrößen x₁ und y₁
bzw. x₂ und y₂ auf den Wert "1" vorhersetzbar sind.
5. Komplexer Multiplizierer-Akkumulierer nach Anspruch 2,
dadurch gekennzeichnet, daß die Eingangsgrößen x₁ und y₁
bzw. x₂ und y₂ auf den Wert "-1" vorhersetzbar sind.
6. Komplexer Multiplizierer-Akkumulierer nach Anspruch 2,
dadurch gekennzeichnet, daß das Vorhersetzen der Eingangsgrößen
mit Bustreibern verwirklicht ist.
7. Komplexer Multiplizierer-Akkumulierer nach einem der
vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
zwischen die jeweiligen hintereinander geschalteten Baugruppen
abhängig von dem erforderlichen Zeitverhalten
Pipeline-Register eingefügt sind.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3637828A DE3637828C2 (de) | 1986-03-20 | 1986-11-06 | Komplexer Multiplizierer-Akkumulierer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3609346 | 1986-03-20 | ||
| DE3637828A DE3637828C2 (de) | 1986-03-20 | 1986-11-06 | Komplexer Multiplizierer-Akkumulierer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3637828A1 DE3637828A1 (de) | 1987-09-24 |
| DE3637828C2 true DE3637828C2 (de) | 1994-08-11 |
Family
ID=6296817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3637828A Expired - Fee Related DE3637828C2 (de) | 1986-03-20 | 1986-11-06 | Komplexer Multiplizierer-Akkumulierer |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3637828C2 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19630435C1 (de) * | 1996-07-27 | 1997-10-16 | Telefunken Microelectron | Schaltungsanordnung zur Multiplikation einer ersten komplexen Eingangsgröße mit einer zweiten komplexen Eingangsgröße |
| DE19919366A1 (de) * | 1999-04-28 | 2000-11-02 | Siemens Ag | Verfahren und Schaltungsanordnung zum Multiplizieren komplexer Symbole |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3287305B2 (ja) | 1998-04-23 | 2002-06-04 | 日本電気株式会社 | 積和演算装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4354249A (en) * | 1980-03-24 | 1982-10-12 | Motorola Inc. | Processing unit for multiplying two mathematical quantities including at least one complex multiplier |
-
1986
- 1986-11-06 DE DE3637828A patent/DE3637828C2/de not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19630435C1 (de) * | 1996-07-27 | 1997-10-16 | Telefunken Microelectron | Schaltungsanordnung zur Multiplikation einer ersten komplexen Eingangsgröße mit einer zweiten komplexen Eingangsgröße |
| DE19919366A1 (de) * | 1999-04-28 | 2000-11-02 | Siemens Ag | Verfahren und Schaltungsanordnung zum Multiplizieren komplexer Symbole |
| DE19919366C2 (de) * | 1999-04-28 | 2001-09-20 | Siemens Ag | Verfahren und Schaltungsanordnung zum Multiplizieren komplexer Symbole |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3637828A1 (de) | 1987-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1956209C3 (de) | Multipliziervorrichtung | |
| DE4345029C2 (de) | Schaltkreis für diskrete Kosinustransformation | |
| DE3314137C2 (de) | ||
| DE2146982A1 (de) | Programmierbare digitale Filtereinrichtung | |
| DE2729912A1 (de) | Digitale signalverarbeitungsanordnung | |
| DE3637828C2 (de) | Komplexer Multiplizierer-Akkumulierer | |
| DE2541595C2 (de) | Elektronische Schaltungsanordnung zur steuerbaren Frequenzteilung | |
| DE3836205C2 (de) | ||
| DE4406300C2 (de) | Lineares Interpolationsverfahren | |
| EP0406693A2 (de) | Verfahren zum Filtern digitalisierter Signale | |
| DE3323607A1 (de) | Digitales rechenwerk | |
| EP0629943B1 (de) | Multiplizierer für reelle und komplexe Zahlen | |
| DE1094020B (de) | Periodisch arbeitende numerische Rechenmaschine | |
| DE2607687C2 (de) | Verfahren zum Steuern von Gruppen von Geräten in einer mit elektronischer Datenverarbeitung arbeitenden Fernsprechvermittlungsanlage und deren Ausbildung | |
| DE69722131T2 (de) | Verfahren und Schaltungsanordnung zur Multiplikation mit einer Abrund-Funktion | |
| DE2142636C3 (de) | Rechenwerk für die Durchführung digitaler Multiplikationen | |
| DE3616821C2 (de) | ||
| DE4442959C2 (de) | Monolithisch integrierbare Schaltungsanordnung zur komplexen Multiplikation serieller Datenströme | |
| DE19635111A1 (de) | Multiplizierer | |
| DE3540800A1 (de) | Binaeraddierer-zelle und aus solchen binaeraddierer-zellen zusammengesetztes schnelles addier- und multiplizierwerk | |
| DE3809201C2 (de) | ||
| DE1774511C3 (de) | Digitalrechner zur Bildung einer Summenfunktion | |
| DE2243954C3 (de) | Zählschaltung für hohe Zählgeschwindigkeiten | |
| DE1957457A1 (de) | Verfahren und Einrichtung zur optimalen nicht linearen Datenverarbeitung | |
| DE1549552A1 (de) | Anordnung zum Erzeugen einer Folge elektrischer Impulse vorwaehlbarer Anzahl pro Zeiteinheit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8127 | New person/name/address of the applicant |
Owner name: AEG MOBILE COMMUNICATION GMBH, 7900 ULM, DE |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |