DE19911099A1 - Testschaltung und -verfahren für eine Systemlogik - Google Patents

Testschaltung und -verfahren für eine Systemlogik

Info

Publication number
DE19911099A1
DE19911099A1 DE19911099A DE19911099A DE19911099A1 DE 19911099 A1 DE19911099 A1 DE 19911099A1 DE 19911099 A DE19911099 A DE 19911099A DE 19911099 A DE19911099 A DE 19911099A DE 19911099 A1 DE19911099 A1 DE 19911099A1
Authority
DE
Germany
Prior art keywords
test
macro
circuit
edge
voter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19911099A
Other languages
English (en)
Inventor
Yoshiyuki Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE19911099A1 publication Critical patent/DE19911099A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558Addressing or selecting of subparts of the device under test

Abstract

Es wird eine Testschaltung zum Testen einer Systemlogik offenbart, die aus einem existierenden Makro 20 und einer neu geschaffenen Schaltung 22 besteht, welche beide auf einer Platine angeordnet sind. Eine Randabtastschaltung schließt erste und zweite Randabtastzellen 10-1 und 10-2 ein. Eine Makrotestschaltung zum Testen lediglich des existierenden Makros 20 unabhängig von der neu geschaffenen Schaltung 22, schließt einen Eingangsanschluß 36, der auf der Platine angeordnet und an die erste Randabtastzelle 10-1 angeschlossen ist, eine erste Leitung 41 zum Verbinden des Eingangsanschlusses 36 mit dem existierenden Makro 20, einen Ausgangsanschluß 38, der auf der Platine angeordnet und an die zweite Randabtastzelle 10-2 angeschlossen ist, und einen Wähler 54 mit Eingängen, die an das existierende Makro 20, die neu geschaffene Schaltung 22 bzw. an die zweite Randabtastzelle 10-2 angeschlossen sind, und mit einem Ausgang, der an den Ausgangsanschluß 38 angeschlossen ist, ein. Der Wähler 54 wird von einem Makroteststeuersignal Mtest und einem Randabtastteststeuersignal BStest gesteuert, die beide von einer Testzugriffsanschlußleiste 52 erzeugt werden. Wenn der Wähler 54 so gesteuert wird, daß er mittels des Makroteststeuersignals Mtest das existierende Makro 20 auswählt, werden Testdaten vom Eingangsanschluß 36 an das existierende Makro 20 eingegeben, und Daten, die vom existierenden Makro 20 ausgegeben werden, werden über den Wähler 54 an den Ausgangsanschluß 38 ausgegeben, ...

Description

Hintergrund der Erfindung Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf eine Testschal­ tung für eine Systemlogik und insbesondere auf eine Test­ schaltung zum Durchführen eines Tests durch Umschalten zwi­ schen einem existierenden Makro und einer neu geschaffenen Schaltung. Außerdem bezieht sich die vorliegende Erfindung auf ein Testverfahren, das unter Verwendung der Testschal­ tung durchgeführt wird.
Beschreibung des Standes der Technik
Eine auf dem IEEE 1149.1-Standard basierende Randabta­ stungsgestaltung ist eine testvereinfachende Konstruktions­ prozedur zum Vereinfachen des Tests für eine auf einer Pla­ tine entworfenen Systemschaltung. In dieser Randabtastungs­ konstruktion wird ein LSI-Chip als interne Logik in einem Gesamtsystem angesehen und abtastbare Flip-Flops werden al­ len Eingangs-/Ausgangsanschlüssen des LSI als Steuerpunkte und Beobachtungspunkte hinzugefügt, um es zu ermöglichen, Testdaten vom Außenbereich der Platine (Steuerung) in den internen LSI zu schreiben und interne Daten vom internen LSI an den externen Bereich der Platine auszulesen (Beob­ achtung).
Fig. 1 zeigt ein Diagramm, das eine Randabtastungsschaltung nach Stand der Technik darstellt. Eine Anzahl von Randab­ tastzellen (BS) 10, die jeweils ein Ein-Bit-Schieberegister sind, sind zwischen einer Systemlogik 12 und Anschlüssen 8 einer Platine 6 angeordnet. Die Randabtastzellen (BS) 10 sind in Reihe geschaltet, um eine Zellenkette zur Randabta­ stung zu bilden. Von einem TDI-Anschluß (dieser Anschluß und weitere Anschlüsse werden symbolisch mit der Referenz­ nummer 14 bezeichnet) eingegebene Testdaten werden an eine Testzugriffsanschlußleiste (TAP) 16 eingegeben und dann von einem Randabtastungseingabeanschluß BSin an die Randab­ tastzellenkette weitergegeben. Die Ausgabe der Systemlogik 12 wird vom Randabtastungsausgangsanschluß BSout an die Testzugriffsanschlußleiste 16 geliefert und weiter von ei­ nem Datenausgangsanschluß TDO ausgegeben und von einem LSI- Tester mit den erwarteten Daten verglichen. Dieser Randtest wird ausgeführt, indem ein Steuersignal welches in der Testzugriffsanschlußleiste 16 erzeugt wird, zum Randabta­ stungstest BStest in den Wähler 11 jeder Randabtastzelle 10 eingegeben wird.
Beim Entwerfen einer Systemschaltung ist es eine gewöhnli­ che Praxis, daß ein Abschnitt der Schaltung unter Verwen­ dung einer existierenden Schaltung oder eines Chips, dessen Entwurf bereits vollständig beendet ist, gebildet wird, ohne daß die gesamte Schaltung neu erzeugt wird. In der vorliegenden Beschreibung wird diese existierende Schaltung oder dieser existierende Chip als "Makro" bezeichnet.
Im Falle, daß sowohl das Makro als auch ein Chip mit einer neu geschaffenen Schaltung auf einer einzigen Platine ange­ ordnet sind, kann die in Fig. 1 gezeigte Randabtastschal­ tung nach Stand der Technik den Test nicht durch Umschalten zwischen dem Makro und dem Chip mit der neu geschaffenen Schaltung ausführen, da keine Funktion dafür vorgesehen ist, lediglich das Makro selbständig zu testen.
Zusammenfassung der Erfindung
Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, eine Testschaltung zum Ausführen eines Tests durch Umschal­ ten zwischen einem existierenden Makro und einer neu ge­ schaffenen Schaltung zur Verfügung zu stellen.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Testverfahren zum Durchführen eines Tests durch Umschalten zwischen einem existierenden Makro und einer neu geschaffe­ nen Schaltung zur Verfügung zu stellen.
Die oben erwähnten und weitere Aufgaben der vorliegenden Erfindung werden gemäß der vorliegenden Erfindung gelöst durch eine Testschaltung zum Testen einer Systemlogik, wel­ che aus einem existierenden Makro und einer neu geschaffe­ nen Schaltung zusammengesetzt ist, welche auf einer Platine angeordnet sind, wobei die Testschaltung eine Randabtast­ schaltung zum Testen der neu geschaffenen Schaltung und eine Makrotestschaltung zum unabhängigen Testen lediglich des existierenden Makros einschließt. Die Makrotestschal­ tung und die Randabtastschaltung sind so vereinigt, daß durch Steuern eines oder zweier Wähler die Makrotestschal­ tung und die Randabtastschaltung veranlaßt werden, unabhän­ gig voneinander zu arbeiten.
Wird der Test unter Verwendung dieser Testschaltung durch­ geführt, kann der Test für die neu geschaffene Schaltung und der Test für das existierende Makro durch Umschalten zwischen den beiden durchgeführt werden. So wird der Test für die neu geschaffene Schaltung unter Verwendung der Randabtastschaltung ausgeführt und der Test für das exi­ stierende Makro wird unter Verwendung der Makrotestschal­ tung ausgeführt.
Die oben erwähnten und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der nachfol­ genden Beschreibung der bevorzugten Ausführungsformen der Erfindung unter Bezug auf die beiliegenden Zeichnungen deutlich werden.
Kurzbeschreibung der Zeichnungen
Fig. 1 ist ein Diagramm, das eine Randabtastschaltung nach Stand der Technik darstellt;
Fig. 2 ist ein Blockdiagramm, das eine erste Ausführungs­ form der erfindungsgemäßen Testschaltung darstellt;
Fig. 3 ist ein Blockdiagramm, das die Testzugriffsanschluß­ leiste (TAP) darstellt, welche in die in Fig. 2 gezeigte Testschaltung eingefügt ist;
Fig. 4 ist ein Zeitablaufdiagramm, das den Betrieb der er­ findungsgemäßen Testschaltung darstellt;
Fig. 5 ist ein Blockdiagramm, das eine zweite Ausführungs­ form der erfindungsgemäßen Testschaltung darstellt; und
Fig. 6 ist ein Blockdiagramm, das die Testzugriffsanschluß­ leiste (TAP) darstellt, welche in die in Fig. 5 gezeigte Testschaltung eingebaut ist.
Beschreibung der bevorzugten Ausführungsformen
Fig. 2 zeigt ein Blockdiagramm, in dem eine erste Ausfüh­ rungsform der Testschaltung gemäß der vorliegenden Erfin­ dung dargestellt ist.
In dieser ersten Ausführungsform der Testschaltung sind ein Makro 20 und ein LSI 22 auf einer Platine (ist in Fig. 2 nicht gezeigt, entspricht aber der Platine 6 in Fig. 1) an­ geordnet. Der LSI bildet eine interne Logik. In Fig. 2 sind nur ein Makro und ein LSI gezeigt, um die Zeichnung zu ver­ einfachen.
Die erste Ausführungsform der Testschaltung schließt auch eine Testzugriffsanschlußleiste (TAP) 24 ein, welche auf der Platine angeordnet ist. Die Schaltung dieser Testzu­ griffsanschlußleiste 24 ist in Fig. 3 gezeigt. Wie in Fig. 3 gezeigt ist, hat die Testzugriffsanschlußleiste 24 vier Eingangsstifte, nämlich einen Testdateneingangsstift TDI, einen Testmodusauswahlstift TMS, einen Stift zum Rücksetzen im eingeschalteten Zustand TRST und einen Stift für ein Testzeitsteuersignal TCK. Zum Vereinfachen der Zeichnung ist in Fig. 2 stellvertretend nur ein Stift gezeigt.
Die Testzugriffsanschlußleiste 24 schließt eine TAP-Steue­ rung 28, die-ein TMS-Signal, ein TCK-Signal und ein TRST- Signal empfängt, ein Befehlsregister, das ein TDI-Signal empfängt und von der TAP-Steuerung 28 gesteuert wird, einen Befehlsdekodierer 32, der an das Befehlsregister 30 ange­ schlossen ist, und einen Wähler 34, der so verbunden ist, daß er eine Ausgabe des Befehlsregisters 30 und des Randab­ tastausgangsanschlusses BSout einer Randabtastzellenkette 10 empfängt, ein. Das TDI-Signal ist auch an den Randabta­ steingangsanschluß BSin der Randabtastzellenkette 10 ange­ schlossen.
Das Eingangsende und das Ausgangsende der Randabtastzellen­ kette 10, die aus einer Anzahl von in Reihe geschalteten Randabtastzellen gebildet wird, bilden den Randabtasteinga­ beanschluß BSin bzw. den Randabtastausgabeanschluß BSout. Zur Vereinfachung der Zeichnung sind in Fig. 2 nur zwei Randabtastzellen 10-1 und 10-2 gezeigt, die für die interne Logik 22 und das Makro 20 vorgesehen sind. Die Randab­ tastzelle 10-1 ist zwischen die interne Logik 22 und einen Eingangsstift 36 geschaltet und die Randabtastzelle 10-2 ist zwischen die interne Logik 22 und einen Ausgangsstift 38 geschaltet.
Der Ausgang eines Eingabezwischenspeichers 40, dessen Ein­ gang an den Eingangsstift 36 angeschlossen ist, ist an die Randabtastzelle 10-1 und über die Leitung 41 auch an einen Eingang des Makros 20 angeschlossen. Der Eingang eines Aus­ gabezwischenspeichers 42, dessen Ausgang an den Ausgangs­ stift 38 angeschlossen ist, ist an einen Ausgang eines Wäh­ lers 44 mit einem Paar von Eingängen, von denen einer an die Randabtastzelle 10-2 angeschlossen ist, angeschlossen. Ein Ausgang eines Wählers 46 mit einem Paar von Eingängen ist an die Randabtastzelle 10-2 angeschlossen. Der andere Eingang des Wählers 44 ist über eine Leitung 47 an einen Verbindungsknoten 48 zwischen der Randabtastzelle 10-2 und dem Ausgang des Wählers 46 angeschlossen. Ein Eingang des Wählers 46 ist an einen Ausgang der internen Logik 22 ange­ schlossen und der andere Eingang des Wählers 46 ist über eine Leitung 49 an einen Ausgang des Makros 20 angeschlos­ sen.
In der in Fig. 3 gezeigten Testzugriffsanschlußleiste 24 arbeitet die TAP-Steuerung 28 gemäß einer Eingangssequenz des Testmodusauswahlsignals TMS als eine einfache Status­ übergangssteuerschaltung, die die verschiedenen Betriebsar­ ten der Gesamtrandabtastschaltung steuert. In diesem Be­ trieb wird mit der Steuerung durch das Testmodusauswahlsi­ gnals TMS ein gegebener Befehl über den Testdateneingangs­ stift TDI in das Befehlsregister 30 gelesen und dann vom Befehlsdekodierer 32 dekodiert, so daß der Status geändert wird. In dieser Ausführungsform erzeugt der Instruktionsde­ kodierer 32 ein Randabtastteststeuersignal BStest (oder Bscan) zum Umschalten des Wählers 44.
Die TAP-Steuerung 28, das Befehlsregister 30, der Befehls­ dekodierer 32, der Wähler 34 und die Signale TDI, TDO, TMS, TCK, TRST, Bscan, die oben erwähnt wurden, sind im IEEE 1149.1-Standard definiert. Daher wird keine weitere Be­ schreibung gegeben.
Die in Fig. 2 gezeigte Ausführungsform der Testschaltung schließt einen Makroteststeueranschluß 50 zum Empfangen ei­ nes Makroteststeuersignals Mtest ein, der auf der Platine angeordnet ist. Dieses Makroteststeuersignal Mtest wird an das Makro 20 und den Wähler 46 geliefert.
Nun wird der Betrieb der oben erwähnten Randabtastschal­ tung, der durch Wechseln des Tests vom existierenden Makro 20 auf die interne Logik 22 (die eine neu geschaffene Schaltung ist), welche beide auf der Platine angeordnet sind, oder umgekehrt, ausgeführt wird, mit Bezug auf Fig. 4, die ein Zeitablaufdiagramm zum Darstellen des Betriebes der Testschaltung ist, beschrieben.
Falls die interne Logik 22 getestet wird, wird die TAP- Steuerung 28 der Testzugriffsanschlußleiste 24 als Antwort auf das Testmodusauswahlsignal TMS in einen Randabtasttest­ modus gebracht. Ein Befehl wird unter der Kontrolle der TAP-Steuerung 28 in das Befehlsregister 30 gelesen und dann wird der Befehl vom Befehlsdekodierer 32 dekodiert, so daß der Befehlsdekodierer 32 das Randabtaststeuerungssignal BStest zu "1" aktiviert. Als Antwort auf das Randabtast­ steuerungssignal BStest von "1" wählt der Wähler 44 die Randabtastzelle 10-2. Andererseits wird das Makroteststeu­ ersignal Mtest zu "0" deaktiviert und als Antwort auf das Makroteststeuersignal Mtest von "0" wählt der Wähler 46 die interne Logik 22.
Im oben erwähnten Zustand der Wähler 44 und 46 werden über den Testdateneingabeanschluß TDI Testdaten eingegeben und die Ausgabe von der internen Logik 22 wird vom Wähler 34 ausgewählt und dann vom Testdatenausgangsanschluß TDO nach außen ausgegeben.
Daher wird die interne Logik 22, die eine neu geschaffene Schaltung ist, im nach IEEE 1149.1-Standard definierten Randabtasttestmodus getestet. Da der im IEEE 1149.1-Stan­ dard definierte Randabtasttestmodus gut bekannt ist, wird die weitere Beschreibung des Randabtasttestmodus weggelas­ sen.
Um vom Randabtasttestmodus zum Makrotestmodus zu wechseln, wird das Makroteststeuersignal Mtest zu "1" aktiviert, nachdem der Zustand in einen "SHIFT IR"-Modus gemäß den in der IEEE 1149.1-Standard definierten Prozeduren geändert hat. Anhand des Makroteststeuersignals Mtest von "1" er­ kennt das Makro 20, daß das Makro 20 selbst in den Testmo­ dus gesetzt wird. Außerdem wählt der Wähler 46 das Makro 20 als Antwort auf das Makroteststeuersignal Mtest von "1" Außerdem wird ein weiterer Befehl in das Befehlsregister 30 gelesen und dann vom Befehlsdekodierer 32 dekodiert, so daß der Befehlsdekodierer 32 das Randabtaststeuersignal BStest zu "0" deaktiviert. Als Antwort auf das Randabtaststeuersi­ gnal BStest von "0" wählt der Wähler 44 die Leitung 47.
In dem wie oben geregelten Testmodus ist der Eingabean­ schluß 36 über den Eingangszwischenspeicher 40 und die Lei­ tung 41 an das Makro 20 angeschlossen, und der Ausgangsan­ schluß 38 ist über den Ausgangszwischenspeicher 42, den Wähler 44, die Leitung 47, den Wähler 46 und die Leitung 49 an das Makro 20 angeschlossen. Entsprechend werden Testda­ ten über den Eingangsanschluß 36 an das Makro 20, geliefert und die vom Makro 20 ausgegebenen Daten werden vom Aus­ gangsanschluß 38 nach außen ausgegeben. So kann der Test lediglich des Macros unabhängig von der internen Logik 22 unter den vorbestimmten Prozeduren des Randabtasttests aus­ geführt werden.
Nun wird mit Bezug auf die Fig. 5 und 6 eine zweite Ausfüh­ rungsform der erfindungsgemäßen Testschaltung beschrieben. Fig. 5 ist ein Blockdiagramm, das die zweite Ausführungs­ form der erfindungsgemäßen Testschaltung darstellt, und Fig. 6 ist ein Blockdiagramm, das die in der Testschaltung von Fig. 5 enthaltene Testzugriffsanschlußleiste (TAP) dar­ stellt. In den Fig. 5 und 6 werden Elemente, die denen aus Fig. 2 und 3 ähneln, mit denselben Referenznummern und Zei­ chen bezeichnet, und ihre Beschreibung wird weggelassen.
Die zweite Ausführungsform der Testschaltung ist dadurch charakterisiert, daß der im ersten Ausführungsbeispiel vor­ handene externe Makroteststeueranschluß (Mtest) weggelassen ist und daß einer der beiden Wähler, die in der ersten Aus­ führungsform zwischen dem Makro und dem Ausgangsanschluß zum Umschalten zwischen dem Makrotest und dem Randab­ tasttest angeordnet sind, weggelassen ist, um die durch diese beiden Wähler verursachte zusätzliche Verzögerung zu verbessern.
Wie in Fig. 5 gezeigt ist, beeinhaltet die zweite Ausfüh­ rungsform keinen externen Makroteststeueranschluß (Mtest), sondern die Testzugriffsanschlußleiste (TAP) 52 ist so ge­ staltet, daß sie das Makroteststeuersignal Mtest erzeugt. Außerdem ist statt der beiden Wähler im ersten Ausführungs­ beispiel ein Wähler 54 zwischen dem Makro 20 und dem Aus­ gangsanschluß 38 angeordnet.
Ein Ausgang des Wählers 54 ist an den Eingang des Ausgabe­ zwischenspeichers 42 angeschlossen. Der erste Eingang des Wählers 54 ist über eine Leitung 58 an den Ausgang des Ma­ kros 20 angeschlossen, und der zweite Eingang des Wählers 54 ist über eine Leitung 60 an den Ausgang der internen Lo­ gik 22 angeschlossen. Der dritte Eingang des Wählers 54 ist über die Randabtastzelle 10-2 an die interne Logik 22 ange­ schlossen. Der Wähler 54 wird durch das Randabtastteststeu­ ersignal BStest und das Makroteststeuersignal Mtest gesteu­ ert.
Wie ein Vergleich zwischen den Fig. 3 und G zeigt, schließt die Testzugriffsanschlußleiste (TAP) 52 einen Befehlsdeko­ dierer 56 ein, der anders als der Befehlsdekodierer 32 im ersten Ausführungsform nicht nur das Randabtastteststeuer­ signal BStest, sondern auch das Makroteststeuersignal Mtest erzeugt. Nebenbei bemerkt ist das Makroteststeuersignal Mtest im IEEE 1149.1-Standard nicht definiert, sondern wird im Befehlsdekodierer 56 im Einklang mit den Regeln der im IEEE 1149.1-Standard definierten "USER CODE INSTRUCTION" erzeugt (die Regel für einen beliebigen Testmodus).
Jetzt wird mit Bezug auf die Fig. 4 der Betrieb der oben erwähnten Randabtastschaltung beschrieben, der durchgeführt wird, indem der Test vom existierenden Makro 20 auf die in­ terne Logik 22 (welche eine neu geschaffene Schaltung ist), die beide auf der Platine angeordnet sind, gewechselt wird oder umgekehrt.
Wird die interne Logik 22 getestet, wird die TAP-Steuerung 28 der Testzugriffsanschlußleiste 52 als Antwort auf das Testmodusauswahlsignal TMS in den Randabtasttestmodus ge­ bracht. Ein Befehl wird, gesteuert von der TAP-Steuerung 28, in das Befehlsregister 30 gelesen, und dann wird der Befehl vom Befehlsdekodierer 56 dekodiert, so daß der Be­ fehlsdekodierer 56 das Randabtaststeuersignal BStest zu "1" aktiviert.
Im oben erwähnten Zustand des Wählers 54 werden Testdaten über den Testdateneingangsanschluß TDI eingegeben, und die Ausgabe von der internen Logik 22 wird durch den Wähler 34 ausgewählt und dann vom Testdatenausgangsanschluß TDO nach außen abgegeben.
So wird die interne Logik 22, die eine neu geschaffene Schaltung ist, in dem im IEEE 1149.1-Standard definierten Randabtasttestmodus getestet.
Um vom Randabtasttestmodus in den Makrotestmodus überzuge­ hen, ändert sich der Zustand in einen "SHIFT IR"-Modus im Einklang mit den im IEEE 1149.1-Standard definierten Proze­ duren und dann wird ein Befehlskode "010", der zuvor für den Makrotestmodus bestimmt worden ist (gemäß der Regel der "USER CODE INSTRUCTION", wie sie im IEEE 1149.1-Standard definiert ist), über den Testdateneingangsanschluß TDI in das Befehlsregister 30 eingegeben.
Daher dekodiert der Befehlsdekodierer 56 den gegebenen Be­ fehlskode und aktiviert das Makroteststeuersignal Mtest zu "1". Das Makroteststeuersignal Mtest wird an das Makro 20 und den Wähler 54 geliefert. Mit dem Makroteststeuersignal Mtest von "1" erkennt das Makro 20, daß das Makro 20 selbst in einen Testmodus überführt wird. Andererseits wählt der Selektor 54 das Makro 20.
Im Makrotestmodus, der wie oben erwähnt geregelt ist, ist der Eingangsanschluß 36 über den Eingangszwischenspeicher 40 und die Leitung 41 an das Makro 20 angeschlossen, und der Ausgangsanschluß 38 ist über den Ausgangszwischenspei­ cher 42, den Wähler 54 und die Leitung 58 an das Makro 20 angeschlossen. Entsprechend werden Testdaten über den Ein­ gangsanschluß 36 an das Makro 20, geliefert und die vom Ma­ kro 20 ausgegebenen Daten werden vom Ausgangsanschluß 38 nach außen ausgegeben. So kann der Test lediglich des Ma­ kros unabhängig von der internen Logik 22 unter den vorbe­ stimmten Prozeduren des Randabtasttests durchgeführt wer­ den.
In der oben erwähnten Randabtasttestschaltung des zweiten Ausführungsbeispiels ist der externe Makroteststeueran­ schluß, der im ersten Ausführungsbeispiel vorhanden ist, nicht länger notwendig, weil die Testzugriffsanschlußleiste 52 das Makroteststeuersignal Mtest erzeugt. Außerdem wird die zusätzliche Verzögerung kleiner als im ersten Ausfüh­ rungsbeispiel, weil die von der Testschaltung zwischen dem Makro und dem Ausgangsanschluß verursachte Verzögerung nur die von nur einem Wähler verursachte Verzögerung ist.
Wie oben zu sehen ist, kann der Test gemäß der vorliegenden Erfindung ausgeführt werden, wenn das Makro zusammen mit dem Schaltungschip, der eine neu geschaffene Schaltung ist, auf einer Platine angeordnet ist, in dem zwischen dem Makro und der neu geschaffenen Schaltung gewechselt wird.
Die Erfindung wurde daher mit Bezug auf die spezifischen Ausführungsbeispiele gezeigt und beschrieben. Es soll je­ doch erwähnt werden, daß die vorliegende Erfindung keines­ wegs auf die Details der dargestellten Strukturen einge­ schränkt ist, sondern daß sie im Rahmen der beigefügten An­ sprüche geändert und modifiziert werden kann.

Claims (15)

1. Testschaltung zum Testen einer Systemlogik, bestehend aus einem existierenden Makro und einer neu geschaffenen Schaltung, die beide auf einer Platine angeordnet sind, die eine Randabtastschaltung zum Testen der neu geschaffenen Schaltung und eine Makrotestschaltung zum Testen lediglich des existierenden Makros unabhängig von der neu geschaffe­ nen Schaltung umfaßt.
2. Testschaltung nach Anspruch 1, in der die Randabtast­ schaltung und die Makrotestschaltung vereinigt sind.
3. Testschaltung nach Anspruch 2, in der die Randabtast­ schaltung mindestens eine erste Randabtastzelle und eine zweite Randabtastzelle einschließt, und die Makrotestschal­ tung einen Eingangsanschluß, der auf der Platine angeordnet ist und an die erste Randabtastzelle angeschlossen ist, eine erste Leitung zum Verbinden des Eingangsanschlusses an das existierende Makro, einen Ausgangsanschluß, der auf der Platine angeordnet und an die zweite Randabtastzelle ange­ schlossen ist, einen ersten Wähler mit Eingängen, die an das existierende Makro bzw. an die neu geschaffene Schal­ tung angeschlossen sind, und mit einem Ausgang, der an die zweite Randabtastzelle angeschlossen ist, und einen zweiten Wähler mit Eingängen, die an den Ausgang des ersten Wählers und die zweite Randabtastzelle angeschlossen sind und mit einem Ausgang, der an den Ausgangsanschluß angeschlossen ist, einschließt.
4. Testschaltung nach Anspruch 3, die außerdem einen Ma­ krotesteingangsanschluß, welcher auf der Platine zum Empfangen eines Makroteststeuersignals angeordnet ist und an den ersten Wähler angeschlossen ist, um den ersten Wäh­ ler dazu zu veranlassen, das existierende Makro auszuwäh­ len, wenn das Makroteststeuersignal aktiviert ist, und eine Testzugriffsanschlußleiste, welche auf der Platine angeord­ net ist, zum Erzeugen eines Randabtastteststeuersignals für den zweiten Wähler um den zweiten Wähler zu veranlassen, den Ausgang des ersten Wählers auszuwählen, wenn das Rand­ abtastteststeuersignal deaktiviert ist, einschließt.
5. Testschaltung nach Anspruch 2, in der die Randabtast­ schaltung mindestens eine erste Randabtastzelle und eine zweite Randabtastzelle einschließt, und die Makrotestschal­ tung einen Eingangsanschluß, der auf der Platine angeordnet und an die erste Randabtastzelle angeschlossen ist, eine erste Leitung zum Verbinden des Eingangsanschlusses an das existierende Makro, einen Ausgangsanschluß, der auf der Platine angeordnet und an die zweite Randabtastzelle ange­ schlossen ist, und einen Wähler mit Eingängen, die an das existierende Makro, die neu geschaffene Schaltung bzw. die zweite Randabtastzelle angeschlossen sind und mit einem Ausgang, der an den Ausgangsanschluß angeschlossen ist, einschließt.
6. Testschaltung nach Anspruch 5, die außerdem eine Test­ zugriffsanschlußleiste zum Erzeugen eines Makroteststeuer­ signals und eines Randabtastteststeuersignals für den Wäh­ ler einschließt, um den Wähler zu veranlassen, das exi­ stierende Makro zu wählen, wenn das Makroteststeuersignal aktiviert ist und um den Wähler zu veranlassen, die neu ge­ schaffene Schaltung zu wählen, wenn sowohl das Makrotest­ steuersignal als auch das Randabtastteststeuersignal de­ aktiviert sind.
7. Testverfahren zum Testen einer Systemlogik, bestehend aus einem existierenden Makro und einer neu geschaffenen Schaltung, die beide auf einer Platine angeordnet sind, in dem der Test der neu geschaffenen Schaltung und der Test des existierenden Makros unabhängig voneinander ausgeführt werden, indem der Test vom einen zum anderen der neu ge­ schaffenen Schaltung und des existierenden Makros gewech­ selt wird.
8. Testverfahren nach Anspruch 7, in dem der Test der neu geschaffenen Schaltung mittels eines Randabtastverfahrens ausgeführt wird.
9. Testverfahren nach Anspruch 8, in dem der Test der neu geschaffenen Schaltung unter Verwendung einer Randabtast­ schaltung durchgeführt wird und der Test des existierenden Makros unter Verwendung einer Makrotestschaltung durchge­ führt wird.
10. Testverfahren nach Anspruch 9, in dem die Randabtast­ schaltung mindestens eine erste Randabtastzelle und eine zweite Randabtastzelle einschließt und die Makrotestschal­ tung einen Eingangsanschluß, der auf der Platine angeordnet und an die erste Randabtastzelle angeschlossen ist, eine erste Leitung zum Verbinden des Eingangsanschlusses mit dem existierenden Makro, einen Ausgangsanschluß, der auf der Platine angeordnet und an die zweite Randabtastzelle ange­ schlossen ist, einen ersten Wähler mit Eingängen, die an das existierende Makro bzw. die neu geschaffene Schaltung angeschlossen sind, und mit einem Ausgang, der an die zweite Randabtastzelle angeschlossen ist, und einen zweiten Wähler mit Eingängen, die an den Ausgang des ersten Wählers und die Randabtastzelle angeschlossen sind, und mit einem Ausgang, der an den Ausgangsanschluß angeschlossen ist, einschließt.
11. Testverfahren nach Anspruch 10, in dem die Platine außerdem einen Makrotesteingangsanschluß zum Empfangen eines Makroteststeuersignals und der an den ersten Wähler angeschlossen ist, einschließt um den ersten Wähler dazu zu veranlassen, das existierende Makro auszuwählen, wenn das Makroteststeuersignal aktiviert ist, und eine Testzugriffs­ anschlußleiste zum Erzeugen eines Randabtastteststeuersi­ gnals für den zweiten Wähler einschließt, um den zweiten Wähler dazu zu veranlassen, den Ausgang des ersten Wählers auszuwählen, wenn das Randabtastteststeuersignal deakti­ viert ist.
12. Testverfahren nach Anspruch 11, in dem die neu ge­ schaffene Schaltung im Randabtastverfahren getestet wird, indem der erste Wähler dazu veranlaßt wird, die neu ge­ schaffene Schaltung mittels des Makroteststeuersignals aus­ zuwählen, und indem der zweite Wähler dazu veranlaßt wird, die zweite Randabtastzelle mittels des Randabtastteststeu­ ersignals auszuwählen, und in dem das existierende Makro getestet wird, indem der erste Wähler dazu veranlaßt wird, das existierende Makro mittels des Makroteststeuersignals auszuwählen und indem der zweite Wähler dazu veranlaßt wird, den Ausgang des ersten Wählers mittels des Randab­ tastteststeuersignals auszuwählen, so daß Testdaten vom Eingangsanschluß an das existierende Makro eingegeben wer­ den, und Daten, die vom existierenden Makro ausgegeben wer­ den, über den ersten und den zweiten Wähler an den Aus­ gangsanschluß ausgegeben werden.
13. Testverfahren nach Anspruch 9, in dem die Randabtast­ schaltung mindestens eine erste Randabtastzelle und eine zweite Randabtastzelle einschließt, und die Makrotestschal­ tung einen Eingangsanschluß, der auf der Platine angeordnet und an die erste Randabtastzelle angeschlossen ist, eine erste Leitung zum Verbinden des Eingangsanschlusses mit dem existierenden Makro, einen Ausgangsanschluß, der auf der Platine angeordnet und an die zweite Randabtastzelle ange­ schlossen ist, und einen Wähler mit Eingängen, die an das existierende Makro, die neu geschaffene Schaltung bzw. die zweite Randabtastzelle angeschlossen sind und mit einem Ausgang, an den Ausgangsanschluß angeschlossen ist, ein­ schließt.
14. Testverfahren nach Anspruch 13, in dem die Platine au­ ßerdem eine Testzugriffsanschlußleiste zum Erzeugen eines Makroteststeuersignals und eines Randabtastteststeuersi­ gnals an den Wähler erzeugt, um den Wähler dazu zu veran­ lassen, das existierende Makro auszuwählen, wenn das Makro­ teststeuersignal aktiviert ist, und um den Wähler dazu zu veranlassen, die neu geschaffene Schaltung auszuwählen, wenn sowohl das Makroteststeuersignal als auch das Randab­ tastteststeuersignal deaktiviert sind, einschließt.
15. Testverfahren nach Anspruch 14, in dem die neu ge­ schaffene Schaltung im Randabtastverfahren getestet wird, indem der Wähler dazu veranlaßt wird, die zweite Randab­ tastzelle mittels des Randabtastteststeuersignals auszuwäh­ len, und in dem das existierende Makro getestet wird, indem der Wähler durch das Makroteststeuersignal dazu veranlaßt wird, das existierende Makro auszuwählen, so daß Testdaten vom Eingangsanschluß an das existierende Makro eingegeben werden und Daten, die vom existierenden Makro ausgegeben werden, über den Wähler an den Ausgangsanschluß ausgegeben werden.
DE19911099A 1998-03-12 1999-03-12 Testschaltung und -verfahren für eine Systemlogik Withdrawn DE19911099A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10061309A JP3094983B2 (ja) 1998-03-12 1998-03-12 システムロジックのテスト回路およびテスト方法

Publications (1)

Publication Number Publication Date
DE19911099A1 true DE19911099A1 (de) 1999-10-14

Family

ID=13167450

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19911099A Withdrawn DE19911099A1 (de) 1998-03-12 1999-03-12 Testschaltung und -verfahren für eine Systemlogik

Country Status (3)

Country Link
US (1) US6381720B1 (de)
JP (1) JP3094983B2 (de)
DE (1) DE19911099A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413763B1 (ko) 2001-07-13 2003-12-31 삼성전자주식회사 탭드 코아 선택회로를 구비하는 반도체 집적회로
JP3693986B2 (ja) 2002-09-05 2005-09-14 Necエレクトロニクス株式会社 バウンダリスキャンテスト回路
JP2005337740A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 高速インターフェース回路検査モジュール、高速インターフェース回路検査対象モジュールおよび高速インターフェース回路検査方法
CN102393261B (zh) * 2011-08-10 2012-12-05 浙江大学舟山海洋研究中心 海底热液口高精度声波飞渡时间测量系统
US10101390B2 (en) * 2016-12-30 2018-10-16 Prometheus Electronics LLC Boundary scan test system
US11675005B2 (en) * 2020-11-24 2023-06-13 Renesas Electronics Corporation Semiconductor device and scan test method of the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173904A (en) * 1987-06-02 1992-12-22 Texas Instruments Incorporated Logic circuits systems, and methods having individually testable logic modules
JPH034186A (ja) 1989-05-31 1991-01-10 Toshiba Corp テスト回路生成システム
EP0419734B1 (de) * 1989-08-25 1995-06-14 Koninklijke Philips Electronics N.V. Verfahren zum Testen von hierarchisch organisierten integrierten Schaltungen und integrierte Schaltungen, geeignet für einen solchen Test
JP2741119B2 (ja) * 1991-09-17 1998-04-15 三菱電機株式会社 バイパススキャンパスおよびそれを用いた集積回路装置
US5534774A (en) * 1992-04-23 1996-07-09 Intel Corporation Apparatus for a test access architecture for testing of modules within integrated circuits
US5627842A (en) * 1993-01-21 1997-05-06 Digital Equipment Corporation Architecture for system-wide standardized intra-module and inter-module fault testing
US5636227A (en) * 1994-07-08 1997-06-03 Advanced Risc Machines Limited Integrated circuit test mechansim and method
US5631912A (en) * 1995-12-19 1997-05-20 Samsung Electronics Co., Ltd. High impedance test mode for JTAG
DE69734379T2 (de) * 1996-08-30 2006-07-06 Texas Instruments Inc., Dallas Vorrichtung zur Prüfung von integrierten Schaltungen

Also Published As

Publication number Publication date
JP3094983B2 (ja) 2000-10-03
JPH11258304A (ja) 1999-09-24
US6381720B1 (en) 2002-04-30

Similar Documents

Publication Publication Date Title
DE2346617C3 (de) Verfahren zur Prüfung der einseitig begrenzten Laufzeitverzögerung einer Funktionseinheit
DE4221748C2 (de) Bypass-Abtastpfad und integrierte Schaltkreiseinrichtung mit mindestens einem solchen Bypass-Abtastpfad
DE69533275T2 (de) Ein Steuergerät zur Durchführung der Abtastprüfung
DE102006009224B4 (de) Auswahl eines Testalgorithmus in einer Steuerung für eingebauten Speicherselbsttest
DE10244757B3 (de) Programmierung eines Speicherbausteins über ein Boundary Scan-Register
DE69530949T2 (de) Vorrichtung und Verfahren zum Testen eines Systems unter Verwendung eines JTAG-Schaltkreises
DE69628034T2 (de) Hochimpedanzmodus für jtag
DE3709032C2 (de)
DE4434927C2 (de) Verfahren zum Testen einer Schaltungsplatine
DE4110151A1 (de) Integrierte halbleiter-schaltkreisvorrichtung mit abtastpfaden, die einzelne steuerbare umgehungen aufweisen
DE102016116717A1 (de) Scan-Ketten-Schaltung, die eine Injektion eines logischen Selbsttestmusters während der Laufzeit unterstützt
DE102004009693A1 (de) Technik zum Kombinieren eines Abtasttests und eines eingebauten Speicherselbsttests
DE60110199T2 (de) Testzugriffs-portsteuerungsvorrichtung (tap) und verfahren zur beseitigung interner intermediärer abtastprüffehler
DE19952262A1 (de) Schaltungssystem und Verfahren zum Prüfen von Mikroprozessoren
DE2902375A1 (de) Logikbaustein fuer integrierte digitalschaltungen
DE69830967T2 (de) Verfahren und System zur Prüfung einer integrierten Schaltung
DE69933349T2 (de) Prüfbares ic mit analogen und digitalen schaltungen
DE69533018T2 (de) Struktur und Leistungsabtastprüfung
DE19911099A1 (de) Testschaltung und -verfahren für eine Systemlogik
EP1430320B1 (de) Elektronischer baustein und verfahren zu dessen qualifizierungsmessung
DE19805500A1 (de) Vielzweck-Eingabe/Ausgabe-Schaltung für das Chiptesten
DE69724575T2 (de) Integrierte Schaltung
DE69925392T2 (de) Abtastprüfung von Vorrichtungen
DE19950838C2 (de) Verfahren und Vorrichtung zur Fehleranalyse digitaler Logikschaltungen
DE60105168T2 (de) Automatische Abtastprüfung von komplexen integrierten Schaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8130 Withdrawal