DE19905719A1 - Integrierte Halbleiterschaltung mit Prüfanschlußflächen zur Erfassung eines Chipfehlers und diesbezügliches Prüfverfahren - Google Patents

Abstract

Wie vorstehend beschrieben wurde, wird eine integrierte Halbleiterschaltung angegeben, die durch eine Prüfung einen nicht fehlerfreien Chip mit einem Chipfehler positiv verwerfen kann, und bei der eine Ausdehnung der Chipgröße und ein Anstieg der Prüfdauer vermieden wird. Die integrierte Halbleiterschaltung beinhaltet Prüfanschlußflächen (3a) zur Erfassung eines Chipfehlers des Chips 1. Die Prüfanschlußflächen (3a) sind auf dem Chip 1 unabhängig von Schnittstellenanschlußflächen (2) ausgebildet, die an eine interne Schaltung oder Stromzuführung über Anschlußflächenzuleitungen (11a) angeschlossen sind. Die Prüfanschlußflächen (3a) sind an die interne Schaltung oder die Stromzuführung durch entlang der Ecken des Chips verlegte Anschlußflächenzuleitungen (11b) angeschlossen.

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung und deren Testverfahren, das mit Leichtigkeit einen Chipfehler erfassen kann.

Fig. 18 zeigt die Draufsicht eines Beispiels eines eine bekannte integrierte Halbleiterschaltung bildenden Chips. In Fig. 18 bezeichnet das Bezugszeichen 1 den Chip einer integrierten Halbleiterschaltung; jedes Bezugszeichen 2 bezeichnet eine auf dem Chip 1 angeordnete Schnittstellenanschlußfläche; und das Bezugszeichen 11a bezeichnet eine Anschlußflächenzuleitung, welche die Schnittstellenanschlußfläche 2 mit einer internen Schaltung oder einer Stromversorgung für den Chip 1 verbindet.

Fig. 17 zeigt eine Draufsicht eines Entwurfs des Chips 1 auf einem Wafer bei einem Herstellungsprozeß der integrierten Halbleiterschaltung. In Fig. 17 bezeichnet das Bezugszeichen 100 einen Wafer; 1a bezeichnet einen fehlerfreien Chip ohne einen Fehler auf dem Wafer 100; und 1b bezeichnet einen nicht fehlerfreien Chip mit einem Fehler auf dem Wafer 100. In Fig. 17 sind nicht fehlerfreie Chips 1b schattiert dargestellt, damit sie von fehlerfreien Chips 1a unterschieden werden können, die nicht schattiert dargestellt sind.

Wie in Fig. 17 gezeigt ist, ist es unvermeidlich, daß einige nicht fehlerfreie Chips 1b mit einem Fehler hergestellt werden, da die rechteckigen Chips 1 auf dem scheibenförmigen Wafer 100 in dem Herstellungsprozeß der integrierten Halbleiterschaltung ausgebildet werden. Daher ist deren Verwerfung notwendig, da sie fehlerbehaftete Produkte darstellen.

Nachstehend wird ein Beispiel für die nicht fehlerfreien Chips 1b beschrieben, wenn die Chips 1 auf dem Wafer 100 ausgebildet werden. Fig. 19 zeigt eine Draufsicht eines Beispiels für die nicht fehlerfreien Chips 1b, welche den Chipfehler aufweisen. Wie in Fig. 19 gezeigt ist, kann in Abhängigkeit des Zustands des Chipfehlers selbst der nicht fehlerfreie Chip 1b mit einem fehlenden Teil als Qualitätsprodukt bei den die bekannte integrierte Halbleiterschaltung bildenden Chips betrachtet werden, da die Schnittstellenanschlußflächen 2 bei einem regulären Test in Abhängigkeit des Zustands des Chipfehlers eine Schnittstelle bilden können, und daher kann ihre interne Schaltung normal arbeiten. Daher wird der Chip 1b als fehlerfrei fehlbeurteilt, was eine hoch zuverlässige Verwerfung des nicht fehlerfreien Chips 1b mit einem Chipfehler unmöglich macht.

Fig. 20 zeigt eine Draufsicht eines weiteren Beispiels des eine bekannte integrierte Halbleiterschaltung bildenden Chips 1, bei dem jenen aus Fig. 18 entsprechende Abschnitte mit den gleichen Bezugszeichen bezeichnet sind und deren Beschreibung hier weggelassen wird. In Fig. 20 bezeichnen die Bezugszeichen 1000 und 1001 Schaltungen wie einen DRAM- Schaltkreis und einen logischen Schaltkreis oder einen analogen Schaltkreis und einen logischen Schaltkreis, die auf dem Chip 1 angeordnet und mit den Schnittstellenschaltflächen 2 über Schaltflächenzuleitungen 11a verbunden sind.

Wenn die Schaltungen 1000 und 1001 in dem Chip 1 getrennt getestet werden und wenn sie beispielsweise ein DRAM- bzw. eine logische Schaltung sind, wird die Prüfung der logischen Schaltung 1001 nicht beeinflußt, obwohl die Prüfung des DRAM-Schaltkreises 1000 gewöhnlich eine Schnittstellenprüfung der mit dem DRAM-Schaltkreis 1000 verbunden Schnittstellenanschlußflächen 2 und eine Schaltungsprüfung des DRAM-Schaltkreises 1000 selbst beinhaltet.

Nachstehend wird ein Fall beschrieben, wenn ein Teil eines derartigen Chips 1 in dem Herstellungsprozeß der Chips 1 auf dem Wafer 100 verloren geht. Fig. 21 zeigt eine Draufsicht eines Beispiels des nicht fehlerfreien Chips 1b mit einem Chipfehler. Selbst ein derartiger nicht fehlerfreier Chip 1b, bei dem ein Teil seiner Schaltung 1001 fehlt, kann eine Schnittstelle über die Schnittstellenanschlußflächen 2 der Schaltung 1000 ausbilden, und die Schaltung 1000 kann normal arbeiten. Folglich wird der Chip 1 als Qualitätsprodukt beurteilt, was für die Prüfung eine positive Verwerfung des Chips 1b mit einem Chipfehler unmöglich macht.

Hierbei kann der Chip 1b mit dem Chipfehler durch Ausführung der Prüfung für die Schaltung 1001 verworfen werden. Dies benötigt jedoch für die Prüfung der Schaltung 1001 Zeit, zusätzlich zu der für die Prüfung der Schaltung 1000 benötigten Zeit, und ist aus diesem Grunde sehr zeitintensiv.

Als relevante Veröffentlichungen für einen Chipfehler erfassende integrierte Halbleiterschaltungen werden beispielhaft die Druckschriften JP-A-5 211 222/1993 und JP-A-4 199 651/1992 angeführt. Die erste offenbart einen Chip mit in den Ecken des Chips ausgebildeten quadratischen Prüfanschlußflächen zur Erfassung des Chipfehlers, und die zweite offenbart einen Chip mit an der Peripherie des Chips ausgebildeten Fehlererfassungsleiterbahnen zur Erfassung des Chipfehlers.

Die vorstehend beschriebenen Anordnungen der bekannten integrierten Halbleiterschaltung weisen die nachstehend beschriebenen Nachteile auf. Zunächst können, abhängig von dem Zustand des Chipfehlers auf dem nicht fehlerfreien Chip 1b, die Schnittstellenanschlußflächen 2 eine Schnittstelle in der regulären Prüfung bilden, wobei die interne Schaltung korrekt arbeitet. Daher kann der Chip 1b als Qualitätsprodukt fehlbeurteilt werden, wodurch das Problem auftritt, daß der nicht fehlerfreie Chip 1b mit einem Chipfehler nicht positiv verworfen werden kann.

Hinsichtlich des die Schaltungen 1000 und 1001 beinhaltenden Chips 1 kann, selbst wenn eine davon (beispielsweise die Schaltung 1001) fehlerbehaftet ist, die andere (Schaltung 1000) die Prüfung ohne Beanstandung durchlaufen, da die Schnittstellenanschlußflächen 2 ihre Schnittstellen ausbilden können und die interne Schaltung ihre normale Betriebsweise erzielen kann. Daher wird der Chip 1 als Qualitätsprodukt beurteilt, was eine positive Verwerfung des Chips 1 mit dem Chipfehler unmöglich macht.

Falls alle Schaltungen 1000 und 1001 auf dem Chip 1 geprüft werden, tritt das Problem eines Langzeitaufwandes für die Prüfung auf.

Die in der Druckschrift JP-A-5 211 222/1993 offenbarte integrierte Halbleiterschaltung, bei der die quadratischen Prüfanschlußflächen in den Ecken des Chips zur Erfassung des Chipfehlers angeordnet sein müssen, weist das Problem auf, daß sie nicht angewendet werden kann, wenn die quadratischen Anschlußflächen aufgrund von Verarbeitungs- oder Produktionsmarkierungen in den Ecken oder Entwurfsvorschriften für die Metallisierung nicht in den Ecken ausgebildet werden können, oder daß, selbst wenn sie angewendet werden kann, die Chipgröße um diesen Betrag ausgedehnt werden muß.

Die in der Druckschrift JP-A-4 199 651/1992 offenbarte integrierte Halbleiterschaltung, bei der die Fehlererfassungsleiterbahnen zur Erfassung des Chipfehlers an der Peripherie des Chips ausgebildet werden müssen, weist das Problem auf, daß die Chipgröße ansteigt, und daß selbst wenn die Fehlererfassungsleiterbahn in einer eingebetteten Schicht zur Vermeidung eines Anstiegs der Chipgröße ausgebildet ist, dies zum Bonden ungeeignet ist, da die Anschlußflächen zu Beulen und Vertiefungen werden.

Der Erfindung liegt daher die Aufgabe zugrunde, die vorstehend angeführten Nachteile zu beseitigen. Daher wird ein integrierte Halbleiterschaltung angegeben, die nicht fehlerfreie Chips mit einem Chipfehler durch eine Prüfung positiv verwerfen kann, und einen Anstieg von Chipgröße und Testdauer vermeidet.

Weiterhin wird ein Prüfungsverfahren zur Erfassung des Chipfehlers der integrierten Halbleiterschaltung mit einer derartigen Anordnung angegeben.

Gemäß einer ersten Ausgestaltung der Erfindung wird eine integrierte Halbleiterschaltung angegeben, mit Schnittstellenanschlußflächen, die auf einem Chip ausgebildet sind, und von denen jede entweder an eine internen Schaltung oder an eine Stromzuführung für den Chip über eine Anschlußflächenzuleitung angeschlossen ist; einer oder mehr ersten Prüfanschlußflächen, die auf dem Chip unabhängig von den Schnittstellenanschlußflächen zur Überprüfung eines Chipfehlers auf dem Chip ausgebildet sind; und ersten Anschlußflächenzuleitungen, von denen jede entlang einer Ecke des Chips zum Anschluß einer der ersten Prüfanschlußflächen an entweder die interne Schaltung oder die Stromzuführung ausgebildet ist.

Hierbei kann die integrierte Halbleiterschaltung zudem mit einer oder mehr zweiten Prüfanschlußflächen, die zur Überprüfung eines Chipfehlers des Chips in Ecken des Chips unabhängig von den ersten Prüfanschlußflächen und den Schnittstellenanschlußflächen ausgebildet sind; und zweiten Anschlußflächenzuleitungen zum Anschließen der in den Ecken des Chips angeordneten zweiten Prüfanschlußflächen entweder an die interne Schaltung oder an die Stromzuführung versehen sein.

Gemäß einer zweiten Ausgestaltung der Erfindung wird eine integrierte Halbleiterschaltung angegeben mit Schnittstellenanschlußflächen, die auf einem Chip ausgebildet sind, und von denen jede entweder an eine interne Schaltung oder an eine Stromzuführung für den Chip über eine Anschlußflächenzuleitung angeschlossen ist; einer Vielzahl von Prüfanschlußflächen die auf dem Chip unabhängig von den Schnittstellenanschlußflächen zur Überprüfung eines Chipfehlers auf dem Chip ausgebildet sind; und Anschlußflächenzuleitungen zum Anschluß der Vielzahl von Prüfanschlußflächen an die Schnittstellenanschlußflächen.

Hierbei können zumindest einige aus der Vielzahl von Prüfanschlußflächen zur Überprüfung eines Chipfehlers des Chips in den Ecken des Chips angeordnet sein.

Jede der Anschlußflächenzuleitungen, die an die Vielzahl von Prüfanschlußflächen zur Überprüfung eines Chipfehlers des Chips angeschlossen sind, können entlang einer Ecke des Chips verlegt sein.

Einige aus der Vielzahl von Prüfanschlußflächen zur Überprüfung eines Chipfehlers des Chips können in Ecken des Chips angeordnet sein, und die Anschlußflächenzuleitungen, an die die Übriggebliebenen aus der Vielzahl von Prüfanschlußflächen angeschlossen sind, können entlang Ecken des Chips verlegt sein.

Gemäß einer dritten Ausgestaltung der Erfindung wird ein Prüfverfahren für eine integrierte Halbleiterschaltung zur Verwerfung eines nicht fehlerfreien Chips durch Erfassung eines Chipfehlers eines Chips unter Verwendung von einem oder mehr Prüfanschlußflächen zur Erfassung eines Chipfehlers auf dem Chip angegeben, das Prüfverfahren ist dabei mit dem Schritt der Erfassung eines Chipfehlers des Chips durch Überprüfung von entweder der Diodenkennlinie einer Schutzschaltung einer internen Schaltung des Chips oder der Kurzschlußkennlinie der Prüfanschlußflächen versehen, wobei die Überprüfung als Schnittstellenprüfung der Prüfanschlußflächen durchgeführt wird.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher beschrieben. Es zeigen:

Fig. 1 eine Draufsicht eines ersten Ausführungsbeispiels des Chips einer integrierten Halbleiterschaltung;

Fig. 2 eine Draufsicht eines Beispiels eines nicht fehlerfreien Chips gemäß dem ersten Ausführungsbeispiel;

Die Fig. 3A und 3B jeweils Teilansichten von vergrößerten Ecken des Chips gemäß dem ersten Ausführungsbeispiels;

Die Fig. 4A und 4B jeweils Teilansichten von einer weiteren vergrößerten Ecke des Chips gemäß dem ersten Ausführungsbeispiel;

Fig. 5 eine Draufsicht eines zweiten Ausführungsbeispiels eines Chips der integrierten Halbleiterschaltung;

Fig. 6 eine Draufsicht eines Beispiels eines nicht fehlerfreien Chips gemäß dem zweiten Ausführungsbeispiel;

Die Fig. 7A und 7B jeweils Teilansichten einer vergrößerten Ecke des Chips gemäß dem zweiten Ausführungsbeispiel;

Die Fig. 8A und 8B jeweils Teilansichten einer weiteren vergrößerten Ecke des Chips gemäß dem zweiten Ausführungsbeispiel;

Fig. 9 eine Draufsicht eines dritten Ausführungsbeispieles eines Chips der integrierten Halbleiterschaltung;

Fig. 10 eine Draufsicht eines Beispiels eines nicht fehlerfreien Chips gemäß dem dritten Ausführungsbeispiel;

Fig. 11 eine Draufsicht eines weiteren Chips gemäß dem dritten Ausführungsbeispiel der integrierten Halbleiterschaltung;

Fig. 12 eine Draufsicht eines vierten Ausführungsbeispiels eines Chips der integrierten Halbleiterschaltung;

Fig. 13 eine Draufsicht eines Beispiels eines nicht fehlerfreien Chips gemäß dem vierten Ausführungsbeispiel;

Fig. 14 eine Draufsicht eines fünften Ausführungsbeispieles eines Chips der integrierten Halbleiterschaltung;

Die Fig. 15A und 15B grafische Darstellungen eines Prüfungsverfahrens gemäß einem sechsten Ausführungsbeispiel der integrierten Halbleiterschaltung;

Die Fig. 16A und 16B grafische Darstellungen eines weiteren Prüfungsverfahrens gemäß dem sechsten Ausführungsbeispiel der integrierten Halbleiterschaltung;

Fig. 17 eine Draufsicht eines erfindungsgemäßen und eines dem Stand der Technik gemäßen Entwurfs für Chips auf einem Wafer bei einem Herstellungsverfahren der integrierten Halbleiterschaltung;

Fig. 18 eine Draufsicht eines Chips einer bekannten integrierten Halbleiterschaltung;

Fig. 19 eine Draufsicht eines nicht fehlerfreien Chips der bekannten integrierten Halbleiterschaltung aus Fig. 18;

Fig. 20 eine Draufsicht einer weiteren bekannten integrierten Halbleiterschaltung; und

Fig. 21 eine Draufsicht eines nicht fehlerfreien Chips der bekannten integrierten Halbleiterschaltung aus Fig. 20.

AUSFÜHRUNGSBEISPIEL 1

Fig. 1 zeigt eine Draufsicht gemäß einem ersten Ausführungsbeispiel eines Chips einer integrierten Halbleiterschaltung. In Fig. 1 bezeichnet das Bezugszeichen 1 einen die integrierte Halbleiterschaltung bildenden Chip. Jedes Bezugszeichen 2 bezeichnet eine auf dem Chip 1 angeordnete Schnittstellenanschlußfläche; und das Bezugszeichen 11a bezeichnet eine Anschlußflächenzuleitung, welche die Schnittstellenanschlußfläche 2 mit einer internen Schaltung oder einer Stromzuführung des Chips 1 verbindet. Diese Bestandteile entsprechen jenen der bekannten integrierten Halbleiterschaltung, welche durch die gleichen Bezugszeichen aus Fig. 18 bezeichnet sind.

In Fig. 1 bezeichnet jedes Bezugszeichen 3a eine Prüfanschlußfläche zur Überprüfung der Chipfehler, die auf dem Chip mit den Schnittstellenanschlußflächen 2 angeordnet ist. Jedes Bezugszeichen 11b bezeichnet eine Anschlußflächenzuleitung, die entlang einer Ecke des Chips 1 zur Verbindung der Prüfanschlußfläche 3a mit der internen Schaltung oder der Stromzuführung des Chips 1 verlegt ist. Die Prüfanschlußflächen 3a können nur zur Überprüfung des Chipfehlers neu bereitgestellt werden oder sie können die Schnittstellenanschlußflächen 2 nutzen, die bereits für die gewöhnliche Schnittstelle bereitgestellt wurden.

Mit dieser Anordnung unterscheidet sich die integrierte Halbleiterschaltung gemäß dem ersten Ausführungsbeispiel von der bekannten dadurch, daß sie auf dem Chip 1 die Prüfanschlußflächen 3a und die Anschlußflächenzuleitungen 11b aufweist, die jeweils entlang der Ecke des Chips 1 zur Verbindung der entsprechenden Prüfanschlußfläche 3a mit der internen Schaltung oder der Stromzuführung des Chips 1 verlegt sind.

Nachstehend wird ein Fall beschrieben, bei dem ein Teil eines derartigen Chips 1 in dem Herstellungsprozeß der Chips 1 auf einem Wafer 100 verloren geht, wie es in Fig. 17 gezeigt ist, wodurch ein nicht fehlerfreier Chip 1b mit einem fehlenden Teil hergestellt wird. Fig. 2 zeigt eine Draufsicht eines Beispiels für den nicht fehlerfreien Chip 1b mit einem Chipfehler. Falls der Chip 1 der nicht fehlerfreie Chip 1b mit einem fehlenden Teil ist, wird die entlang der Ecke des Chips 1b verlegte Anschlußflächenzuleitung 11b durchtrennt. Dies ermöglicht einer Prüfung des Chips 1b unter Verwendung der Prüfanschlußflächen 3a die Erfassung des Chipfehlers, falls ein beliebiger der Anschlußflächenzuleitungen 11b durchtrennt ist, da die Anschlußflächenzuleitungen 11b die Prüfanschlußflächen 3a zur Überprüfung des Chipfehlers mit der internen Schaltung oder der Stromzuführung des Chips 1 verbinden.

Nachstehend wird die Anordnung der Ecke des Chips 1 gemäß dem ersten Ausführungsbeispiel beschrieben. Die Fig. 3A und 3B zeigen jeweils Teilansichten einer vergrößerten Ecke gemäß dem ersten Ausführungsbeispiel des Chips der integrierten Halbleiterschaltung. In den Fig. 3A und 3B bezeichnet das Bezugszeichen 301 eine auf dem Wafer 100 zum Durchtrennen der Chips 1 ausgebildete Chiptrennlinie; und das Bezugszeichen 500 bezeichnet eine Sondennadel, die auf der Prüfanschlußfläche 3a während einer Prüfung plaziert wird. Die übrigen den aus Fig. 2 entsprechenden Abschnitte sind durch die gleichen Bezugszeichen bezeichnet, und ihre Beschreibung wird hier weggelassen.

In Fig. 3A ist die an die Prüfanschlußfläche 3a zur Überprüfung des Chipdefekts angeschlossene Anschlußflächenzuleitung 11b derart verlegt, daß sie von einer Grenzlinie zwischen dem Chip 1 und der Chiptrennlinie 301 um einen Abstand r1 beabstandet ist. Wenn ein derartiger Chip 1 auf dem Wafer 100 gemäß Fig. 17 ausgebildet ist und einen Chipdefekt aufweist, wird die Anschlußflächenzuleitung 11b aufgrund des Chipfehlers durchtrennt. Folglich kann die mit der Prüfanschlußfläche 3a in Kontakt gebrachte Sondennadel 500 nicht die interne Schaltung oder Stromzuführung erreichen. Das bedeutet, daß die Prüfung den Chipfehler erfassen kann, falls die mit der Prüfanschlußfläche 3a verbundene Anschlußflächenzuleitung 11b derart verlegt ist, daß sie um einen Abstand r1 von der Grenzlinie zwischen dem Chip 1 und der Chiptrennlinie 301 beabstandet ist.

Wie in Fig. 3B gezeigt ist, wird im Gegensatz dazu die Anschlußflächenzuleitung 11b nicht in ihrer Gesamtheit durchtrennt, selbst wenn der Chipfehler des Chips 1 stattfindet, falls die an die Prüfanschlußfläche 3a zur Überprüfung des Chipfehlers angeschlossene Anschlußflächenzuleitung 11b derart verlegt ist, daß sie von der Grenzlinie zwischen dem Chip 1 und der Chiptrennlinie 301 um einen Abstand r2 beabstandet ist, wodurch ihre Verbindung intakt bleibt. Folglich kann die mit der Prüfanschlußfläche 3a in Kontakt gebrachte Sondennadel 500 die interne Schaltung oder Stromzuführung erreichen. Dies bedeutet, daß die Prüfung nicht den Chipdefekt erfassen kann, falls die an die Prüfanschlußfläche 3a angeschlossene Anschlußflächenzuleitung 11b derart verlegt ist, daß sie um den Abstand r2 von der Grenze zwischen dem Chip 1 und der Chiptrennlinie 301 beabstandet ist.

Wenn ein beliebiger der Chips 1 auf dem Wafer 100 einen Chipdefekt aufweist, wie es in den Fig. 4A und 4B gezeigt ist, kann der Chipfehler in ähnlicher Weise erfaßt werden, falls die an die Prüfanschlußfläche 3a zur Überprüfung des Chipfehlers angeschlossene Anschlußflächenzuleitung 11b derart verlegt ist, daß sie von der Grenze zwischen dem Chip 1 und der Chiptrennlinie 301 um einen Abstand r3 beabstandet ist, wie es in Fig. 4A gezeigt ist, aber der Chipfehler kann nicht erfaßt werden, falls die Anschlußflächenzuleitung 11b derart verlegt, daß sie von der Grenze um einen Abstand r4 beabstandet ist, wie es in Fig. 4B gezeigt ist.

In Anbetracht des vorstehend beschriebenen wird die Ecke in Verbindung mit dem Abstand von der Grenze zwischen dem Chip 1 und der Chiptrennlinie 301 zu der an die Prüfanschlußfläche 3a angeschlossenen Anschlußflächenzuleitung 11b definiert, wobei der Abstand zur Verwerfung der gesamten nicht fehlerfreien Chips 1b auf dem Wafer 100 mit den gemäß Fig. 17 abgeordneten Chips 1 hinreichend ist.

Daher kann die Prüfung alle nicht fehlerfreien Chips 1b ungeachtet ihrer Lage und ihres Zustandes in Fig. 17 positiv verwerfen, solange sie die Prüfanschlußflächen 3a zur Überprüfung des Chipfehlers und die entlang der Ecken verlegten Anschlußflächenzuleitungen 11b aufweisen. Die Anordnung kann darüber hinaus leicht umgesetzt werden, da sie lediglich die Prüfanschlußflächen 3a und die Anschlußflächenzuleitungen 11b beinhaltet, die an die Prüfanschlußflächen 3a angeschlossen sind und entlang der Ecken des Chips 1 verlegt sind.

Das erste Ausführungsbeispiel kann auch auf den Chip 1 der bekannten integrierten Halbleiterschaltung mit einem in Fig. 20 gezeigten Aufbau angewendet werden. Im Einzelnen kann der nicht fehlerfreie Chip 1b durch Bereitstellung der Prüfanschlußflächen 3a und der Anschlußflächenzuleitungen 11b positiv verworfen werden, die an die Prüfanschlußflächen 3a angeschlossen sind und entlang der Ecken verlegt sind, und in dem die Schnittstellenprüfung unter Verwendung der Prüfanschlußflächen 3a in Verbindung mit der Prüfung der Schaltung 1000 durchgeführt wird. Da die nicht fehlerfreien Chips 1b bei der Prüfung der Schaltung 1000 verworfen werden können, kann daher die Prüfung der Schaltung 1001 weggelassen werden, was eine Zeitersparnis bei der gesamten Prüfungsdauer ermöglicht.

Da jeder der Chips 1 nicht nur die Prüfanschlußflächen 3a zur Überprüfung des Chipfehlers aufweist, sondern auch die Anschlußflächenzuleitungen 11b in den Ecken, die an die Prüfanschlußflächen 3a angeschlossen sind, ist es weiterhin nicht nötig, die Prüfanschlußflächen 3a in den Ecken bereitzustellen. Dies ermöglicht eine Benutzung der Chips 1, bei denen die Prüfanschlußflächen 3a aufgrund von Verarbeitungs- oder Produktionsmarkierungen oder Entwurfsvorschriften für die Metallisierung in den Ecken der Chips nicht dort ausgebildet werden können, wodurch eine Ausdehnung der Chipgröße vermieden wird.

Die Prüfanschlußflächen 3a können nur zur Überprüfung des Chipfehlers neu bereitgestellt werden, oder sie können die Schnittstellenanschlußflächen benutzen, was ebenso wirkungsvoll zur Vermeidung einer Ausdehnung der Chipgröße ist.

Wie es vorstehend beschrieben ist, bietet das erste Ausführungsbeispiel den Vorteil einer möglichen Umsetzung einer integrierten Halbleiterschaltung, welche die nicht fehlerfreien Chips 1b mit Chipfehler positiv verwerfen kann, und vermeidet eine Ausdehnung der Chipgröße und einen Anstieg der Prüfungsdauer.

AUSFÜHRUNGSBEISPIEL 2

Obwohl bei dem vorstehend beschriebenen ersten Ausführungsbeispiel der Chip 1 die Prüfanschlußflächen 3a zur Überprüfung des Chipfehlers und die entlang jeder Ecke des Chips 1 zum Anschließen der Prüfanschlußflächen 3a mit der internen Schaltung oder der Stromversorgung verlegten Anschlußflächenzuleitungen 11b aufweist, können einige der Prüfanschlußflächen 3a zur Überprüfung des Chipfehlers in den Ecken des Chips 1 angeordnet werden.

Fig. 5 zeigt eine Draufsicht eines derartigen zweiten Ausführungsbeispieles des Chips der integrierten Halbleiterschaltung. In Fig. 5 bezeichnet jedes Bezugszeichen 3b eine in eine Ecke des Chips 1 zur Überprüfung des Chipfehlers angeordneten Prüfanschlußfläche; und das Bezugszeichen 11c bezeichnet eine die Prüfanschlußfläche 3b an die interne Schaltung oder Stromzuführung des Chips 1 anschließende Anschlußflächenzuleitung. Die Prüfanschlußflächen 3b können ähnlich den Prüfanschlußflächen 3a nur zur Überprüfung des Chipfehlers neu bereitgestellt werden oder sie können die Schnittstellenanschlußflächen nutzen, die bereits für die gewöhnliche Schnittstelle bereitgestellt wurden.

Bei dem zweiten Ausführungsbeispiel sind die Prüfanschlußflächen 3b zur Überprüfung des Chipfehlers in zwei gegenüberliegenden Ecken des Chips 1 angeordnet und die Anschlußflächenzuleitungen 11c sind nicht entlang dieser Ecken verlegt. Demgegenüber sind in den anderen beiden gegenüberliegenden Ecken des Chips 1 die Anschlußflächenzuleitungen 11b entlang dieser Ecken verlegt und an die Prüfanschlußflächen 3a angeschlossen. Da die verbleibenden Abschnitte aus Fig. 5 jenen aus Fig. 1 gleich sind, sind sie durch die gleichen Bezugszeichen bezeichnet und ihre Beschreibung ist hier weggelassen.

Nachstehend wird ein Fall beschrieben, bei dem ein Teil eines derartigen Chips 1 in dem Herstellungsprozeß des Chips 1 auf dem in Fig. 17 gezeigten Wafer 100 verloren geht. Fig. 6 zeigt eine Draufsicht eines Beispiels des nicht fehlerfreien Chips 1b mit einem Chipfehler. Falls der Chip 1 der nicht fehlerfreie Chip 1b mit einem fehlenden Teil ist, ist zumindest eine der in den Ecken des Chips 1b zur Erfassung des Chipfehlers bereitgestellten Prüfanschlußflächen 3b weg oder fehlerhaft. Daher kann eine Prüfung unter Verwendung der Prüfanschlußfläche 3b in der Ecke des Chips 1b nicht ausgeführt werden. Dies ermöglicht der Prüfung des Chips 1 unter Verwendung der Prüfanschlußfläche 3b die Erfassung des fehlerhaften Chips.

Nachstehend wird die Anordnung der Ecke der Chips 1 gemäß dem zweiten Ausführungsbeispiel beschrieben. Die Fig. 7A und 7B sind jeweils Teilansichten einer vergrößerten Ecke gemäß dem zweiten Ausführungsbeispiel des Chips 1 der integrierten Halbleiterschaltung. In den Fig. 7A und 7B sind denen aus den Fig. 3A, 3B und 6 entsprechende Abschnitte durch die gleichen Bezugszeichen bezeichnet und deren Beschreibung wurde nachstehend weggelassen.

In Fig. 7A wurde die Prüfanschlußfläche 3b zur Überprüfung des Chipfehlers derart angeordnet, daß sie von der Grenzlinie von dem Chip 1 und der Chiptrennlinie 301 durch einen Abstand r5 beabstandet ist. Falls ein derartiger Chip 1 auf dem Wafer 100 ausgebildet ist und den Chipfehler aufweist, fehlt aufgrund des in Fig. 7A gezeigten Chipfehlers ein größeres Stück der Prüfanschlußfläche 3b. Daher kann die Sondennadel 500 die Prüfanschlußfläche 3b ungeachtet eines Versuches nicht kontaktieren. Folglich kann die Prüfung den Chipfehler erfassen, falls die Prüfanschlußfläche 3b in der Ecke des Chips 1 derart angeordnet ist, daß er um den Abstand r5 von der Grenze zwischen dem Chip 1 und der Chiptrennlinie 301 beabstandet ist.

Wie in Fig. 7B gezeigt ist, ist im Gegensatz dazu die Prüfanschlußfläche 3b selbst dann vorhanden, wenn der Chip den Chipfehler aufweist, falls die Prüfanschlußfläche 3b zur Überprüfung des Chipfehlers derart angeordnet ist, daß sie von der Grenzlinie zwischen dem Chip 1 und der Chiptrennlinie 301 um einen Abstand r6 beabstandet ist. Daher kann die Sondennadel 500 die interne Schaltung oder die Stromversorgung des Chips 1 erreichen, wenn sie mit der Prüfanschlußfläche 3b in Kontakt gebracht wird. Demzufolge kann die Prüfung nicht den Chipfehler erfassen, wenn die Prüfanschlußfläche 3b in der Ecke des Chips 1 derart angeordnet ist, daß sie um den Abstand r6 von der Grenze zwischen dem Chip 1 und der Chiptrennlinie 301 beabstandet ist.

Wenn ein beliebiger der Chips 1 auf dem Wafer 100 einen Chipfehler aufweist, wie es in den Fig. 8A und 8B gezeigt ist, kann der Chipfehler auf ähnliche Weise erfaßt werden, falls die Prüfanschlußfläche 3b zur Überprüfung des Chipfehlers in der Ecke des Chips 1b derart angeordnet ist, daß sie von der Grenze zwischen dem Chip 1 und der Chiptrennlinie 301 um einen Abstand r7 gemäß Fig. 8A beabstandet ist, aber der Chipfehler kann nicht erfaßt werden, falls die Prüfanschlußfläche 3b derart angeordnet ist, daß sie von der Grenze um einen Abstand r8 gemäß Fig. 8B beabstandet ist.

In Anbetracht des vorstehend beschriebenen wird die Ecke in Verbindung mit dem Abstand von der Grenze zwischen dem Chip 1 und der Chiptrennlinie 301 zu der in der Ecke des Chips 1b zu Erfassung des Chipfehlers bereitgestellten Prüfanschlußfläche 3b definiert, wobei dieser Abstand zur Verwerfung der gesamten nicht fehlerfreien Chips 1b auf dem Wafer 100 mit den gemäß Fig. 17 angeordneten Chips 1 hinreichend ist.

Daher kann wie in dem vorstehend beschriebenen ersten Ausführungsbeispiel das zweite Ausführungsbeispiel durch die Prüfung aller nicht fehlerfreien Chips 1b mit einem Chipfehler eine positive Verwerfung bereitstellen, und eine Umsetzung unter Vermeidung einer Ausdehnung der Chipgröße und eines Anstieges der Prüfdauer die integrierte Halbleiterschaltung angeben. Da die Ecken des Chips 1 entweder mit den Prüfanschlußflächen 3b oder den von den Prüfanschlußflächen 3a heraus geführten Anschlußflächenzuleitungen 11b zu versehen sind, weist das zweite Ausführungsbeispiel darüber hinaus den Vorteil einer Verbesserung im Flexibilitätsgrad beim Vorrichtungsentwurf auf.

AUSFÜHRUNGSBEISPIEL 3

Fig. 9 zeigt eine Draufsicht eines dritten Ausführungsbeispiels des Chips der integrierten Halbleiterschaltung, bei der die den aus Fig. 1 entsprechenden Abschnitte mit den gleichen Bezugszeichen bezeichnet sind und deren Beschreibung nachstehend weggelassen ist. In Fig. 9 bezeichnet jedes Bezugszeichen 3c eine in einer Ecke des Chips 1 zur Überprüfung des Chipfehlers angeordnete Prüfanschlußfläche; und das Bezugszeichen 11d bezeichnet eine die Prüfanschlußfläche 3c an einer Schnittstellenanschlußfläche 2 anschließende Anschlußflächenzuleitung. Daher sind die in den Ecken des Chips 1 angeordneten Prüfanschlußflächen 3c jeweils an die interne Schaltung oder die Stromzuführung des Chips 1 durch die Anschlußflächenzuleitung 11d, die Schnittstellenanschlußfläche 2 und die Anschlußflächenzuleitung 11a angeschlossen.

Nachstehend wird ein Fall beschrieben, bei dem ein Teil eines derartigen Chips 1 bei dem Herstellungsprozeß des Chips 1 auf dem Wafer 100 gemäß Fig. 17 verloren gegangen ist. Fig. 10 zeigt eine Draufsicht eines Beispiels des nicht fehlerfreien Chips 1b mit einem Chipfehler. Falls der Chip 1 der nicht fehlerfreie Chip 1b mit einem fehlenden Teil ist, ist zumindest eine der in den Ecken des Chips 1b zur Erfassung des Chipfehlers bereitgestellten Prüfanschlußflächen 3c weg oder fehlerhaft.

Daher kann eine Prüfung unter Verendung der Prüfanschlußfläche 3c in der Ecke des Chips 1 nicht ausgeführt werden. Dies ermöglicht der Prüfung des Chips unter Verwendung der Prüfanschlußfläche 3c die Erfassung eines fehlerhaften Chips. Daher kann die Prüfung alle nicht fehlerfreien Chips 1b ungeachtet ihrer Lage und ihres Zustandes in Fig. 17 positiv verwerfen, da sie die Prüfanschlußflächen 3c zur Überprüfung des Chipfehlers und die sie an die Schnittstellenanschlußflächen 2 anschließenden Anschlußflächenzuleitungen 11d aufweisen.

Der Aufbau kann darüber hinaus leicht umgesetzt werden, da er lediglich die in den Ecken des Chips 1 zur Erfassung des Chipfehlers angeordneten Prüfanschlußflächen 3c und die diese an die Schnittstellenanschlußflächen 2 anschließenden Anschlußflächenzuleitungen 11d beinhalten.

Das dritte Ausführungsbeispiel ist auch auf den Chip 1 der bekannten integrierten Halbleiterschaltung mit dem in Fig. 20 gezeigten Aufbau anwendbar. Insbesondere kann der nicht fehlerhafte Chip 1b positiv verworfen werden, indem in den Ecken des Chips 1 die Prüfanschlußflächen 3c zur Erfassung des Chipfehlers und die diese an Schnittstellenanschlußflächen 2 anschließenden Anschlußflächenzuleitungen 11c bereitgestellt werden, und indem die Prüfung unter Verwendung der Prüfanschlußflächen 3c in Verbindung mit der Prüfung der Schaltung 1000 durchgeführt wird. Da die nicht fehlerfreien Chips 1b bei der Prüfung der Schaltung 1000 verworfen werden können, kann daher die Prüfung der Schaltung 1001 weggelassen werden, was eine Ersparnis bei der gesamten Prüfungsdauer ermöglicht.

Darüber hinaus können die in den Ecken des Chips 1 zur Erfassung des Chipdefektes angeordneten Prüfanschlußflächen 3c klein ausgebildet werden, da sie bei der Produktion nicht gebondet werden müssen. Folglich können sie in den Ecken des Chips anstatt der Verarbeitungs- oder Produktionsmarkierungen in den Ecken des Chips 1 angeordnet werden, wodurch eine Ausdehnung der Chipgröße vermieden wird.

Da die in den Ecken des Chips 1 angeordneten Prüfanschlußflächen 3c an die Schnittstellenanschlußflächen 2 über die Anschlußflächenzuleitungen 11d angeschlossen sind, beeinflussen diese weiterhin die Lage der Schnittstellenanschlußflächen 2 nicht. Dies ist dann vorteilhaft, wenn von der internen Schaltung keine Leiterbahnen herausgeführt werden können, oder die Schnittstellenanschlußflächen aufgrund von Entwurfsvorschriften für die Metallisierung oder dergleichen nicht verlagert werden können, und es dient zu einer Vermeidung der Ausdehnung der Chipgröße.

Darüber hinaus ermöglichen die in den Ecken angeordneten Prüfanschlußflächen 3c eine Vielzahl an Prüfwiederholungen. Für die Prüfung des in Fig. 20 gezeigten und eine Vielzahl interner Schaltungen 1000 und 1001 beinhaltenden Chips 1 ist es im Einzelnen nötig, daß sie zweimal oder häufiger durch Anlegen der Sondennadel an die Schnittstellenanschlußflächen 2 durchgeführt wird, was die Schnittstellenanschlußflächen 2 beeinträchtigt. Hierbei können die Prüfanschlußflächen 3c die Beschädigung und damit die widrige Wirkung auf das Bonding aufgrund dieser Beschädigung vermeiden.

Wie vorstehend beschrieben ist, bietet das dritte Ausführungsbeispiel den Vorteil, daß eine integrierte Halbleiterschaltung umgesetzt werden kann, welche die nicht fehlerfreien Chips 1b mit dem Chipfehler positiv verwerfen kann und eine Ausdehnung der Chipgröße und einen Anstieg der Testdauer vermeidet, und die zwei oder mehr Prüfungen aushält.

Obwohl die Prüfanschlußflächen 3c zur Überprüfung des Chipdefektes gemäß der vorstehenden Beschreibung in den Ecken des Chips 1 angeordnet sind, ist dies nicht wesentlich. Wenn die Schnittstellenanschlußflächen 2 in den Ecken angeordnet sind, wie es in Fig. 11 gezeigt ist, können beispielsweise die Prüfanschlußflächen 3c an anderen Stellen als in den Ecken ausgebildet sein, und an die Schnittstellenanschlußflächen 2 über die Anschlußflächenzuleitungen 11d angeschlossen sein, wodurch eine ähnliche Wirkung erzielt wird.

AUSFÜHRUNGSBEISPIEL 4

Fig. 12 zeigt eine Draufsicht des vierten Ausführungsbeispiels des Chips der integrierten Halbleiterschaltung, bei der die den aus Fig. 1 entsprechenden Abschnitte durch die gleichen Bezugszeichen bezeichnet sind und deren Beschreibung nachstehend weggelassen wird. In Fig. 12 bezeichnet jedes Bezugszeichen 3d eine Prüfanschlußfläche zur Überprüfung des Chipdefekts; und das Bezugszeichen 11e bezeichnet ein entlang der Ecke des Chips 1 verlegte und die Prüfanschlußfläche 3d an die Schnittstellenanschlußfläche 2 anschließende Anschlußflächenzuleitung. Daher sind die Prüfanschlußflächen 3d jeweils an die interne Schaltung oder die Stromzuführung des Chips 1 über die Schnittstellenanschlußfläche 2 und die Anschlußflächenzuleitung 11a angeschlossen.

Nachstehend wird ein Fall beschrieben, bei dem ein Teil eines derartigen Chips 1 bei dem Herstellungsverfahren des Chips 1 auf dem Wafer 100 gemäß Fig. 17 verloren gegangen ist. Fig. 13 zeigt eine Draufsicht eines Beispieles des nicht fehlerfreien Chips 1b mit einem Chipfehler. Falls der Chip 1 der nicht fehlerfreie Chip 1b mit dem fehlenden Teil ist, wie in Fig. 13 gezeigt ist, ist zumindest eine der entlang der Ecken verlegten Anschlußzuleitungen 11e durchtrennt.

Da die entlang der Ecken verlegten Anschlußflächenzuleitungen 11e die Prüfanschlußflächen 3d an die Schnittstellenanschlußflächen 2 anschließen, kann ein fehlerhafter Chip 1b durch die Erfassung seiner Abtrennung über die Prüfung des Chips 1 unter Verwendung der Prüfanschlußflächen 3d entdeckt werden. Daher kann die Prüfung alle nicht fehlerfreien Chips 1b ungeachtet ihrer Lage und ihres Zustandes in Fig. 17 positiv verwerfen, da diese die Prüfanschlußflächen 3d und die sie an die Schnittstellenanschlußflächen 2 anschließenden Anschlußflächenzuleitungen 11e aufweisen.

Darüber hinaus kann das vierte Ausführungsbeispiel der integrierten Halbleiterschaltung leicht umgesetzt werden, da sie lediglich die Prüfanschlußflächen 3d zur Erfassung des Chipfehlers beinhaltet, und diese an die Schnittstellenanschlußflächen 2 über die Anschlußflächenzuleitungen 11e angeschlossen sind.

Das vierte Ausführungsbeispiel ist auch auf den Chip 1 der bekannten integrierten Halbleiterschaltung mit einem in Fig. 20 gezeigten Aufbau anwendbar. Im Einzelnen kann der nicht fehlerfreie Chip 1b positiv verworfen werden, indem der Chip 1 mit den Prüfanschlußflächen 3d zur Erfassung des Chipfehlers sowie mit den entlang der Ecken des Chips 1 zum Anschluß der Prüfanschlußflächen an die Schnittstellenanschlußflächen 2 verlegten Anschlußflächenzuleitungen 11e versehen ist, und indem die Schnittstellenprüfung unter Verwendung der Prüfanschlußflächen 3d in Verbindung mit der Prüfung der Schaltung 1090 ausgeführt wird. Da die nicht fehlerfreien Chips 1b in der Prüfung der Schaltung 1000 verworfen werden können, kann die Prüfung der Schaltung 1001 weggelassen werden, was eine Zeitersparnis bei der gesamten Prüfungsdauer ermöglicht.

Wie bei dem vorstehenden dritten Ausführungsbeispiel können zusätzlich die auf dem Chip zur Erfassung des Chipfehlers angeordneten Prüfanschlußflächen 3d mit kleiner Fläche ausgebildet werden, da sie bei der Produktion nicht gebondet werden müssen, wie in Ausführungsbeispiel 3.

Abgesehen davon ist eine Anordnung der Prüfanschlußflächen 3d in den Ecken unnötig, da sie an die Schnittstellenanschlußflächen 2 über die entlang der Ecken des Chips 1 verlegten Anschlußflächenzuleitungen 11e angeschlossen sind. Dies bietet den Vorteil, daß eine Ausdehnung der Chipgröße verhindert werden kann, für den Fall, daß die Prüfanschlußflächen 3d aufgrund von Verarbeitungs- oder Produktionsmarkierungen oder Entwurfsvorschriften für die Metallisierung in den Ecken des Chips 1 dort nicht angeordnet werden können.

Da die Prüfanschlußflächen 3d zur Überprüfung des Chipfehlers an die Schnittstellenanschlußflächen 2 über die Anschlußflächenzuleitungen 11e angeschlossen sind, beeinflussen sie weiterhin nicht die Lage der Schnittstellenanschlußflächen 2. Dies ist dann vorteilhaft, wenn von der internen Schaltung keine Leiterbahnen herausgeführt werden können oder die Schnittstellenanschlußflächen 2 aufgrund von Entwurfsvorschriften für die Metallisierung oder dergleichen nicht bewegt werden können, und dient zur Vermeidung einer Ausdehnung der Chipgröße.

Überdies ermöglichen die Prüfanschlußflächen 3d eine zweimalige oder häufigere Durchführung der Prüfungen. Im Einzelnen ist es für die Prüfung des in Fig. 20 gezeigten und eine Vielzahl von internen Schaltungen 1000 und 1001 beinhaltenden Chips 1 nötig, das sie zweimal oder häufiger durch Anlegen der Sondennadel an die Schnittstellenanschlußflächen 2 ausgeführt wird, was diese beeinträchtigt. Dabei können die Prüfanschlußflächen 3c eine Beschädigung vermeiden, und damit eine widrige Wirkung auf das Bonden aufgrund der Beschädigung.

Wie vorstehend beschrieben ist, bietet das vierte Ausführungsbeispiel den Vorteil, daß eine integrierte Halbleiterschaltung umgesetzt werden kann, welche die nicht fehlerfreien Chips 1b mit dem Chipfehler positiv verwerfen kann sowie eine Ausdehnung der Chipgröße und ein Anstieg der Prüfdauer vermeidet, und die zwei oder mehrere Prüfungen aushält.

AUSFÜHRUNGSBEISPIEL 5

Obwohl das vorstehend beschriebene vierte Ausführungsbeispiel die Prüfanschlußflächen 3d auf dem Chip 1 zur Erfassung seines Chipfehlers und die entlang den Ecken des Chips zum Anschluß der Prüfanschlußflächen 3d an die Schnittstellenanschlußflächen 2 verlegten Anschlußflächenzuleitungen 11e aufweist, ist es ebenfalls möglich, eine oder mehrere Prüfanschlußflächen 3d durch die in den Ecken angeordneten Prüfanschlußflächen 3c zu ersetzten, wie bei dem vorstehend beschriebenen dritten Ausführungsbeispiel, und die Prüfanschlußflächen 3d an die Schnittstellenanschlußflächen 2 über die Anschlußflächenzuleitungen 11d anzuschließen.

Fig. 14 zeigt eine Draufsicht eines fünften Ausführungsbeispiels des Chips der integrierten Halbleiterschaltung. Das fünfte Ausführungsbeispiel ist eine Verbindung der vorstehend beschriebenen Ausführungsbeispiele 3 und 4, bei dem die denen aus den Fig. 9 und 12 entsprechenden Abschnitte durch die gleichen Bezugszeichen bezeichnet sind und deren Beschreibung nachstehend weggelassen ist.

Wie in Fig. 14 gezeigt ist, sind die Schnittstellenanschlußflächen 2 und die Prüfanschlußflächen 3c und 3d zur Überprüfung des Chipdefektes auf dem Chip 1 angeordnet. Die Schnittstellenanschlußflächen 2 sind an die interne Schaltung oder die Stromzuführung über die Anschlußflächenzuleitungen 11a angeschlossen. Die in den Ecken angeordneten Prüfanschlußflächen 3c sind an die Schnittstellenanschlußflächen 2 über die Anschlußflächenzuleitungen 11d angeschlossen, und die übrigen Prüfanschlußflächen 3d sind an die Schnittstellenanschlußflächen 2 über die entlang den Ecken des Chips 1 verlegten Anschlußflächenzuleitungen 11e angeschlossen.

Wie in den vorstehend beschriebenen Ausführungsbeispielen 3 und 4 bietet das fünfte Ausführungsbeispiel den Vorteil, daß eine integrierte Halbleiterschaltung umgesetzt werden kann, die nicht fehlerfreie Chips 1b mit dem Chipfehler positiv verwerfen kann und eine Ausdehnung der Chipgröße und ein Anstieg der Prüfdauer vermeidet, und die zwei oder mehr Prüfungen aushält. Zusätzlich weist es den Vorteil auf, daß das Ausmaß der Flexibilität beim Entwurf verbessert werden kann, da die Ecken des Chips 1 entweder mit dem Prüfanschlußflächen 3c oder den von den Prüfanschlußflächen 3d herausgeführten Anschlußflächenzuleitungen 11e versehen werden kann.

AUSFÜHRUNGSBEISPIEL 6

Während bei den vorstehend angeführten Ausführungsbeispielen eine integrierte Halbleiterschaltung beschrieben ist, welche den Chipfehler mit Leichtigkeit erfassen kann, werden nachstehend Prüfungsverfahren zur Überprüfung des Chipfehlers der integrierten Halbleiterschaltung beschrieben. Das Prüfungsverfahren gemäß dem sechsten Ausführungsbeispiel für die integrierte Halbleiterschaltung führt die Schnittstellenprüfung der Prüfanschlußflächen 3a bis 3d zur Erfassung des Chipfehlers in den vorstehend angeführten Ausführungsbeispielen 1 bis 5 durch. Die Fig. 15A und 15B sowie 16A und 16B zeigen Beispiele des Schnittstellenprüfverfahrens für die Prüfanschlußflächen 3a bis 3d.

Fig. 15A zeigt ein Schnittstellenprüfverfahren unter Verwendung der Prüfanschlußflächen 3a bis 3d, welches Gebrauch von den Eigenschaften der Schutzschaltung einer Eingabeschaltung macht, und Fig. 15B zeigt die Stromspannungskennlinie der Schutzschaltung. In Fig. 15A bezeichnet das Bezugszeichen 1 einen der Prüfung unterworfenen Chip; und das Bezugszeichen 2 bezeichnet eine Schnittstellenanschlußfläche. Das Bezugszeichen 3 bezeichnet eine beliebige der Prüfanschlußflächen 3a bis 3d zur Überprüfung des Chipfehlers. Das Bezugszeichen 201 bezeichnet einen p-Kanaltransistor und das Bezugszeichen 202 bezeichnet einen n-Kanaltransistor, welche eine Eingabeschaltung bilden. Jedes Bezugszeichen 203 bezeichnet eine die Schutzschaltung der Eingabeschaltung bildende Diode; und das Bezugszeichen 204 bezeichnet eine an die Schnittstellenanschlußfläche 2 angeschlossene Masseelektrode.

Die Prüfanschlußfläche 3 zur Überprüfung des Chipfehlers ist auf dem Chip 1 angeordnet, und an den Eingang (Gate) der aus dem p-Kanaltransistor und dem n-Kanaltransistor 202 bestehenden Eingabeschaltung angeschlossen. Die Prüfanschlußfläche 3 ist außerdem an die Anode (Eingang) einer ersten Diode der Schutzschaltung 203 und an die Kathode (Ausgang) einer zweiten Diode davon angeschlossen. Die Sourceelektrode des die Eingabeschaltung bildenden n- Kanaltransistors 202 ist an die Schnittstellenanschlußfläche 2 angeschlossen. Die Schnittstellenanschlußfläche 2 wird während der Schnittstellenprüfung an die Masseelektrode 204 zur Messung der Strom-Spannungskennlinie (Diodenkennlinie) der Schutzschaltung 203 angeschlossen, wie es in Fig. 15B gezeigt ist, wodurch die Schnittstelle überprüft wird.

Obwohl die Schnittstellenüberprüfung der Eingabeschaltung vorstehend beschrieben ist, kann anstatt dessen die Schnittstellenüberprüfung einer Ausgabeschaltung durchgeführt werden. Dabei kann die Schnittstelle durch Messung der Strom-Spannungskennlinie (Diodenkennlinie) der Schutzschaltung oder der Ausgabetransistoren überprüft werden.

Fig. 16A zeigt ein Schnittstellenprüfverfahren für die Prüfanschlußfläche 3 zur Überprüfung des Chipfehlers, bei dem ein Kurzschluß zwischen der Prüfanschlußfläche 3 und einer weiteren an die Prüfanschlußfläche angeschlossenen Schnittstellenanschlußfläche 2 erfaßt wird, und Fig. 16B zeigt die da zugehörige Strom-Spannungskennlinie (Kurzschlußkennlinie). In Fig. 16A sind die denen aus Fig. 15A entsprechenden Bestandteile durch die gleichen Bezugszeichen bezeichnet und ihre Beschreibung ist nachstehend weggelassen.

Bei der Schnittstellenprüfung wird die Schnittstellenanschlußfläche 2 an die Masseelektrode 204 angeschlossen und die Spannung V wird an die Prüfanschlußfläche 3 des Chips 1 angelegt. Dann wird die Strom-Spannungskennlinie (Kurzschlußkennlinie) zur Überprüfung der Schnittstelle gemessen, wie es in Fig. 16B gezeigt ist.

Wie es vorstehend beschrieben wurde, kann unter Verwendung des Verfahrens zur Überprüfung der Diodenkennlinie oder der Kurzschlußkennlinie die Schnittstellenprüfung der Prüfanschlußfläche 3 zur Erfassung des Chipfehlers den nicht fehlerfreien Chip mit einer einfachen Prüfung positiv verwerfen, und es bietet sich der Vorteil, die Überprüfung in einer kurzen Zeit durchzuführen.

Wie vorstehend beschrieben wurde, wird eine integrierte Halbleiterschaltung angegeben, die durch eine Prüfung einen nicht fehlerfreien Chip mit einem Chipfehler positiv verwerfen kann, und bei der eine Ausdehnung der Chipgröße und ein Anstieg der Prüfdauer vermieden wird. Die integrierte Halbleiterschaltung beinhaltet Prüfanschlußflächen 3a zur Erfassung eines Chipfehlers des Chips 1. Die Prüfanschlußflächen 3a sind auf dem Chip 1 unabhängig von Schnittstellenanschlußflächen 2 ausgebildet, die an eine interne Schaltung oder Stromzuführung über Anschlußflächenzuleitungen 11a angeschlossen sind. Die Prüfanschlußflächen 3a sind an die interne Schaltung oder die Stromzuführung durch entlang der Ecken des Chips verlegte Anschlußflächenzuleitungen 11b angeschlossen.

Claims (7)

1. Integrierte Halbleiterschaltung mit
Schnittstellenanschlußflächen (2), die auf einem Chip (1) ausgebildet sind und von denen jede entweder an eine internen Schaltung oder an eine Stromzuführung für den Chip über eine Anschlußflächenzuleitung (11a) angeschlossen ist;
einer oder mehr ersten Prüfanschlußflächen (3a), die auf dem Chip unabhängig von den Schnittstellenanschlußflächen zur Überprüfung eines Chipfehlers auf dem Chip ausgebildet sind; und
ersten Anschlußflächenzuleitungen (11b), von denen jede entlang einer Ecke des Chips zum Anschluß einer der ersten Prüfanschlußflächen an entweder die interne Schaltung oder die Stromzuführung ausgebildet ist.

2. Integrierte Halbleiterschaltung nach Anspruch 1, zudem mit
einer oder mehr zweiten Prüfanschlußflächen (3b), die zur Überprüfung eines Chipfehlers des Chips in Ecken des Chips unabhängig von den ersten Prüfanschlußflächen und den Schnittstellenanschlußflächen ausgebildet sind; und
zweiten Anschlußflächenzuleitungen (11c) zum Anschließen der in den Ecken des Chips angeordneten zweiten Prüfanschlußflächen entweder an die interne Schaltung oder an die Stromzuführung.

3. Integrierte Halbleiterschaltung mit
Schnittstellenanschlußflächen (2), die auf einem Chip ausgebildet sind und von denen jede entweder an eine internen Schaltung oder an eine Stromzuführung für den Chip über eine Anschlußflächenzuleitung (11a) angeschlossen ist;
einer Vielzahl von Prüfanschlußflächen (3c, 3d) die auf dem Chip unabhängig von den Schnittstellenanschlußflächen zur Überprüfung eines Chipfehlers auf dem Chip ausgebildet sind; und
Anschlußflächenzuleitungen (11d, 11e) zum Anschluß der Vielzahl von Prüfanschlußflächen an die Schnittstellenanschlußflächen.

4. Integrierte Halbleiterschaltung nach Anspruch 3, wobei zumindest einige aus der Vielzahl von Prüfanschlußflächen (3c) zur Überprüfung eines Chipfehlers des Chips in den Ecken des Chips angeordnet sind.

5. Integrierte Halbleiterschaltung nach Anspruch 3, wobei jede der Anschlußflächenzuleitungen (11e), die an die Vielzahl von Prüfanschlußflächen (3d) zur Überprüfung eines Chipfehlers des Chips angeschlossen sind, entlang einer Ecke des Chips verlegt ist.

6. Integrierte Halbleiterschaltung nach Anspruch 3, wobei einige aus der Vielzahl von Prüfanschlußflächen (3c) zur Überprüfung eines Chipfehlers des Chips in den Ecken des Chips angeordnet sind, und die Anschlußflächenzuleitungen (11e), an die die Übriggebliebenen aus der Vielzahl von Prüfanschlußflächen (3d) angeschlossen sind, entlang der Ecken des Chips verlegt sind.

7. Prüfverfahren für eine integrierte Halbleiterschaltung zur Verwerfung eines nicht fehlerfreien Chips durch Erfassung eines Chipfehlers eines Chips (1) unter Verwendung von einem oder mehr Prüfanschlußflächen (3a-3d) zur Erfassung eines Chipfehlers auf dem Chip, das Prüfverfahren ist dabei mit dem Schritt der Erfassung eines Chipfehlers des Chips durch Überprüfung von entweder der Diodenkennlinie eines Schutzschaltung einer internen Schaltung das Chips oder der Kurzschlußkennlinie der Prüfanschlußflächen, wobei die Überprüfung als Schnittstellenprüfung der Prüfanschlußflächen durchgeführt wird.