-
Die
vorliegende Erfindung betrifft allgemein das Feld der Telekommunikation
und insbesondere ein Echolöschen
in Telefoniesystemen.
-
In
EP 0505 884 A2 ist
eine arithmetische Schaltung beschrieben, enthaltend ein erstes
Datenbusmittel mit einer Vielzahl von Signalleitungen zum Transferieren
von Daten, eine Speichervorrichtung, enthaltend eine Vielzahl von
Speicherzellen, zum Speichern von Daten, wobei die Speichervorrichtung
Daten von einer Speicherzelle ausgibt, die gemäß einer zugeführten Adresse
ausgewählt
ist, ferner eine Arithmetikeinheit mit einem ersten Eingangsanschluss
zum Empfangen von Daten der ersten Datenbusvorrichtung und einem
zweiten Eingangsanschluss zum Empfangen von Daten von der ausgewählten Speicherzelle,
wobei die Arithmetikeinheit eine Berechnung anhand der Daten von
der Speicherzelle und der Daten von der ersten Datenbusvorrichtung ausführt, und
wobei die Arithmethikeinheit einen Ausgangsanschluss aufweist, der
mit der Speichervorrichtung zum Ausgeben des Berechnungsergebnisses
gekoppelt ist, sowie eine Datenpfadvorrichtung mit einer Vielzahl
von Signalleitungen zum Transferieren von Daten von der ausgewählten Speicherzelle.
-
In
WO 86/02181 A1 ist
ein Datenprozessor beschrieben, mit der Fähigkeit zum wiederholten Multiplizieren
zweier Eingangsoperanden zum selektiven Akkumulieren des sich ergebenden
Produkts mit einem dritten Eingangsoperand innerhalb eines einzigen
Taktzykluses des Betriebsablaufs. Das sich ergebende akkumulierte
Produkt kann verwendet werden in der Form eines oder zweier multiplizierter
Eingangsoperanden für einen
unmittelbar nachfolgenden Taktzyklusbetriebes unter Anwendung eines
Rückkopplungspfads,
der zwischen einem Ausgang und einem Eingang des Multiplizierers/Akkumulators
gekoppelt ist. Der Datenprozessor nützt eine Vielzahl von Eingangsspeicherregistern,
die mittels einem Datenbus geteilt werden, der mit einem externen
Speicher gekoppelt ist, sowie durch einen Datenprozessor, um hierdurch
die Datenverarbeitungszeit zu reduzieren.
-
Allgemein
ist ein "Echo" ein Phänomen, das
in einem Telefoniesystem immer dann auftreten kann, wenn ein Teil
der Energie eines übertragenen
Sprachsignals zu einem Sender rückreflektiert
wird. Diese Reflexionen werden durch Impedanzfehlabstimmungen in
analogen Abschnitten des Telefonienetzes ausgelöst. Es können viele unterschiedliche
Quellen für
Echo vorliegen, beispielsweise eine Hybridschaltung, die eine 4-Drahtleitung
zu einer 2-Drahtleitung
in einer Teilnehmerschnittstelle eines öffentlichen Fernsprechwählnetzes
(PSTN, Public Switched Telephone Network) umsetzt, oder ein akustisches
Nebensprechen in einem Mobilfunktelefon. Das Vorliegen von Echo
zusammen mit einer wesentlichen Verzögerung (beispielsweise gemäß einer
physikalischen Distanz oder einer Verarbeitungsverzögerung)
kann die Qualität
der verarbeiteten Sprachsignale erheblich verschlechtern.
-
Ein
Echolöscher
ist eine Einrichtung, die allgemein in Telefoniesystemen eingesetzt
wird, um Echos in einem Ferndistanzverkehr zu unterdrücken oder
zu entfernen.
-
Beispielsweise
werden in einem zellularen öffentlichen,
beweglichen Landfunknetz (PLMN, cellular Public Land Mobile Network)
Echolöscher
in Funkvermittlungsstellen (MSC, Mobile Services Switching Center) eingesetzt,
um Echos im Sprachverkehr zu unterdrücken oder zu entfernen. Echolöscher werden
auch in Mobilfunktelefonen und "Freihand"-Telefonausrüstungsgegenständen zum
Kompensieren akustischer Echos eingesetzt. Eine allgemeine Beschreibung
einer existierenden Echolöschtechnik
läßt sich
in der Veröffentlichung finden,
die den Titel trägt: "A Double-Talk Detector
Based an Coherence",
Gänsler
et al., Signalverarbeitungsgruppe, Abtlg. für Elektrotechnik und Informatik,
Universität
Lund, Schweden.
-
Die 1 zeigt
ein vereinfachtes Blockschaltbild eines üblichen Echolöschers 10.
Die Hauptkomponente eines derartigen Echolöschers ist ein adaptives Filter
mit endlichen Impulsantwort (FIR) 12. Unter Steuerung eines
Adaptionsalgorithmus (z. B., in Software ausgeführt) modelliert der Filter 12 die
Impulsantwort des Echopfads. Typischerweise wird das Filter 12 unter
Einsatz eines Algorithmus mit minimalem Fehlerquadrat LMS (Least
Mean Squares) adaptiert. Ein nichtlinearer Prozessor NLP 14 wird
zum Entfernen des Restechos eingesetzt, das nach der linearen Verarbeitung
des Eingangssignals verbleiben kann.
-
Die
Signale im Zusammenhang mit einem Telefonanruf sind ihrer Natur
nach nicht stationär.
Demnach enthält
der Echolöscher 10 üblicherweise
einen Doppelsprechdetektor DTD (double-talk detector) 16,
der zum Steuern und Sperren des Adaptionsprozesses dann eingesetzt
wird, wenn das Verhältnis
von Echosignal zu "Nah-Ende"-Signal einen solchen
Wert aufweist, daß sich
keine zusätzliche
Verbesserung der Echopfadschätzung
durch weiteres Adaptieren des Filters 12 erzielen läßt. Um jedoch
in der Lage zu sein, Variationen in dem Echopfad zu folgen, ist
es nicht möglich,
die Adaption zu oft zu sperren, und unter diesen Bedingungen tritt eine
gewisse Verschlechterung der Echopfadschätzung dann auf, wenn sich das
Signal zu Rauschverhältnis verschlechtert.
Der durch 18 bezeichnete Block stellt die Echoquelle in dem Telefoniesystem
dar, die das "gewünschte" Signal y(t) als
Funktion des "Fern-Ende"-Signals x(t) und
des "Nah-Ende"-Signals v(t) erzeugt.
-
Eine
Doppelfilterstruktur, die vorgeschlagen wurde, um das Problem der
Verschlechterung hanzuhaben, ist in dem Artikel beschrieben, der
den Titel trägt: "Echo Canceller with
Two Echo Models",
von Kazuo Ochiai et al., IEEE Transactions an Communications, Vol.
COM-25, Nr. 6, Juni 1977. Wie allgemein in der 2 gezeigt,
nützt die
in diesem Artikel beschriebene Technik ein festes Filter 20 zum
Echolöschen
und ein adaptives Filter 22 für die Echopfadschätzung. Läßt sich
durch das adaptive Filter 22 eine Echopfadschätzung erhalten,
die gut genug ist, so werden die Koeffizienten des adaptiven Filters
in das feste Filter 20 kopiert. Demnach lassen sich diese
besseren Koeffizienten für
die Löschung
dann einsetzen, wenn sich die Echopfadschätzung verschlechtert.
-
Eine
Verbesserung der Steuerstrategie für die Doppelfilterstruktur,
die oben beschrieben ist, ist in den nach "common law" bzw. an Johnny Karlsen et al. übertragenen
schwedischen Patent Nr. 9503640-6 offenbart, mit
dem Titel "Adaptives
Doppelfilter-Echolöschungsverfahren". Gemäß dem hier
beschriebenen Verfahren werden beide Filter für das Echolöschen eingesetzt, und die Filterkoeffizienten
lassen sich in beide Richtungen übertragen.
Dieses Patent beschreibt bestimmte Bedingungen, die zum Entscheiden
der Tatsache eingesetzt werden, welche der beiden Filterausgangsgrößen e
a oder e
f als die
Ausgangsgröße des Echolöschers einzusetzen
sind, sowie der Tatsache, wann die Koeffizienten von einem Filter
zu dem anderen zu übertragen
sind. Diese Entscheidungen basiseren auf Vergleichsvorgängen der
Energie und der Korrelationsschätzungen
für die
betroffenen Signale, und demnach sind die eingesetzten Algorithmen
in hohem Maße
datenabhängig.
-
Die
meisten existierenden Echolöscher
nützen
einen allgemein einsetzbaren digitalen Signalprozessor DSP (digital
signal processor) als zentrales Berechnungselement. Eine typische,
Vielzweck-DSP-Architektur, die für
den Zweck der Echolöschung
eingesetzt wurde, ist in 3 gezeigt. Beispielsweise ist
unter Bezug auf die 3 zu erkennen, daß eine für das Echolöschen eingesetzte
DSP-Einheit 30 zwei Datenspeicherabschnitte 32 und 34 und
zugeordnete Datenbusse 32a und 34a enthält, sowie
eine Adreßberechnungseinheit AAU
(address arithmetic unit) 36, einen Multipliziererabschnitt 38 und
ein Rechenwert ALU (arithmetic logic unit) 40 sowie eine
Schiebeeinheit bzw. ein Register 42.
-
Weiterhin
war es möglich,
einen Echolöscher
aus Berechnungsblöcken
zusammenzufügen,
die den Funktionsblöcken
in dem adaptiven Algorithmus zugeordnet sind, wie er in dem Ochiai
et al. Artikel (2) beschrieben ist. Da jedoch
die hierin beschriebene Filteradaptionstechnik auf einem Einsatz
eines momentanten Fehlersignals e(t) basiert, das zum ersten Mal
lediglich nach dem Durchführen
des Filterungsprozesses zur Verfügung
steht, sind die Operationsschritte in Zuordnung zu den Funktionsblöcken bei
dem Ochiai-Algorithmus ohnehin in serieller Weise durchzuführen, und
es lassen sich keine merklichen Wirkungsgrade erzielen. Weiterhin
verbessert sich aufgrund des erheblichen Umfangs der zum Erzielen
derartiger Funktionen erforderlichen Hardware der sich insgesamt
ergebende Leistungsumfang eines Echolöschers nicht signifikant.
-
Ein
Problem tritt auf, wenn "lange" Filter (beispielsweise
N = 512 oder mehr) für
die adaptive Echolöschung
eingesetzt werden, da eine relativ große Zahl von Berechnungen durchzuführen sind.
In diesem Fall ist es sehr wichtig, die Prozessorarchitektur zum
Abbilden der Funktionen des eingesetzten Algorithmus zu optimieren.
Gleichzeitig ist es auch wichtig, den Umfang der eingesetzten Hardware-Ressourcen
innerhalb vernünftiger
Grenzen zu halten.
-
Eine
Universal-DSP-Einheit, die zum Echolöschen eingesetzt wird (beispielsweise
die DSP-Einheit 30 in 3) weist
lediglich zwei Datenbusse (beispielsweise 32a, 34a) auf. Demnach
kann eine derartige DSP-Einheit lediglich maximal zwei Speicherzugriffe
pro Taktzyklus durchführen
(beispielsweise einen Zugriff auf jeden der Speicherabschnitte 32 und 34).
Demnach bestand ein Datentransferengpaß, der den Rechenwirkungsgrad
der DSP-Einheit
signifikant abgesenkt hat.
-
Beispielsweise
läßt sich
die LMS-Aktualisierungsgleichung für einen durch eine derartige
DSP-Einheit durchgeführten
Algorithmus wie folgt ausdrücken:
hn(t + 1) = hn(t)
+ α(t)xn(t) (1)mit α(t) = μe(t), wenn
ein Basis-LMS-Wert eingesetzt wird, oder.
wenn ein normierter LMS-Wert
eingesetzt wird. Jedenfalls ist α(t)
ein konstanter Multiplizierwert während jedem Abtastintervall.
In der obigen Gleichung (1) ist x(t) der n-ten Signalabsatzwert im Zeitpunkt t,
h
n(t) ist der n-ten adaptive Filterkoeffizient
im Zeitpunkt t, e(t) ist das Fehlersignal und μ ist eine kleine Konstante,
die die Abtastschrittweite darstellt.
-
Bei
den meisten Signalprozessoren läßt sich
der Multiplizierwert α(t)
in einem Multiplizierregister speichern und hierin solange halten,
bis sämtliche
Filterkoeffizienten aktualisiert sind. Anschließend erfordert die LMS-Aktualisierungsgleichung
(Gleichung (1)) zwei Lesebetriebsschritte von den Speicherabschnitten
und einen Schreibbetriebsschritt zu dem Koeffizientenspeicherabschnitt.
Diese Betriebsschritte lassen sich nicht über die beiden Datenbusse während einem
einzigen Taktzyklus erzielen, und demnach sind zwei Taktzyklen für den Ablauf
einer Aktualisierung für
jeden Wert von N erforderlich. Allgemein ist N anhand der Länge der Impulsantwort
des betroffenen Echopfads bestimmt. Ein Wert von 512 für N wird
recht allgemein für
typische Echolöschanwendungen
eingesetzt. Jedoch kann N einen Wert so hoch wie einige Tausend
für akustische Echolöschanwendungen
annehmen.
-
Der
Filterprozeß für das Eingangssignal
in einem FIR-Filter läßt sich
wie folgt darstellen:
so daß offensichtlich ein Taktzyklus
pro Wert von N zum Berechnen eines Ausgangsabtastwertes y(t) erforderlich
ist. Da die früher
beschriebene Doppelfiltertechnik zwei FIR-Filter einsetzt, ergibt sich, daß zwei Taktzyklen pro
Wert von N zum Berechnen der zugeordneten beiden Ausgangsabtastwerte
erforderlich wären.
-
Koeffizienten
der zwei FIR-Filter werden von einem zum anderen gemäß Entscheidungen
kopiert, die durch einen signalabhängigen Steueralgorithmus getroffen
werden. Ist es wünschenswert,
die FIR-Filterung innerhalb eines einzigen Taktzyklus pro Wert von
N durchzuführen,
wie oben angenommen, so sollten die Koeffizienten für beide
Filter in einem Speicherabschnitt abgelegt sein, und die Signalabtastwerte
x(t) sollten in dem anderen Speicherabschnitt abgelegt sein. Diese
Anordnung impliziert, daß der
Koeffizientenkopierbetrieb lediglich zwei Zyklen pro Wert von N
erfordern würde,
da das Kopieren eines Filterkoeffizienten lediglich zwei Zugriffe
auf denselben Speicherabschnitt erfordern würde.
-
Demnach
wird die Spitzenkomplexität
des vollständigen
Filterabschnitts für
die Doppelfiltervorgehensweise, die oben beschrieben ist, zu einem
Wert von 6*N für
die Universal-DSP-Einheit
gemessen. In anderen Worten ausgedrückt, würde die Universal-DSP-Einheit
6*N Zyklen zum Abschließen
der Filterberechnungsschritte erfordern. Jedoch ist dieses Niveau
an Komplexität
für die
großen
Werte von N, die in Echolöschanwendungen
erforderlich sind, relativ hoch, wodurch lediglich eine relativ
niedrige (wenn überhaupt)
Verarbeitungskapazität
für den
Steuerabschnitt des Algorithmus unter anderen erforderlichen Echolöschfunktionen verbleibt.
-
Demnach
besteht ein technisches Problem der vorliegenden Erfindung in der
Minimierung der Rechenzeit in einem digitalen Signalverarbeitungsgerät, der für das Echolöschen eingesetzt
wird.
-
Gemäß der vorliegenden
Erfindung wird dieses technische Problem gelöst durch ein Gerät für den Einsatz
zum Verarbeiten adaptiver Filterecholöschinformation mit den Merkmalen
des Patentanspruchs 1.
-
Gemäß der vorliegenden
Erfindung gelingt eine Minimierung der Datenübertragungsengpässe in einem
digitalen Signalverarbeitungsprozessor, der für das Echolöschen eingesetzt wird.
-
Gemäß der vorliegenden
Erfindung gelingt zudem eine Maximierung der Geschwindigkeit der
Aktualisierung mit minimalem Fehlerquadrat, des Filterungsprozesses
und der Koeffizientenkopier-Berechnungsschritte in einem digitalen
Signalverarbeitungsprozessor, der für das Echolöschen eingesetzt wird.
-
KURZE BESCHREIBUNG DER ZEICHNUNG
-
Ein
vollständigers
Verständnis
des Verfahrens und Geräts
der vorliegenden Erfindung ergibt sich unter Bezug auf die folgende
detaillierte Beschreibung im Zusammenhang mit der beiliegenden Zeichnung;
es zeigen:
-
1 ein
vereinfachtes schematisches Blockschaltbild eines üblichen
Echolöschers;
-
2 ein
vereinfachtes schematisches Blockschaltbild eines existierenden
Doppelfilter-Echolöschers;
-
3 ein
Blockschaltbild für
eine typische Architektur eines digitalen Universalsignalprozessors,
der für
die Echolöschung
eingesetzt wurde; und
-
4 ein
Blockschaltbild eines digitalen Doppelfilter-Signalprozessors für den Einsatz bei der Echolöschung,
der so strukturiert ist, daß er
in Übereinstimmung
mit einer bevorzugten Ausführungsform
der vorliegenden Erfindung funktioniert.
-
DETAILLIERTE BESCHREIBUNG
DER ZEICHNUNGEN
-
Die
bevorzugten Ausführungsformen
der vorliegenden Erfindung lassen sich am besten unter Bezug auf
die 1 bis 4 der Zeichnungen verstehen,
und gleiche Bezugszeichen werden für gleiche oder zugeordnete
Teile in den zahlreichen Zeichnungen benützt.
-
Die 4 zeigt
ein Blockschaltbild einer Doppelfilter-DSP Einheit für den Einsatz
bei einer Echolöschung,
die so strukturiert ist, daß sie
in Übereinstimmung
mit einer bevorzugten Ausführungsform
der vorliegenden Erfindung funktioniert. Bei dieser Ausführungsform,
die sich beispielsweise durch eine anwendungsspezifische integrierte
Schaltung ASIC realisieren läßt, enthält die Doppelfilter-DSP-Einheit 100,
drei Basisrecheneinheiten: ein Paar von Multiplizier/Addiereinheiten
(102/104 und 106/108); und ein
B-Bit ALU/Schieberegister (barrel shifter) 110. Bevorzugt
stimmen die jeweiligen physikalischen und elektrischen Eigenschaften des
Paars der Multiplizierer/Addiereinheiten überein (innerhalb erwarteter
Toleranzen). Sämtliche
dieser Recheneinheiten sind miteinander zum Verarbeiten und zeitweisen
Speichern von Berechnungsergebnissen gekoppelt, durch eine Gruppe
von vier B-Bit Akkumulatoren 112, 114, 116 und 118.
Vorzugsweise werden vier Akkumulatoren für diese Ausführungsform
eingesetzt, jedoch kann jede geeignete Zahl von Akkumulatoren eingesetzt
werden, die größer als
zwei ist. Weiterhin ist ein Abtastspeicher 120 enthalten,
mit N-Wortspeicherstellen
zum Speichern der Eingangssignalabtastwerte. Die Eingangsabtastwerte
werden durch den Ausdruck x(t) dargestellt, wie in der oben beschriebenen
LMS-Aktualisierungsgleichung (Gleichung 3) gezeigt. Es ist zu erwähnen, daß obgleich
die in 4 gezeigte Verarbeitungsprozedur vorzugsweise
mit einer DSP-Einheit
implementiert ist, nicht beabsichtigt wird, die Erfindung hierauf
zu beschränken.
Beispielsweise läßt sich
die in 4 gezeigte Architektur durch jedes geeignete Verarbeitungsgerät implementieren,
das geeignet die in bezug auf die 4 dargestellten
Funktionen durchführen
kann.
-
Der
Abtastspeicher 120 ist mit den Eingängen der Multiplizierer 102 und 106 über ein
Register 122 verbunden. Ein Paar von Ausrichteinheiten 124 und 126 ist
mit den jeweiligen Ausgängen
der Multiplizierer 102 und 106 so verbunden, daß sich eines
der jeweiligen Multiplikationsergebnisse ein Bit nach links für Ausrichtungszwecke
verschieben läßt, wenn
dies gewünscht
ist. Ein jeweiliges Paar von Speicherregistern (128, 130 und 132, 134)
ist mit jedem Multiplizierer 102 und 106 über jeweilige
Paare von Eingangs/Ausgangsregistern (129, 131 und 133, 135)
verbunden. Die Speicherregister (128, 130, 132 und 134)
sind mit den Datenspeichern (136 und 138) mittels
Datenbussen für
den Datentransfer hierzwischen verbunden. Obgleich die beiden Datenspeicher 136 und 138 außerhalb
des DSP-Kerns gemäß der in 4 dargestellten
Ausführungsform
angeordnet sind, liegt es im Rahmen des Schutzbereichs der Erfindung,
die Datenspeicher in dem DSP-Kern anzuordnen. Ein Register msr0
(140) ist mit der B-Bit ALU-Einheit 110 verbunden,
und es wird zum Anzeigen der Tatsache verwendet, um wieviele Bit-Positionen die ALU-Einheit
verschieben sollte, sofern spezifiziert.
-
Betriebsgemäß werden
die zu verarbeitenden Eingangssignalabtastwerte (z. B., N Worte)
in einem Abtastspeicher 120 gespeichert. Alle anderen Datenvariablen
werden in den Datenspeichern 136 und 138 gespeichert.
Während
jedem Abtastintervall wird der älteste
Eingangssignalabtastwert in dem Abtastspeicher 120 durch
den momentanen erfaßten
Abtastwert ersetzt. Vorzugsweise wird ein zirkularer Nachinkrementier-Adressiermodus
für den
Zugriff auf den Abtastspeicher eingesetzt.
-
Alle
Bits in den Speicherregistern (128, 130, 132, 134)
lassen sich aus beiden Datenspeichern 136 und 138 laden
oder in diese speichern. Die Datenbusse zum Verbinden der Speicherregister
und der Datenspeicher sind b Bit breit, mit b als Zahl der Bits,
die zum adäquaten
Darstellen der Signalabtastwerte und Filterkoeffizienten erforderlich
ist. Gemäß dieser
Ausführungsform
sind die Akkumulatoren 112, 114, 116, 118 und
die ALU-Einheit 110 so entworfen, daß eine B ≥ 2b + log2N
Bit-Darstellung der betroffenen Variablen ermöglicht wird. Diese Wahl für B Bit
geht davon aus, daß der
eingesetzte Prozessor mit einer Festkommaarithmetik betrieben wird.
Sind Gleitkomma-Recheneinheiten einzusetzen, so bestimmt eine natürliche Wahl
in der Anwendung von b = B. Jedoch lassen sich für diese beispielhafte Ausführungsform
(4), die vorzugsweise mit Festkommaimplementierung
realisiert ist, die Werte b = 16 und B = 40 anwenden.
-
Für diese
Ausführungsform
liegen grundlegend drei Betriebsvorgänge vor, die durch die in 4 gezeigte
Doppelfilter-Echolösch-DSP-Einheit
implementiert sind: (1) Koeffizientenaktualisierung; (2) Filtern;
und (3) Koeffizientenkopieren. Vorzugsweise sind die Koeffizienten
beider Filter gleich zwischen den beiden Datenspeichern 136 und 138 aufgeteilt.
Beispielsweise lassen sich die ungeradzahlig indizierten Koeffizienten des
adaptiven Filters in dem ersten Datenspeicher 136 speichern,
und die geradzahlig indizierten Koeffizienten des adaptiven Filters
lassen sich in dem zweiten Datenspeicher 138 speichern,
oder umgekehrt. Für
dieses Beispiel wären
die geradzahlig indizierten fixierten Filterkoeffizienten in dem
ersten Datenspeicher 136 zu speichern und die ungeradzahlig
indizierten festen Filterkoeffizienten wären im zweiten Datenspeicher 138 zu
speichern. Die Eingangssignalabtastwerte xn werden
in dem Abtastspeicher 120 gespeichert.
-
Damit
die DSP-Einheit die Koeffizientenaktualisierungs-Betriebsschritte durchführt, läßt sich
vor dem Initiieren der Aktualisierungsschleife der konstante Muliplizierwert α(t) von einem
Datenspeicher (z. B., 136) wiedergewinnen und beispielsweise
in dem mx0 Register 128 speichern. Weiterhin läßt sich
der erste Koeffizient h0(t) von diesem Datenspeicher
wiedergewinnen und in einem der Akkumulatoren speichern (z. B.,
ma0 oder 112). Anschließend kann während dem ersten Zyklus der
Koeffizientenaktualisierungsschleife der zweite Koeffizient von
dem zweiten Datenspeicher (z. B., 138) gelesen und in einem
anderen Akkumulatoren (z. B., mal oder 114) gespeichert
werden. Während
demselben Zyklus multipliziert der Multiplizierer 102 den
ersten Datenabtastwert von dem Abtastspeicher 120 mit der
Konstante α(t)
von dem mx0 Register 128. Der B-Bit Addierer 104 addiert
das Produkt der Multiplikation mit dem ersten Koeffizienten von
dem Akkumulatoren ma0 (112), und er speichert das Ergebnis
in demselben Akkumulatoren.
-
Während dem
zweiten Zyklus der Koeffizientenaktualisierungsschleife wird der
dritte Koeffizient von dem ersten Datenspeicher 136 gelesen
und in einem Akkumulatoren gespeichert (z. B., ma2 oder 116).
Weiterhin multipliziert während
demselben Zyklus der Multiplizierer 102 den zweiten Datenabtastwert
von dem Abtastspeicher 120 mit der Konstante α(t) von dem
Register mx0. Der B-Bit-Addierer 104 addiert das Produkt
der Multiplikation zu dem zweiten Koeffizienten von dem Akkumulatoren
mal (114), und er speichert das Ergebnis in demselben Akkumulator.
-
Während dem
dritten Zyklus der Koeffizientenaktualisierungsschleife wird der
vierte Koeffizient von dem zweiten Datenspeicher (138)
gelesen und in einem Akkumulatoren (z. B., ma3 oder 118)
gespeichert. Weiterhin multipliziert während demselben Zyklus der
Multiplizierer 102 den dritten Datenabtastwert von dem Abtastspeicher 120 mit
der Konstante α(t)
von dem Register mx0. Der B-Bit-Addierer 104 addiert das
Produkt der Multiplikation zu dem dritten Koeffizienten von dem
Akkumulatoren ma2 (116), und er speichert das Ergebnis
in demselben Akkumulator. Zusätzlich
wird während
dieses Zyklus der erste aktualisierte Koeffizient von dem Akkumulatoren
ma0 (112) bei der Ursprungsstelle des ersten Koeffizienten
in dem ersten Datenspeicher (136) gespeichert. Die oben
beschriebenen Betriebsschritte werden anschließend solange wiederholt, bis sämtliche
Filterkoeffizienten in den Datenspeichern aktualisiert sind.
-
Damit
die DSP-Einheit den Filterbetrieb durchführt, werden während eines
Taktzyklus ein fixierter Filterkoeffizient und der zugeordnete adaptive
Filterkoeffizient von den jeweiligen Datenspeicherstellen gelesen und
beispielsweise in den mx0 und mx1-Registern gespeichert. Gleichzeitig
werden die zuvor gespeicherten fixierten und adaptiven Filterkoeffizienten
von den mx0 und mx1 Registern gelesen und durch die jeweiligen Multiplizierer 102 und 106 mit
dem jeweiligen Signalabtastwert von dem Abtastspeicher 120 multipliziert.
Die jeweiligen Ergebnisse werden gespeichert und in zwei der Akkumulatoren
(z. B., ma0 und mal) akkumuliert.
-
Demnach
lassen sich gemäß der vorliegenden
Erfindung aufgrund der Tatsache, daß die jeweiligen Koeffizienten
des fixierten und adaptiven Filters in den unterschiedlichen Datenspeichern
gespeichert sind, diese Koeffizienten – einer pro Zeitpunkt – kopieren,
ohne daß irgendwelche
zusätzliche
Verzögerungen
auftreten. Ferner lassen sich alle grundlegenden Betriebsschritte
für einen
adaptiven Doppelfilter-Echolösch-Algorithmus, d. h.
LMS-Koeffizientenaktualisierung, Berechnung eines Ausgangssignals
für die
beiden Filter und Kopieren der Koeffizienten, innerhalb eines Taktzyklus
pro Abtastwert unter Einsatz der in 4 gezeigten DSP-Architektur
erzielen. Als solches beträgt
die Berechnungskomplexität
der in 4 gezeigten DSP-Architektur lediglich 3*N, im
Gegensatz zu der Berechnungskomplexität von 6*N für bestehende Universal-Echolösch-DSP-Einheiten.
-
Insbesondere
wird durch den Einsatz des Paars der Multiplizierer/Addierkombinationen,
wie in 4 gezeigt, auch eine Plattform bereitgestellt,
für eine
wirksamere Berechnung der Energie- und Korrelationsschätzwerte,
die zum Steuern der Doppelfilterbetriebsschritte und zum Durchführen der
erforderlichen Vergleiche eingesetzt werden. Weiterhin läßt sich – betrachtet
vom Standpunkt eines Wirkungsgrads – die B-Bit ALU-Einheit 110 zum
Verarbeiten anderer Echolöschfunktionen
einsetzen, wie beispielsweise den in 1 gezeigten
NLP- und DTD-Funktionen. Ferner ermöglicht der Einsatz mehrerer
(z. B., von vier) Akkumulatoren das Bereitstellen eines erheblichen
Umfangs an Berechnungsflexibilität
beim Speichern der Zwischenergebnisse der Berechnungsbetriebsabläufe, wodurch
die Zahl der auf die Datenspeicher durchgeführten Zugriffe signifikant
verringert ist.
-
Obgleich
eine bevorzugte Ausführungsform
des Verfahrens und Geräts
der vorliegenden Erfindung in der beiliegenden Zeichnung dargestellt
und in der vorangehenden detaillierten Beschreibung beschrieben
ist, ist zu erkennen, daß die
Erfindung nicht auf die offenbarte Ausführungsform beschränkt ist,
sondern zahlreiche Umordnungen, Modifikationen und Substitutionen
möglich
sind, ohne von dem Sinngehalt der Erfindung abzuweichen, wie er
in den folgenden Patentansprüchen
herausgestellt und definiert ist.
