DE19827901A1 - Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Gatevertiefung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Gatevertiefung

Info

Publication number
DE19827901A1
DE19827901A1 DE19827901A DE19827901A DE19827901A1 DE 19827901 A1 DE19827901 A1 DE 19827901A1 DE 19827901 A DE19827901 A DE 19827901A DE 19827901 A DE19827901 A DE 19827901A DE 19827901 A1 DE19827901 A1 DE 19827901A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
resist
recess
exposing
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19827901A
Other languages
English (en)
Inventor
Naohito Yoshida
Teruyuki Shimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19827901A1 publication Critical patent/DE19827901A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung und insbesondere ein Verfahren zum Herstellen einer Halbleitervorrichtung, die eine Schottkygateelektrade aufweist, die sich in einer Ver­ tiefung in einem Halbleitersubstrat befindet.
In den letzten Jahren sind FETs bzw. Feldeffekttransi­ storen oder ICs bzw. integrierte Schaltungen entwickelt worden, die Verbindungshalbleitermaterialien, wie zum Bei­ spiel GaAs, verwenden, die bezüglich eines Hochgeschwindig­ keitsbetriebs vorteilhaft sind. Im allgemeinen weisen die FETs eine Schottkyübergangsgateelektrode auf und die Breite einer Verarmungsschicht unter der Gateelektrode ändert sich als Reaktion auf eine Eingangsspannung, die an die Gate­ elektrode angelegt ist. Der Drainstram wird durch die Ver­ armungsschichtbreite gesteuert und liefert das Ausgangs­ signal.
Auf der Oberfläche eines Halbleitersubstrats, an der sich Source- und Drainelektroden und die Gateelektrode be­ finden, gibt es viele Fangpegel. Die Zeitkonstante zum Aus­ tauschen elektrischer Ladungen, das heißt, zum Laden und Entladen von jedem der Fangpegel, ist länger als die Pe­ riode der Signalspannung, die im allgemeinen an die Gate­ elektrode angelegt ist. Deshalb können Änderungen der Breite der Verarmungsschicht nicht den schnellen Änderungen der Signalspannung folgen. Als Ergebnis wird die Ausgangs­ wellenform verzerrt, was den normalen Betrieb der Halblei­ tervorrichtung nachteilig beeinträchtigt.
Das Verzerrungsproblem wird deutlicher, wenn die Dicke der Kanalschicht klein ist und ihre Ladungsträgerkonzentra­ tion niedrig ist. Deshalb ist das Problem bei einem FET mit erhöhter Schwellwertspannung, zum Beispiel bei einem Anrei­ cherungs-FET (hier im weiteren Verlaufals E-FET bezeich­ net) schwerwiegender als bei einem Verarmungs-FET (hier im weiteren Verlauf als D-FET bezeichnet).
Ein kürzlich entwickeltes Verfahren zum Lösen des Pro­ blems erhöht den Abstand zwischen der Oberfläche des Halb­ leitersubstrats und einer Kanalschicht durch Ausbilden der Gateelektrode in einer Vertiefung an der Oberfläche von und in einem GaAs-Substrat. Bei dieser Struktur wird der Ein­ fluß der Fangpegel verringert.
Ein Verfahren im Stand der Technik zum Herstellen eines FET, der eine Gatevertiefung beinhaltet, wird unter Bezug­ nahme auf die Fig. 7A bis 7F erklärt. Die Fig. 7A bis 7F zeigen Schnittansichten, die das Herstellungsverfahren im Stand der Technik darstellen. Wie es in Fig. 7A gezeigt ist, werden eine Kanalschicht 32, eine nichtdotierte, das heißt, eine eigenleitende, GaAs-Schicht 33 und eine GaAs-Kon­ taktschicht 34 eines n-Typs einer hohen Dotierstoffkon­ zentration (hier im weiteren Verlauf als n⁺ bezeichnet) aufeinanderfolgend zum Beispiel durch epitaktisches Wachs­ tum auf eine Oberfläche eines halbisiolierenden GaAs-Substrats 31 aufgewachsen, um ein Halbleitersubstrat 40 auszubilden. Ein Isolationsfilm 35, zum Beispiel Silizium­ oxid, wird auf dem Halbleitersubstrat 40 ausgebildet. Dann wird unter Verwendung eines Photolithografieverfahrens, nachdem ein Resist 36, das eine Öffnung 36a in dem Gate­ elektrodenausbildungsbereich aufweist, auf dem Isolations­ film 35 ausgebildet worden ist, eine Öffnung 35a in dem Isolationsfilm 35 ausgebildet.
Wie es in Fig. 7B gezeigt ist, wird, nachdem das an­ fänglich ausgebildete Resist 36 durch Veraschung in Sauer­ stoffplasma entfernt worden ist, ein Resist 37 ausgebildet, das eine Öffnung 37a aufweist, die größer als die Öffnung 35a ist. Die Öffnung 37a umgibt die Öffnung 35a in dem Iso­ lationsfilm 35. Beim Entfernen des Resists 36 durch Vera­ schung in Sauerstoffplasma wird ein Oxidfilm 38 auf der freigelegten Oberfläche des Halbleitersubstrats 40 ausge­ bildet.
Unter Verwendung des Isolationsfilms 35 als eine Maske wird, wie es in Fig. 7C gezeigt ist, das Halbleitersubstrat 40 geätzt, was eine Vertiefung 40a ausbildet. Diese Vertie­ fung 40a verursacht Probleme, wenn ihre Form aufgrund des Einflusses des Oxidfilms 38 unsymmetrisch und schwierig wiederzugeben bzw. zu wiederholen ist.
Unter Verwendung des Resists 37 als eine Maske wird der Isolationsfilm 35 geätzt, was die Öffnung 35a vergrößert, wie es in Fig. 7D gezeigt ist.
Wie es in Fig. 7E gezeigt ist, wird unter Verwendung des Resists als eine Maske das Halbleitersubstrat 40 ge­ ätzt, was eine Vertiefung 40b in dem Halbleitersubstrat 40 ausbildet. Die Vertiefung 40b ist abgestuft, da die Vertie­ fung 40a beim Ausbilden der Vertiefung 40b tief geätzt wird. Die Vertiefung 40b ist dort flacher, wo die Vertie­ fung 40a nicht vorhanden gewesen ist.
Ein Metallfilm, zum Beispiel Ti/Al, wird auf der gesam­ ten Oberfläche des Halbleitersubstrats 40 abgeschieden und, wie es in Fig. 7F gezeigt ist, wird, nachdem eine Gateelek­ trode 39 in der Vertiefung 40b des Halbleitersubstrats 40 ausgebildet worden ist, der Metallfilm, der auf dem Resist 37 abgeschieden worden ist, durch Abheben des Resists 37 entfernt.
Wie es in Fig. 7F gezeigt ist, bedeckt die Gateelek­ trode 39 vollständig eine tiefere Bodenfläche 40c und eine Seitenfläche 40d der Vertiefung 40b und ist auf der flachen Bodenfläche 40e vorhanden. Verglichen mit der Gateelektrode 39a, die lediglich die tiefe Bodenfläche 40c bedeckt, ist, wie es in Fig. 8 gezeigt ist, der Einfluß der Oberflächen­ fangpegel durch die Gatestruktur in Fig. 7F begrenzt. Je­ doch wird beim Herstellen der Schottkygateelektrode 39 der Oxidfilm 38 auf der Oberfläche des Halbleitersubstrats 40 während eines Entfernens des Resists 36 ausgebildet. Daher wird die Form der Vertiefung 40a aufgrund des Einflusses des Oxidfilms 38 unsymmetrisch und verschlechtert sich eine Wiederholbarkeit.
Weiterhin wird die Verarbeitung komplex, da das anfäng­ lich ausgebildete Resist 36 entfernt werden muß, wenn die Vertiefung 40a ausgebildet wird. Ein Entfernen des Resists 36 ist zusätzlich zu dem Entfernen eines Resists durch Ab­ heben beim Ausbilden der Gateelektrode 39 erforderlich. Da­ her ist die Anzahl von Herstellungsschritten aufgrund des Ausbildens der Vertiefung und der Gateelektrode in der Ver­ tiefung erhöht.
Die vorliegende Erfindung ist im Hinblick auf die zuvor beschriebenen Probleme geschaffen worden und eine Aufgabe von ihr besteht darin, ein Verfahren zum Herstellen einer Halbleitervorrichtung zu schaffen, bei welchem ein Ausbil­ den eines Oxidfilms auf einer Oberfläche eines Halbleiter­ substrats während eines Entfernens eines Resistfilms ver­ hindert wird und bei welchem eine Vertiefung mit einer her­ vorragenden Wiederholbarkeit und einer symmetrischen Form ausgebildet wird.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen einer Halbleitervor­ richtung zu schaffen, bei welchem, während die Vertiefung ausgebildet wird, kein anderer Schritt eines Entfernens ei­ nes Resists als ein Abhebeschritt durchgeführt wird, wenn die Gateelektrode ausgebildet wird, was die Anzahl von Her­ stellungsschritten verringert.
Diese Aufgabe wird erfindungsgemäß mittels den in den Ansprüchen 1, 5 bzw. 10 angegebenen Maßnahmen gelöst.
Weitere vorteilhafte Ausgestaltungen der vorliegenden Erfindung sind Gegenstand der Unteransprüche.
Ein Verfahren zum Herstellen einer Halbleitervorrich­ tung gemäß der vorliegenden Erfindung weist die folgenden Schritte eines aufeinanderfolgenden Ausbildens von Schich­ ten von oberen und unteren Resists, die unterschiedliche Empfindlichkeiten aufweisen, auf einem Halbleitersubstrat; eines Belichtens und Entwickelns eines Teils des oberen Re­ sists, wodurch ein Teil des unteren Resists freigelegt wird; eines Belichtens und Entwickelns des Teils des unte­ ren Resists, der freigelegt ist, wodurch ein Teil des Halb­ leitersubstrats freigelegt wird; eines Ausbildens einer Vertiefung in dem Halbleitersubstrat durch Ätzen des Teils des Halbleitersubstrats, der freigelegt ist, unter Verwen­ dung des unteren Resists als eine Maske; eines Belichtens und Entwickelns des unteren Resists unter Verwendung des oberen Resists als eine Maske, wodurch der Teil des Halb­ leitersubstrats, der freigelegt ist, vergrößert wird; eines Ätzens des Teils des Halbleitersubstrats, der freigelegt ist, unter Verwendung des unteren Resists als eine Maske, wodurch eine abgestufte Vertiefung in dem Halbleiter­ substrat ausgebildet wird; und eines Ausbildens einer Me­ tallelektrode auf, die eine tiefe Bodenfläche und eine Sei­ tenfläche der abgestuften Vertiefung bedeckt.
Es ist bevorzugt, daß ein Verfahren zum Herstellen ei­ ner Halbleitervorrichtung die folgenden Schritte eines auf­ einanderfolgenden Ausbildens von Schichten von oberen und unteren Resists, die unterschiedliche Empfindlichkeiten aufweisen, auf einem Halbleitersubstrat; eines Belichtens und Entwickelns von mehreren Bereichen des oberen Resists, wodurch mehrere Teile des unteren Resists freigelegt wer­ den; eines Belichtens und Entwickelns eines zweiten freige­ legten Teils des unteren Resists ausgenommen mindestens ei­ nes ersten freigelegten Teils des unteren Resists, wodurch ein zweites Teil des Halbleitersubstrats freigelegt wird; eines Ätzens des zweiten Teils des Halbleitersubstrats un­ ter Verwendung des unteren Resists als eine Maske, wodurch eine erste Vertiefung in dem Halbleitersubstrat ausgebildet wird; eines Belichtens und Entwickelns des ersten Teils des unteren Resists unter Verwendung des oberen Resists als eine Maske, wodurch der zweite Teil des Halbleiter­ substrats, der freigelegt ist, vergrößert wird, und das Halbleitersubstrat in einem ersten Teil freigelegt wird; eines Ätzens des Halbleitersubstrats unter Verwendung des unteren Resists als eine Maske, wodurch eine abgestufte Vertiefung in dem Halbleitersubstrat an dem zweiten Teil ausgebildet wird und eine einfache Vertiefung an dem zwei­ ten Teil des Halbleitersubstrats ausgebildet wird; und ei­ nes Ausbildens einer Metallelektrode, die ein tiefe Boden­ fläche und eine Seitenfläche der abgestuften Vertiefung be­ deckt, und eines Ausbilders einer Metallelektrode aufweist, die eine Bodenfläche der einfachen Vertiefung bedeckt.
Es ist bevorzugt, daß ein Verfahren zum Herstellen ei­ ner Halbleitervorrichtung die folgenden Schritte eines auf­ einanderfolgenden Ausbildens eines Isolationsfilms und von oberen und unteren Resists, die unterschiedliche Empfind­ lichkeiten aufweisen, auf einem Halbleitersubstrat; eines Belichtens und Entwickelns eines Teils des oberen Resists, wodurch ein Teil des unteren Resists freigelegt wird; eines Belichtens und Entwickelns des Teils des unteren Resists, der freigelegt ist, wodurch ein Teil des Isolationsfilms freigelegt wird; eines Ätzens des Teils des Isolations­ films, der freigelegt ist, unter Verwendung des unteren Re­ sists als eine Maske, wodurch ein Teil des Halbleiter­ substrats freigelegt wird; eines Ätzens des Teils des Halb­ leitersubstrats, der freigelegt ist, wodurch eine erste Vertiefung in dem Halbleitersubstrat ausgebildet wird; ei­ nes Ätzens des Isolationsfilms unter Verwendung des unteren Resists als eine Maske, wodurch das untere Resist durch Ät­ zen einer Seitenfläche des Isolationsfilms unterschnitten wird; eines Belichtens und Entwickelns des Teils des unte­ ren Resists, der freigelegt ist, unter Verwendung des obe­ ren Resists als eine Maske; eines Ätzens des Halbleiter­ substrats, das die erste Vertiefung beinhaltet, unter Ver­ wendung des Isolationsfilms als eine Maske, was den Isola­ tionsfilm unterschneidet und eine abgestufte Vertiefung in dem Halbleitersubstrat ausbildet; und eines Ausbildens ei­ ner Metallelektrode aufweist, die eine tiefe Bodenfläche und eine Seitenfläche der abgestuften Vertiefung bedeckt.
Die vorliegende Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher erläutert.
Es zeigen:
Fig. 1A bis 1F Schnittansichten eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2A bis 2H Schnittansichten eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 3A bis 3G Schnittansichten eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 4 eine Schnittansicht einer Struktur einer Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel der vorliegenden Er­ findung;
Fig. 5A bis 5F Schnittansichten eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 6 eine Schnittansicht einer Struktur einer Halbleitervorrichtung gemäß einem fünften Ausführungsbeispiel der vorliegenden Er­ findung;
Fig. 7A bis 7F Schnittansichten eines Verfahrens zum Herstellen eines FET im Stand der Tech­ nik; und
Fig. 8 eine Schnittansicht einer Gateelektrode eines im Stand der Technik hergestellten FET.
Nachstehend erfolgt die Beschreibung eines ersten Aus­ führungsbeispiels der vorliegenden Erfindung.
Das erste Ausführungsbeispiel der vorliegenden Erfin­ dung betrifft ein Verfahren zum Herstellen eines FET bzw. Feldeffekttransistors. Die Fig. 1A bis 1F zeigen Schnittansichten, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellen.
Wie es in Fig. 1A gezeigt ist, beinhaltet ein Halblei­ tersubstrat 10 einen halbisolierenden GaAs-Substratkörper 1, auf welchen durch MBE bzw. Molekularstrahlepitaxie oder MOCVD bzw. metallorganische chemische Dampfabscheidung epi­ taktisch eine GaAs-Kanalschicht 2 eines n-Typs aufgewachsen ist. Source- und Drainelektroden 11 und 12 aus zum Beispiel einer AuGe-Legierung/Ni/Au werden an erwünschten Stellen des Halbleitersubstrats 10 unter Verwendung einer herkömm­ lichen Bedampfungs- und Abhebetechnologie, Sintertechnolo­ gie, usw. ausgebildet.
Ein unteres Resist 13, wie zum Beispiel PMGI bzw. Poly­ dimethylglutarimid, das bezüglich tiefem UV- bzw. Ultravio­ lettlicht oder bezüglich einem Elektronenstrahl bzw. EB empfindlich ist, wird auf das Halbleitersubstrat 10 aufge­ tragen. Ein oberes Resist 14, wie zum Beispiel AZ5206E, das bezüglich UV-Licht (zum Beispiel i-Linie) empfindlich ist, wird auf das untere Resist 13 aufgetragen.
Nach einem Belichten in einem i-Linien-Stepper, wird ein Bildumkehrverfahren an dem oberen Resist 14 angewendet, wird eine umgekehrt konische Öffnung 14a, das heißt, mit Seitenwänden, die in der Richtung des Substrats 10 ausein­ andergehen, in der Resistschicht 14 ausgebildet und wird ein Bereich 13a des unteren Resists 13 freigelegt. Das Bildumkehrverfahren wird verwendet, um die umgekehrt koni­ sche Öffnung 14a zum einfachen Abheben bei einem späteren Gateelektrodenherstellungsschritt auszubilden.
Wie es in Fig. 1B gezeigt ist, wird nach einem Belich­ ten in einem Excimerstepper oder mit einem EB der belich­ tete Bereich 13a des unteren Resists 13 entwickelt, wodurch ein Bereich 10a des Halbleitersubstrats 10 freigelegt wird. Da das Halbleitersubstrat 10 auf diese Weise ohne Ver­ aschung in Sauerstoffplasma freigelegt wird, wird ein Aus­ bilden eines Oxidfilms auf dem freigelegten Bereich 10a des Halbleitersubstrats 10 verhindert. Als Ergebnis wird, wenn die Vertiefung 20a in dem Halbleitersubstrat 10 durch Ätzen des freigelegten Halbleitersubstrats 10 ausgebildet wird, eine Vertiefung 20a mit einer hervorragenden Wiederholbar­ keit und einer symmetrischen Form ausgebildet. Weiterhin wird, da kein anderer Schritt eines Entfernens eines Re­ sists als ein Abhebeschritt erforderlich ist, wenn die Ga­ teelektrode ausgebildet wird, die Anzahl von Herstellungs­ schritten verringert.
Unter Verwendung des unteren Resists 13 als eine Maske und unter Verwendung eines Gemischs aus zum Beispiel Wein­ säure und Wasserstoffperoxid wird das Halbleitersubstrat 10 auf eine erwünschte Tiefe geätzt, was die Vertiefung 20a an der Oberfläche von und in dem Halbleitersubstrat 10 ausbil­ det, wie es in Fig. 1C gezeigt ist.
Wie es in Fig. 1D gezeigt ist, wird die gesamte Ober­ fläche des Halbleitersubstrats 10 mit tiefem UV-Licht be­ lichtet und entwickelt. Das obere Resist 14 dient als eine Maske und der belichtete Teil des unteren Resists 13 wird in einer Entwicklerlösung aufgelöst, so daß der freigelegte Bereich 10a des Halbleitersubstrats 10 in der Fläche ver­ größert wird.
Wie es in Fig. 1E gezeigt ist, wird unter Verwendung des unteren Resists 13 als eine Maske das Halbleiter­ substrat 10 mit dem vergrößerten freigelegten Bereich 10a geätzt, was eine Vertiefung 20b in dem Halbleitersubstrat 10 ausbildet. Da ein Abschnitt der Vertiefung 20b, der der Vertiefung 20a entspricht, tiefer als der restliche Teil des Substrats 10 geätzt wird, weist die Vertiefung 20b Stu­ fen auf.
Ein Metallfilm aus zum Beispiel Ti/Al wird auf der ge­ samten Oberfläche des Halbleitersubstrats 10 abgeschieden. Wie es in Fig. 1F gezeigt ist, werden nach einem Ausbilden einer Gateelektrode 15 in der Vertiefung 20b des Halblei­ tersubstrats 10 die Resists 13 und 14 abgehoben und wird der Metallfilm auf den Resists 13 und 14 entfernt. Die Ga­ teelektrode 15, die auf diese Weise ausgebildet ist, be­ deckt nicht nur vollständig eine tiefe Bodenfläche 20c und eine Seitenfläche 20d der Vertiefung 20b sondern dehnt sich ebenso auf einer Bodenfläche 20e des flacheren Teils der Vertiefung 20b aus, so daß der Einfluß von Oberflächenfang­ pegeln eingeschränkt wird.
Wie es zuvor beschrieben worden ist, weist das Verfah­ ren zum Herstellen einer Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung die folgenden Schritte eines aufeinanderfolgenden Ausbildens von Schichten von oberen und unteren Resists 13 und 14, die unterschiedliche Empfindlichkeiten aufweisen, auf einem Halbleitersubstrat 10; eines Belichtens und Entwickelns ei­ nes Teils des oberen Resists 14, wodurch ein Teil des unte­ ren Resists 13 freigelegt wird; und eines Belichtens und Entwickelns des Teils des unteren Resists 13 auf, wodurch ein freigelegter Bereich 10a der Oberfläche des Halbleiter­ substrats 10 freigelegt wird, während ein Ausbilden eines Oxidfilms auf dem freigelegten Bereich 10a verhindert wird. Als Ergebnis weist die Vertiefung 20a, die durch Ätzen des freigelegten Halbleitersubstrats 10 unter Verwendung des unteren Resists 13 als eine Maske ausgebildet wird, eine hervorragende Wiederholbarkeit und eine symmetrische Form auf. Wenn die Vertiefung 20a ausgebildet wird, ist kein an­ derer Schritt eines Entfernens eines Resists als ein Abhe­ beschritt erforderlich, wenn die Gateelektrode 15 ausgebil­ det wird, so daß die Anzahl von Herstellungsschritten ver­ ringert ist.
Nachstehend erfolgt die Beschreibung eines zweiten Aus­ führungsbeispiels der vorliegenden Erfindung.
Ein Verfahren zum Herstellen einer Halbleitervorrich­ tung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung wird unter Bezugnahme auf die Fig. 2A bis 2F beschrieben. Wie es in Fig. 2A gezeigt ist, beinhaltet ein Halbleitersubstrat 10 einen halbisolierenden GaAs-Körper 1, auf welchen durch MBE oder MOCVD epitaktisch eine GaAs-Ka­ nalschicht 2 des n-Typs aufgewachsen ist. Source- und Drai­ nelektroden 11 bzw. 12, die geschichtete Filme aus zum Bei­ spiel einer AuGe-Legierung/Ni/Au aufweisen, werden an er­ wünschten Stellen auf dem Halbleitersubstrat 10 unter Ver­ wendung einer herkömmlichen Bedampfungs- und Abhebetechno­ logie, Sintertechnologie, usw. ausgebildet.
Ein Film 16 aus zum Beispiel Siliziumoxid wird auf dem Halbleitersubstrat 10 ausgebildet und ein unteres Resist 13, wie zum Beispiel PMGI, das bezüglich tiefem UV-Licht oder einem EB empfindlich ist, wird auf das Halbleiter­ substrat 10 aufgetragen. Ein oberes Resist 14, wie zum Bei­ spiel AZ5206E, das bezüglich UV-Licht (zum Beispiel i-Li­ nie) empfindlich ist, wird auf das untere Resist 13 aufge­ tragen.
Nach einem Belichten in einem i-Linien-Stepper wird ein Bildumkehrverfahren an dem oberen Resist 14 angewendet, wird eine umgekehrt konische Öffnung 14a ausgebildet und wird ein Bereich 13a des unteren Resists 13 freigelegt. Das Bildumkehrverfahren wird verwendet, um die umgekehrt koni­ sche Öffnung 14a zum einfachen Abheben bei einem späteren Gateelektrodenherstellungsschritt auszubilden.
Nach einem Belichten in einem Excimerstepper oder mit einem EB wird der belichtete Bereich 13a des unteren Re­ sists 13 entwickelt, wodurch ein Teil des Isolationsfilms 16 freigelegt wird, wie es in Fig. 2B gezeigt ist.
Wie es in Fig. 2C gezeigt ist, wird unter Verwendung des unteren Resists 13 als eine Maske der Isolationsfilm 16 geätzt, wodurch ein Bereich 10a des Halbleitersubstrats 10 freigelegt wird. Da das Halbleitersubstrat 10 ohne Vera­ schung in Sauerstoffplasma freigelegt wird, wird ein Aus­ bilden eines Oxidfilms auf dem freigelegten Bereich 10a des Halbleitersubstrats 10 verhindert. Als Ergebnis wird, wenn die Vertiefung 20a durch Ätzen der freigelegten Oberfläche des Halbleitersubstrats 10 ausgebildet wird, eine Vertie­ fung 20a mit einer hervorragenden Wiederholbarkeit und ei­ ner symmetrischen Form in dem Halbleitersubstrat 10 ausge­ bildet. Wenn die Vertiefung 20a ausgebildet wird, ist kein anderer Schritt eines Entfernens eines Resists als ein Ab­ hebeschritt erforderlich, wenn die Gateelektrode ausgebil­ det wird, so daß die Anzahl von Herstellungsschritten ver­ ringert ist.
Wie es in Fig. 2D gezeigt ist, wird das Halbleiter­ substrat 10 unter Verwendung des unteren Resists 13 als eine Maske und unter Verwendung eines Gemischs aus zum Bei­ spiel Weinsäure und Wasserstoffperoxid auf eine erwünschte Tiefe geätzt, was die Vertiefung 20a an der Oberfläche von und in dem Halbleitersubstrat 10 ausbildet.
Der Isolationsfilm 16 wird unter Verwendung des unteren Resists 13 als eine Maske seitlich geätzt, wie es in Fig. 2E gezeigt ist. Die sich ergebenden Seitenflächen 16a des Isolationsfilms werden unter dem Bereich 13a des unteren Resists 13 ausgetieft und die Fläche der Öffnung in dem Isolationsfilm 16 wird vergrößert.
Wie es in Fig. 2F gezeigt ist, wird die gesamte Ober­ fläche des Halbleitersubstrats 10 mit tiefen UV-Licht be­ lichtet und entwickelt. Das obere Resist 14 dient als eine Maske und der belichtete Teil des unteren Resists 13 wird in einer Entwicklerlösung aufgelöst.
Unter Verwendung des Isolationsfilms 16 als eine Maske wird das Halbleitersubstrat 10 geätzt, um eine Vertiefung 20b in dem Halbleitersubstrat 10 auszubilden, wie es in Fig. 2G gezeigt ist. Da ein Abschnitt, der der Vertiefung 20a entspricht, tiefer als der restliche Teil des Substrats 10 geätzt wird, weist die Vertiefung 20b Stufen auf.
Ein Metallfilm, der zum Beispiel aus Ti/Al besteht, wird auf der gesamten Oberfläche des Halbleitersubstrats 10 abgeschieden und, wie es in Fig. 2H gezeigt ist, werden nach einem Ausbilden einer T-förmigen Gateelektrode 17 in der Vertiefung 20b des Halbleitersubstrats 10 die Resists 13 und 14 abgehoben, was den Metallfilm auf den Resists 13 und 14 entfernt. Die Gateelektrode 17 bedeckt nicht nur vollständig eine tiefe Bodenfläche 20c und eine Seitenflä­ che 20d der Vertiefung 20b sondern dehnt sich ebenso auf einer flachen Bodenfläche 20e der Vertiefung 20b aus, so daß der Einfluß von Oberflächenfangpegeln eingeschränkt wird. Die Gateelektrode 7 ist ebenso auf der Oberfläche 16b des Isolationsfilms 16 vorhanden. Verglichen mit der Gate­ elektrode 15 gemäß dem ersten Ausführungsbeispiel der vor­ liegenden Erfindung weist die T-förmige Gateelektrode 17 gemäß diesem zweiten Ausführungsbeispiel der vorliegenden Erfindung aufgrund der erhöhten Querschnittsfläche ein ver­ ringertes Gate auf.
Wie es zuvor beschrieben worden ist, weist das Verfah­ ren zum Herstellen einer Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung die folgenden Schritte eines aufeinanderfolgenden Ausbildens eines Isolationsfilms 16 und von oberen und unteren Resists 13 und 14, die unterschiedliche Empfindlichkeiten aufwei­ sen, auf einem Halbleitersubstrat 10; eines Belichtens und Entwickelns eines Teils des oberen Resists 14, wodurch ein Teil des unteren Resists 13 freigelegt wird; und eines Be­ lichtens und Entwickelns eines freigelegten Bereichs 13a des unteren Resists 13 auf, wodurch ein Bereich 10a des Halbleitersubstrats freigelegt wird, während ein Ausbilden eines Oxidfilms auf dem freigelegten Bereich 10a verhindert wird. Als Ergebnis wird durch ein Ätzen des freigelegten Teils 10a des Halbleitersubstrats 10 unter Verwendung des unteren Resists 13 als eine Maske eine Vertiefung 20a mit einer hervorragenden Wiederholbarkeit und einer symmetri­ schen Form ausgebildet. Wenn die Vertiefung 20a ausgebildet wird, ist kein anderer Schritt eines Entfernens eines Re­ sists als ein Abhebeschritt erforderlich, wenn die Gate­ elektrode 17 ausgebildet wird, so daß die Anzahl von Her­ stellungsschritten verringert ist.
Nachstehend erfolgt die Beschreibung eines dritten Aus­ führungsbeispiels der vorliegenden Erfindung.
Ein Verfahren zum Herstellen einer Halbleitervorrich­ tung gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung betrifft einen HEMT bzw. einen Transistor mit ho­ her Elektronenbeweglichkeit. Die Fig. 3A bis 3G zeigen Schnittansichten, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung darstellen.
Wie es in Fig. 3A gezeigt ist, ist ein Halbleiter­ substrat 10 durch aufeinanderfolgendes Aufwachsen einer nichtdotierten AlGaAs-Pufferschicht 3, einer unteren AlGaAs-Elektronenzufuhrschicht 4 des n-Typs, einer nichtdo­ tierten InGaAs-Kanalschicht 5, einer oberen AlGaAs-Elektro­ nenzufuhrschicht 6 des n-Typs, einer GaAs-Schicht 7 des n-Typs einer niedrigen Dotierstoffkonzentration (hier im wei­ teren Verlauf als n bezeichnet), einer AlGaAs-Ätzstopp­ schicht 8 des n-Typs und einer GaAs-Kontaktschicht 9 des n⁺-Typs unter Verwendung eines epitaktischen Wachstumsver­ fahrens, wie zum Beispiel MBE oder MOCVD, auf einem halb­ isolierenden GaAs-Substratkörper 1 ausgebildet. Source- und Drainelektroden 11 bzw. 12, die zum Beispiel aus einer AuGe-Legierung/Ni/Au bestehen, werden an erwünschten Stel­ len des Halbleitersubstrats 10 unter Verwendung einer her­ kömmlichen Bedampfungs- und Abhebetechnologie, Sintertech­ nologie, usw. ausgebildet.
Ein unteres Resist 13, wie zum Beispiel PMGI, das be­ züglich tiefem UV-Licht oder bezüglich einem EB empfindlich ist, wird auf das Halbleitersubstrat 10 aufgetragen. Ein oberes Resist 14, wie zum Beispiel AZ5206E, das bezüglich UV-Licht (zum Beispiel i-Linie) empfindlich ist, wird auf das untere Resist 13 aufgetragen.
Nach einem Belichten in einem i-Linien-Stepper wird ein Bildumkehrverfahren an dem oberen Resist 14 angewendet, wird eine umgekehrt konische Öffnung 14a ausgebildet und wird ein Bereich 13a des unteren Resists 13 freigelegt. Das Bildumkehrverfahren wird angewendet, um die umgekehrt koni­ sche Öffnung 14a zum einfachen Abheben bei einem späteren Gateelektrodenherstellungsschritt auszubilden.
Wie es in Fig. 3B gezeigt ist, wird nach einem Belich­ ten in einem Excimerstepper oder mit einem EB und einem Entwickeln des belichteten Bereichs 13a ein Teil 10a des Halbleitersubstrats 10 freigelegt. Da das Halbleiter­ substrat 10 ohne Veraschung in Sauerstoffplasma freigelegt wird, wird ein Ausbilden eines Oxidfilms auf der freigeleg­ ten Oberfläche 10a des Halbleitersubstrats 10 verhindert. Als Ergebnis wird, wenn eine Vertiefung in dem Halbleiter­ substrat 10 durch Ätzen des freigelegten Halbleiter­ substrats 10 ausgebildet wird, eine Vertiefung 20a mit ei­ ner hervorragenden Wiederholbarkeit und einer symmetrischen Form ausgebildet.
Beim Ausbilden der Vertiefung 20a ist kein anderer Schritt eines Entfernens eines Resists als ein Abhebe­ schritt erforderlich, wenn die Gateelektrode 15 ausgebildet wird, so daß die Anzahl von Herstellungsschritten verrin­ gert ist.
Wie es in Fig. 3C gezeigt ist, wird unter Verwendung des unteren Resists 13 als eine Maske und unter Verwendung eines Gemischs aus zum Beispiel Zitronensäure und Wasser­ stoffperoxid die Kontaktschicht 9 geätzt. Da AlGaAs in der Lösung aus Zitronensäure und Wasserstoffperoxid sehr langsam geätzt wird, wird das Ätzen im wesentlich gestoppt, wenn die Ätzstoppschicht 8 freigelegt ist.
Unter Verwendung eines Gemischs aus zum Beispiel Phos­ phorsäure und Wasserstoffperoxid wird die Ätzstoppschicht 8 geätzt, so daß die GaAs-Schicht 7 des n⁻-Typs freigelegt wird und eine Vertiefung 20a ausgebildet wird, wie es in Fig. 3D gezeigt ist. Durch Vorsehen der Ätzstoppschicht 8 wird die Vertiefung 20a steuerbar ausgebildet.
Wie es in Fig. 3E gezeigt ist, wird die gesamte Ober­ fläche des Halbleitersubstrats 10 mit tiefen UV-Licht be­ lichtet und entwickelt. Das obere Resist 14 dient als eine Maske und der belichtete Bereich 13a des unteren Resists 13 wird in einer Entwicklerlösung aufgelöst, so daß der be­ lichtete Bereich 10a des Halbleitersubstrats 10 in der Flä­ che vergrößert wird.
Unter Verwendung des unteren Resists 13 als eine Maske wird das Halbleitersubstrat 10 an dem vergrößerten freige­ legten Bereich 10a unter Verwendung des Gemischs aus zum Beispiel Zitronensäure und Wasserstoffperoxid geätzt und wird eine Vertiefung 20b ausgebildet, wie es in Fig. 3F ge­ zeigt ist. Als Ergebnis weist die Vertiefung 20b Stufen auf.
Ein Metallfilm, der zum Beispiel aus Ti/Al besteht, wird auf der gesamten Oberfläche des Halbleitersubstrats 10 abgeschieden und, wie es in Fig. 3G gezeigt ist, werden nach einem Ausbilden einer Gateelektrode 15 auf der Vertie­ fung 20b die Resists 13 und 14 abgehoben und wird der Me­ tallfilm auf den Resists 13 und 14 entfernt.
Die Gateelektrode 15 bedeckt vollständig eine tiefe Bo­ denfläche 20c (das heißt, die Oberfläche der oberen Elek­ tronenzufuhrschicht 6) und eine Seitenfläche 20d (das heißt, die Seite der Ätzstoppschicht 8 und der GaAs-Schicht 7 des n⁻-Typs) der Vertiefung 20b und dehnt sich auf einer flachen Bodenfläche 20e (das heißt, der Oberfläche der Ätz­ stoppschicht 8) der Vertiefung 20b aus, so daß der Einfluß von Oberflächenfangpegeln eingeschränkt wird.
Wie es zuvor beschrieben worden ist, weist das Verfah­ ren zum Herstellen einer Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung die folgenden Schritte eines aufeinanderfolgenden Ausbildens von oberen und unteren Resists 13 und 14, die unterschied­ liche Empfindlichkeiten aufweisen, auf einem Halbleiter­ substrat 10; eines Belichtens und Entwickelns des oberen Resists 14, wodurch ein Bereich 13a des unteren Resists 13 freigelegt wird; und eines Belichtens und Entwickelns des freigelegten Bereichs 13a des unteren Resists 13 auf, wo­ durch ein Bereich 10a des Halbleitersubstrats 10 freigelegt wird, während ein Ausbilden eines Oxidfilms verhindert wird. Als Ergebnis wird eine Vertiefung 20a mit einer her­ vorragenden Wiederholbarkeit und symmetrischen Form aus ge­ bildet. Wenn die Vertiefung 20a ausgebildet wird, ist kein anderer Schritt eines Entfernens eines Resists als ein Ab­ hebeschritt erforderlich, wenn die Gateelektrode 15 aus ge­ bildet wird, so daß die Anzahl von Herstellungsschritten verringert ist. Weiterhin wird durch Vorsehen der Ätzstopp­ schicht 8 die Vertiefung 20a steuerbar ausgebildet. Als Er­ gebnis kann eine Halbleitervorrichtung mit einer hochge­ nauen Gateelektrode 15 erzielt werden.
Nachstehend erfolgt die Beschreibung eines vierten Aus­ führungsbeispiels der vorliegenden Erfindung.
Ein Verfahren zum Herstellen einer Halbleitervorrich­ tung gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung betrifft ein Herstellen einer Halbleitervorrich­ tung, die mit einem E-FET bzw. Anreicherungs-FET und einem D-FET bzw. Verarmungs-FET auf einem einzigen Substrat ver­ sehen ist. Fig. 4 zeigt eine Schnittansicht, die die Struk­ tur einer Halbleitervorrichtung gemäß dem vierten Ausfüh­ rungsbeispiel der vorliegenden Erfindung darstellt, und die Fig. 5A bis 5F zeigen Schnittansichten, die ein Verfah­ ren zum Herstellen der Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung dar­ stellen.
Es wird auf Fig. 4 verwiesen. Der E-FET und der D-FET sind auf einem einzigen gemeinsamen Substrat 10 ausgebildet und in dem E-FET 27, bei welchem der Einfluß von Oberflä­ chenfangpegeln groß ist, bedeckt eine Gateelektrode 18 vollständig die tiefe Bodenfläche 20c und die Seitenfläche 20d der Vertiefung 20b und dehnt sich auf der flachen Bo­ denfläche 20e aus. Deshalb schränkt die Struktur die Ober­ flächenfangpegel ein. Der E-FET wird leicht von den Ober­ flächenfangpegeln beeinflußt, wenn die Trägerkonzentratio­ nen des E-FET und des D-FET gleich sind, da es notwendig ist, daß der E-FET einen kürzeren Abstand von der Gateelek­ trode zu der Kanalschicht als bei dem D-FET aufweist.
In Fig. 4 bezeichnet das Bezugszeichen 10 ein Halblei­ tersubstrat, das aus einem halbisolierenden GaAs-Substrat­ körper 1 besteht, auf welchem eine nichtdotierte GaAs-Puf­ ferschicht 22, eine nichtdotierte InGaAs-Kanalschicht 23, eine erste InGaP-Elektronenzufuhrschicht 24 des n-Typs, eine zweite AlGaAs-Elektronenzufuhrschicht 25 des n-Typs und eine GaAs-Kontaktschicht 26 des n-Typs aufeinanderfol­ gend angeordnet sind.
Die Bezugszeichen 27a und 28a bezeichnen Elementausbil­ dungsbereiche auf einer Hauptoberfläche des Substrats und der E-FET 27 und der D-FET 28 werden jeweils in diesen Be­ reichen angeordnet. Es ist anzumerken, daß diese Ele­ mentausbildungsbereiche 27a und 28a durch einen Ele­ menttrennbereich 21 elektrisch getrennt sind, in welchen Wasserstoffionen implantiert sind.
Das Bezugszeichen 20b bezeichnet eine abgestufte Ver­ tiefung in dem Elementausbildungsbereich 27a des Halblei­ tersubstrats 10 und die Gateelektrode 18 befindet sich auf der Oberfläche 20e des Halbleitersubstrats 10 und bedeckt die tiefe Bodenfläche 20c und die Seitenfläche 20d der ab­ gestuften Vertiefung. Die Bezugszeichen 11a und 12a be­ zeichnen Source- bzw. Drainbereiche des E-FET in dem Ele­ mentausbildungsbereich 27a, wobei sich die Vertiefung 20b zwischen ihnen befindet.
Das Bezugszeichen 30b bezeichnet eine Vertiefung in dem Elementausbildungsbereich 28a des Halbleitersubstrats 10. Eine Gateelektrode 19 des D-FET befindet sich auf der Bo­ denfläche 20g der Vertiefung 30b. Die Bezugszeichen 11b und 12b bezeichnen Source- bzw. Drainbereiche des D-FET in dem Elementausbildungsbereich 28a, wobei sich die Vertiefung 30b zwischen ihnen befindet. Die Gateelektroden 18 und 19 bilden Schottkyübergänge mit dem Halbleitersubstrat 10 aus, während die Source- und Drainbereiche 11a, 11b, 12a und 12b ohmsche Übergänge mit dem Halbleitersubstrat 10 ausbilden.
Ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel der vorliegenden Er­ findung wird unter Bezugnahme auf die Fig. 5A bis 5H be­ schrieben. Wie es in Fig. 5A gezeigt ist, ist das Halblei­ tersubstrat 10 durch aufeinanderfolgendes epitaktisches Aufwachsen der nichtdotierten AlGaAs-Pufferschicht 22, der nichtdotierten InGaAs-Kanalschicht 23, der ersten TnGaP-Elektro­ nenzufuhrschicht 24 des n-Typs, der zweiten AlGaAs-Elektronen­ zufuhrschicht 25 des n-Typs und der GaAs-Kontakt­ schicht 26 des n-Typs in dieser Reihenfolge unter Verwen­ dung von MBE oder NOCVD auf dem halbisolierenden GaAs-Substrat­ körper 1 ausgebildet. Der Elementtrennbereich 21 ist zwischen den Elementausbildungsbereichen 27a und 28a durch zum Beispiel Implantieren von Wasserstoffionen ausge­ bildet.
Wie es in Fig. 5B gezeigt ist, wird ein unteres Resist 13, wie zum Beispiel PMGI, das bezüglich tiefem UV-Licht oder bezüglich einem EB empfindlich ist, auf das Halblei­ tersubstrat 10 aufgetragen. Ein oberes Resist 14, wie zum Beispiel AZ5206E, das bezüglich UV-Licht (zum Beispiel i-Linie) empfindlich ist, wird auf das untere Resist 13 auf­ getragen.
Nach einem Belichten in einem i-Linien-Stepper wird ein Bildumkehrverfahren an dem oberen Resist 14 angewendet und wird eine umgekehrt konische Öffnung 14a in dem Resist 14 ausgebildet, was einen Bereich 13a des unteren Resists 13 freilegt. Das Bildumkehrverfahren wird angewendet, um die umgekehrt konische Öffnung 14a zum einfachen Abheben bei einem späteren Gateelektrodenherstellungsschritt auszubil­ den.
Wie es in Fig. 5C gezeigt ist, werden ein Belichten in einem Excimerstepper oder mit einem EB und ein Entwickeln an dem freigelegten Bereich 13a des unteren Resists 13 in dem Elementausbildungsbereich 27a auf der E-FET-Ausbil­ dungsseite angewendet und wird ein Bereich 10a des Halblei­ tersubstrats 10 freigelegt. Da das Halbleitersubstrat 10 ohne Veraschung in Sauerstoffplasma freigelegt wird, wird ein Ausbilden eines Oxidfilms auf dem freigelegten Bereich 10a des Halbleitersubstrats 10 verhindert. Als Ergebnis wird zu dem Zeitpunkt eines Ausbildens einer Vertiefung 20a in dem Halbleitersubstrat 10 durch Ätzen des freigelegten Halbleitersubstrats 10 eine Vertiefung 20a mit einer her­ vorragenden Wiederholbarkeit und einer symmetrischen Form ausgebildet.
Wenn die Vertiefung 20a ausgebildet wird, ist kein an­ derer Schritt eines Entfernens eines Resists als ein Abhe­ beschritt erforderlich, wenn die Gateelektrode 18 ausgebil­ det wird, so daß die Anzahl von Herstellungsschritten ver­ ringert ist.
Unter Verwendung des unteren Resists 13 als eine Maske und unter Verwendung eines Gemischs aus zum Beispiel Zitro­ nensäure und Wasserstoffperoxid wird die Kontaktschicht 26 geätzt. AlGaAs wird sehr langsam in der Lösung aus Zitro­ nensäure und Wasserstoffperoxid geätzt, so daß das Ätzen im wesentlichen gestoppt wird, wenn die zweite Elektronenzu­ fuhrschicht 25 freigelegt worden ist. Nachfolgend wird un­ ter Verwendung eines Gemischs aus zum Beispiel Weinsäure und Wasserstoffperoxid die zweite Elektronenzufuhrschicht 25 geätzt, so daß ein Teil der ersten Elektronenzufuhr­ schicht 24 freigelegt wird und eine Vertiefung 20a ausge­ bildet wird. InGaP wird sehr langsam in der Lösung aus Weinsäure und Wasserstoffperoxid geätzt, so daß das Ätzen im wesentlichen gestoppt wird, wenn die erste Elektronenzu­ fuhrschicht 24 freigelegt worden ist, wie es in Fig. 5D ge­ zeigt ist. Da die erste Elektronenzufuhrschicht 24 und die zweite Elektronenzufuhrschicht 25 unterschiedliche Ätzwi­ derstände aufweisen, wird die Vertiefung 20a mit ausrei­ chender Steuerbarkeit ausgebildet.
Wie es in Fig. 5E gezeigt ist, wird die gesamte Ober­ fläche des Halbleitersubstrats 10 mit tiefem UV-Licht be­ lichtet und entwickelt. Das obere Resist 14 dient als eine Maske und der belichtete Teil des unteren Resists 13 wird in einer Entwicklerlösung aufgelöst, was die Abmessung des freigelegten Bereichs 10a des Halbleitersubstrats 10 ver­ größert, und ebenso wird ein Bereich 30a des Halbleiter­ substrats 10 in dem Elementausbildungsbereich 28a freige­ legt.
Da das Halbleitersubstrat 10 ohne Veraschung in Sauer­ stoffplasma freigelegt wird, wird ein Ausbilden eines Oxid­ films auf der Oberfläche des Halbleitersubstrats 10 verhin­ dert. Als Ergebnis wird, wenn eine Vertiefung 30a in dem Halbleitersubstrat 10 durch Ätzen des freigelegten Halblei­ tersubstrats 10 ausgebildet wird, eine Vertiefung 30a mit einer hervorragenden Wiederholbarkeit und einer symmetri­ schen Form ausgebildet. Zu dem Zeitpunkt eines Ausbildens der Vertiefung 30a ist kein anderer Schritt eines Entfer­ nens eines Resists als ein Abhebeschritt erforderlich, wenn eine Gateelektrode 19 ausgebildet wird, so daß die Anzahl von Herstellungsschritten verringert werden kann.
Wie es in Fig. 5F gezeigt ist, werden unter Verwendung des unteren Resists 13 als eine Maske die zwei Elementaus­ bildungsbereiche 27a und 28a des Halbleitersubstrats 10 un­ ter Verwendung des Gemischs aus zum Beispiel Zitronensäure und Wasserstoffperoxid geätzt. Durch selektives Entfernen des GaAs wird ein abgestufte Vertiefung 20b in dem Ele­ mentausbildungsbereich 27a ausgebildet, während eine einfa­ che Vertiefung 30b in dem Elementausbildungsbereich 28a ausgebildet wird. AlGaAs und InGaAs werden sehr langsam durch die Lösung aus Zitronensäure und Wasserstoffperoxid geätzt, wobei die GaAs-Kontaktschicht 26 selektiv geätzt wird.
Ein Metallfilm, der zum Beispiel aus Ti/Al besteht, wird auf die gesamte Oberfläche des Halbleitersubstrats 10 abgeschieden und, wie es in Fig. 5G gezeigt ist, werden nach einem Ausbilden der Gateelektrode 18 eines E-FET in der Vertiefung 20b des Elementausbildungsbereichs 27a und einem Ausbilden der Gateelektrode 19 eines D-FET auf der Vertiefung 30b des Elementausbildungsbereichs 28a die Re­ sists 13 und 14 abgehoben und wird der Metallfilm auf den Resists 13 und 14 entfernt.
Die Gateelektrode 18 bedeckt nicht nur vollständig eine tiefe Bodenfläche 20c (das heißt, die Oberfläche der ersten Elektronenzufuhrschicht 24) und die Seitenfläche 20e (das heißt, die Seite der zweiten Elektronenzufuhrschicht 25) der Vertiefung 20b sondern dehnt sich ebenso auf einer fla­ chen Bodenfläche 20e (das heißt, der Oberfläche der zweiten Elektronenzufuhrschicht 25) der Vertiefung 20b aus, so daß der Einfluß aufgrund von Oberflächenfangpegeln einge­ schränkt ist. Durch Vorsehen der ersten Elektronenzufuhr­ schicht 24 und der zweiten Elektronenzufuhrschicht 25, die unterschiedliche Ätzwiderstände aufweisen, werden die Ver­ tiefungen 20b und 30b mit einer ausreichenden Steuerbarkeit ausgebildet.
Danach werden Source- und Drainelektroden 11a bzw. 12a oder 11b bzw. 12b, die zum Beispiel aus einem geschichteten Film aus einer AuGe-Legierung/Ni/Au bestehen, an gegenüber­ liegenden Stellen auf dem Halbleitersubstrat 10 mit der Gateelektrode 18 oder 19 zwischen ihnen unter Verwendung ei­ ner herkömmlichen Bedampfungs- und Abhebetechnologie, Sin­ tertechnologie, usw. ausgebildet. Das Ausbilden der Source- und Drainelektroden 11a bzw. 12a oder 11b bzw. 12b kann ebenso vor dem Ausbilden der Gateelektrode 18 oder 19 nach dem Ausbilden des Halbleitersubstrats 10 vervollständigt sein.
Das Verfahren zum Herstellen der Halbleitervorrichtung mit einem E-FET und einem D-FET auf einem einzigen gemein­ samen Substrat gemäß dem vierten Ausbildungsbeispiel der vorliegenden Erfindung weist die folgenden Schritte eines aufeinanderfolgenden Ausbildens von Schichten von oberen und unteren Resists 13 und 14, die unterschiedliche Emp­ findlichkeiten aufweisen, auf einem Halbleitersubstrat 10; eines Belichtens und Entwickelns mehrerer Bereiche des obe­ ren Resists 14, wodurch die mehreren Bereiche 13a des unte­ ren Resists 13 freigelegt werden; und eines Belichtens und Entwickelns einiger der freigelegten Bereiche 13a des unte­ ren Resists 13 ausgenommen mindestens eines freigelegten Bereichs, was einen Teil des Halbleitersubstrats 10 frei­ legt, ohne das Ausbilden eines Oxidfilms auf. Als Ergebnis wird zu dem Zeitpunkt eines Ausbildens der Vertiefung 20a in dem Halbleitersubstrat 10 durch Ätzen des freigelegten Bereichs 10a des Halbleitersubstrats 10 unter Verwendung des unteren Resists 13 als eine Maske eine Vertiefung 20a mit einer hervorragenden Wiederholbarkeit und symmetrischen Form ausgebildet.
Wenn die Vertiefung 20a ausgebildet wird, ist kein anderer Schritt eines Entfernens eines Resists als ein Abhebe­ schritt erforderlich, wenn eine Gateelektrode 15 ausge­ bildet wird, so daß die Anzahl von Herstellungsschritten verringert ist.
Da der restliche Bereich des unteren Resists 13 unter Verwendung des oberen Resists 14 als eine Maske belichtet und entwickelt wird, wird ein Ausbilden eines Oxidfilms auf dem freigelegten Bereich 30a des Halbleitersubstrats 10 verhindert. Als Ergebnis wird, wenn die Vertiefung 30a durch Ätzen des freigelegten Halbleitersubstrats 10 unter Verwendung des unteren Resists 13 als eine Maske ausgebil­ det wird, eine Vertiefung 30a mit einer hervorragenden Wie­ derholbarkeit und symmetrischen Form ausgebildet. Wenn die Vertiefung 30a ausgebildet wird, ist kein anderer Schritt eines Entfernens eines Resists als ein Abhebeschritt erfor­ derlich, wenn eine Gateelektrode 19 ausgebildet wird, so daß die Anzahl von Herstellungsschritten verringert ist.
Da das Halbleitersubstrat 10 Halbleiterschichten 24, 25 und 26 beinhaltet, die unterschiedliche Ätzwiderstände auf­ weisen, wird ein Ätzen selektiv durchgeführt und werden die Vertiefungen 20a, 20b und 30b mit einer ausreichenden Steu­ erbarkeit ausgebildet. Als Ergebnis wird eine Halbleiter­ vorrichtung erzielt, die mit den Gateelektroden 18 und 19 versehen ist, die mit einer hohen Genauigkeit ausgebildet sind.
Nachstehend erfolgt die Beschreibung eines fünften Aus­ bildungsbeispiels der vorliegenden Erfindung.
Ein Verfahren zum Herstellen einer Halbleitervorrich­ tung gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung wird beschrieben. Dieses fünfte Ausführungsbei­ spiel betrifft ein Verfahren zum Herstellen eines E-FET, der eine doppelte Gateelektrode aufweist. Fig. 6 zeigt eine Schnittansicht, die eine Struktur einer Halbleitervorrich­ tung gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung darstellt.
In Fig. 6 bezeichnet das Bezugszeichen 10 ein Halblei­ tersubstrat, das einen halbisolierenden GaAs-Substratkörper 1 aufweist, auf welchen aufeinanderfolgend eine nichtdo­ tierte GaAs-Pufferschicht 22, eine nichtdotierte InGaAs-Ka­ nalschicht 23, eine erste InGap-Elektronenzufuhrschicht 24 des n-Typs, eine zweite AlGaAs-Elektronenzufuhrschicht 25 des n-Typs und eine GaAs-Kontaktschicht 26 des n-Typs ange­ ordnet sind.
Das Halbleitersubstrat 10 beinhaltet eine abgestufte Vertiefung 20b an der Hauptoberfläche des Halbleiter­ substrats 10. Die erste Gateelektrode 18 bedeckt die tiefe Bodenfläche 20c und die Seitenfläche 20d der Vertiefung und dehnt sich auf der flachen Oberfläche 20e des Halbleiter­ substrats 10 aus. Eine einzige Vertiefung 30b ist an der Hauptoberfläche des Halbleitersubstrats 10 ausgebildet. Die zweite Gateelektrode 19 befindet sich auf der Bodenfläche der Vertiefung 30b. Die ersten und zweiten Gateelektroden 18 und 19 verlaufen parallel.
Die Gateelektroden 18 und 19 bilden Schottkyübergänge mit dem Halbleitersubstrat 10 aus, während die Source- und Drainbereiche 11 und 12 ohmsche Übergänge mit dem Halblei­ tersubstrat 10 ausbilden. Source- und Drainbereiche 11 und 12 befinden sich auf der Hauptoberfläche des Halbleiter­ substrats 10, wobei sich die Vertiefung 20b zwischen ihnen befindet.
Das Verfahren zum Herstellen einer Halbleitervorrich­ tung gemäß diesem fünften Ausführungsbeispiel der vorlie­ genden Erfindung unterscheidet sich von dem gemäß dem vier­ ten Ausführungsbeispiel der vorliegenden Erfindung, das in den Fig. 5A bis 5G gezeigt ist, lediglich darin, daß der Schritt eines Ausbildens des Elementrennbereichs 21 wegge­ lassen ist.
Daher weist das Verfahren zum Herstellen einer Halblei­ tervorrichtung mit einem FET mit einem doppelten Gate gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung die folgenden Schritte eines aufeinanderfolgenden Ausbil­ dens von Schichten von oberen und unteren Resists 13 und 14, die unterschiedliche Empfindlichkeiten aufweisen, auf einem Halbleitersubstrat 10; eines Belichtens und Entwic­ kelns des oberen Resists 14 und eines Freilegens eines Be­ reichs 13a des unteren Resists 13; und eines Belichtens und Entwickelns eines Teils des unteren Resists 13 auf, was ei­ nen Teil 10a des Halbleitersubstrats 10 freilegt, während das Ausbilden eines Oxidfilms verhindert wird. Als Ergebnis wird, wenn die Vertiefung 20a durch Ätzen des freigelegten Halbleitersubstrats 10 unter Verwendung des unteren Resists 13 als eine Maske ausgebildet wird, eine Vertiefung 20a mit einer hervorragenden Wiederholbarkeit und symmetrischen Form ausgebildet.
Wenn die Vertiefung 20a ausgebildet wird, ist kein an­ derer Schritt eines Entfernens eines Resists als ein Abhe­ beschritt erforderlich, wenn die Gateelektrode 15 ausgebil­ det wird, so daß die Anzahl von Herstellungsschritten ver­ ringert ist.
Weiterhin ist, wenn die Vertiefung 20a ausgebildet wird, kein anderer Schritt eines Entfernens des zuerst aus­ gebildeten Resists vor einem Ausbilden des zweiten Resists als ein Abhebeschritt erforderlich, wenn die Gateelektrode ausgebildet wird, so daß die Anzahl von Herstellungsschrit­ ten verringert ist.
Da ein Teil des restlichen Bereichs des unteren Resists 13 unter Verwendung des oberen Resists 14 als eine Maske belichtet und entwickelt wird, wird ein Ausbilden eines Oxidfilms auf dem freigelegten Bereich 30a des Halbleiter­ substrats 10 verhindert. Als Ergebnis wird, wenn die Ver­ tiefung 30a durch Ätzen des freigelegten Halbleiter­ substrats unter Verwendung des unteren Resists 13 als eine Maske ausgebildet wird, eine Vertiefung 30a mit einer her­ vorragenden Wiederholbarkeit und symmetrischen Form ausge­ bildet.
Wenn die Vertiefung 30a ausgebildet wird, ist kein an­ derer Schritt eines Entfernens eines Resists als ein Abhe­ beschritt zu dem Zeitpunkt eines Ausbildens der Gateelek­ trode 19 erforderlich, so daß die Anzahl von Herstellungs­ schritten verringert ist.
Da das Halbleitersubstrat 10 Halbleiterschichten 24, 25 und 26 beinhaltet, die unterschiedliche Ätzwiderstände auf­ weisen, wird ein Ätzen selektiv durchgeführt und werden die Vertiefungen 20a, 20b und 30b mit einer ausreichenden Steu­ erbarkeit ausgebildet. Als Ergebnis wird eine Halbleiter­ vorrichtung erzielt, die die ersten und zweiten Gateelek­ troden 18 und 19 beinhaltet, die mit einer hohen Genauig­ keit ausgebildet sind.
Weiterhin kann der FET mit einem doppelten Gate gemäß diesem fünften Ausbildungsbeispiel der vorliegenden Erfin­ dung durch Vorspannen der ersten Gateelektrode 18 auf eine erwünschte Spannung, um als ein Verstärker zu arbeiten, und Ändern der Vorspannung, die an die zweite Gateelektrode 19 angelegt ist, als ein Verstärker mit veränderbarem Verstär­ kungsfaktor verwendet werden.
Gemäß der vorhergehenden Beschreibung wird ein Verfah­ ren zum Herstellen einer Halbleitervorrichtung geschaffen, das die folgenden Schritte eines aufeinanderfolgenden Aus­ bildens von Schichten von oberen und unteren Resists, die unterschiedliche Empfindlichkeiten aufweisen, auf einem Halbleitersubstrat; eines Belichtens und Entwickelns des oberen Resists, um einen Teil des unteren Resists freizule­ gen; und eines Belichtens und Entwickelns des freigelegten Teils des unteren Resists aufweist, um einen Teil des Halb­ leitersubstrats freizulegen. Das Verfahren beinhaltet ebenso die folgenden Schritte eines Ätzens des freigelegten Teils des Halbleitersubstrats unter Verwendung des unteren Resists als eine Maske, um eine Vertiefung auszubilden; und eines Belichtens und Entwickelns des unteren Resists unter Verwendung des oberen Resists als eine Maske, um den frei­ gelegten Bereich des Halbleitersubstrats zu vergrößern. Das Verfahren beinhaltet weiterhin die folgenden Schritte eines Ätzens des Halbleitersubstrats unter Verwendung des unteren Resists als eine Maske, um eine abgestufte Vertiefung in dem Halbleitersubstrat auszubilden; und eines Ausbildens einer Gateelektrode, die eine flache Bodenfläche, eine tiefe Bodenfläche und eine Seitenfläche der abgestuften Vertiefung bedeckt.

Claims (13)

1. Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte aufweist:
aufeinander folgendes Ausbilden von Schichten von oberen und unteren Resists, die unterschiedliche Empfindlich­ keiten aufweisen, auf einem Halbleitersubstrat;
Belichten und Entwickeln eines Teils des oberen Re­ sists, wodurch ein Teil des unteren Resists freigelegt wird;
Belichten und Entwickeln des Teils des unteren Resists, der freigelegt ist, wodurch ein Teil des Halbleiter­ substrats freigelegt wird;
Ausbilden einer Vertiefung in dem Halbleitersubstrat durch Ätzen des Teils des Halbleitersubstrats, der freigelegt ist, unter Verwendung des unteren Resists als eine Maske;
Belichten und Entwickeln des unteren Resists unter Ver­ wendung des oberen Resists als eine Maske, wodurch der Teil des Halbleitersubstrats vergrößert wird, der frei­ gelegt ist;
Ätzen des Teils des Halbleitersubstrats, der freigelegt ist, unter Verwendung des unteren Resists als eine Maske, wodurch eine abgestufte Vertiefung in dem Halb­ leitersubstrat ausgebildet wird; und
Ausbilden einer Metallelektrode, die eine tiefe Boden­ fläche und eine Seitenfläche der abgestuften Vertiefung bedeckt.
2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Halb­ leitersubstrat eine Mehrzahl von Halbleiterschichten aufweist, die jeweilige unterschiedliche Ätzcharakteri­ stiken aufweisen.
3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das Halb­ leitersubstrat eine Ätzstoppschicht zum selektiven At­ zen des Halbleitersubstrats beim Ausbilden der Vertie­ fung aufweist.
4. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß es den Schritt eines Anwendens eines Bildumkehrverfahrens an dem oberen Resist vor einem Freilegen des Teils des un­ teren Resists beinhaltet.
5. Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte aufweist:
aufeinanderfolgendes Ausbilden von Schichten von oberen und unteren Resists, die unterschiedliche Empfindlich­ keiten aufweisen, auf einem Halbleitersubstrat;
Belichten und Entwickeln von mehreren Bereichen des oberen Resists, wodurch mehrere Teile des unteren Re­ sists freigelegt werden;
Belichten und Entwickeln eines zweiten freigelegten Teils des unteren Resists ausgenommen mindestens eines ersten freigelegten Teils, wodurch ein zweiter Teil des Halbleitersubstrats freigelegt wird;
Ätzen des zweiten Teils des Halbleitersubstrats unter Verwendung des unteren Resists als eine Maske, wodurch eine erste Vertiefung in dem Halbleitersubstrat aus ge­ bildet wird;
Belichten und Entwickeln des ersten Teils des unteren Resists unter Verwendung des oberen Resists als ein Maske, wodurch der zweite Teil des Halbleitersubstrats vergrößert wird, der freigelegt ist, und das Halblei­ tersubstrat in einem ersten Teil freigelegt wird;
Ätzen des Halbleitersubstrats unter Verwendung des un­ teren Resists als eine Maske, wodurch eine abgestufte Vertiefung in dem Halbleitersubstrat an dem zweiten Teil ausgebildet wird, und eine einfache Vertiefung an dem zweiten Teil des Halbleitersubstrats ausgebildet wird; und
Ausbilden einer Metallelektrode, die eine tiefe Boden­ fläche und eine Seitenfläche der abgestuften Vertiefung bedeckt, und Ausbilden einer Metallelektrode, die eine Bodenfläche der einfachen Vertiefung bedeckt.
6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß das Halb­ leitersubstrat eine Mehrzahl von Halbleiterschichten aufweist, die jeweilige unterschiedliche Ätzcharakteri­ stiken aufweisen.
7. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß das Halb­ leitersubstrat eine Ätzstoppschicht zum selektiven Ät­ zen während eines Ausbildens der Vertiefung aufweist.
8. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß es den Schritt eines Anwendens eines Bildumkehrverfahrens an dem oberen Resist vor einem Freilegen des Teils des un­ teren Resists beinhaltet.
9. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß es den Schritt eines Ausbildens eines Elementtrennbereichs zwischen den ersten und zweiten Teilen des Halbleiter­ substrats beinhaltet.
10. Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte aufweist:
aufeinanderfolgendes Ausbilden eines Isolationsfilms und von oberen und unteren Resists, die unterschied­ liche Empfindlichkeiten aufweisen, auf einem Halblei­ tersubstrat;
Belichten und Entwickeln eines Teils des oberen Re­ sists, wodurch ein Teil des unteren Resists freigelegt wird;
Belichten und Entwickeln des Teils des unteren Resists, der freigelegt ist, wodurch ein Teil des Isolations­ films freigelegt wird;
Ätzen des Teils des Isolationsfilms, der freigelegt ist, unter Verwendung des unteren Resists als eine Maske, wodurch ein Teil des Halbleitersubstrats freige­ legt wird;
Ätzen des Teils des Halbleitersubstrats, der freigelegt ist, wodurch eine erste Vertiefung in dem Halbleiter­ substrat ausgebildet wird;
Ätzen des Isolationsfilms unter Verwendung des unteren Resists als eine Maske, wodurch das untere Resist durch Ätzen einer Seitenfläche des Isolationsfilms unter­ schnitten wird;
Belichten und Entwickeln des Teils des unteren Resists, der freigelegt ist, unter Verwendung des oberen Resists als eine Maske;
Ätzen des Halbleitersubstrats, das die erste Vertiefung beinhaltet, unter Verwendung des Isolationsfilms als eine Maske, Unterschneiden des Isolationsfilms und Aus­ bilden einer abgestuften Vertiefung in dem Halbleiter­ substrat; und
Ausbilden einer Metallelektrode, die eine tiefe Boden­ fläche und eine Seitenfläche der abgestuften Vertiefung bedeckt.
11. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß das Halb­ leitersubstrat eine Mehrzahl von Halbleiterschichten aufweist, die jeweilige unterschiedliche Ätzcharakteri­ stiken aufweisen.
12. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß das Halb­ leitersubstrat eine Ätzstoppschicht zum selektiven Ät­ zen des Halbleitersubstrats beim Ausbilden der Vertie­ fung aufweist.
13. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß es den Schritt eines Anwendens eines Bildumkehrverfahrens an dem oberen Resist vor einem Freilegen des Teils des un­ teren Resists beinhaltet.
DE19827901A 1997-07-18 1998-06-23 Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Gatevertiefung Withdrawn DE19827901A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9193912A JPH1140578A (ja) 1997-07-18 1997-07-18 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
DE19827901A1 true DE19827901A1 (de) 1999-01-28

Family

ID=16315817

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19827901A Withdrawn DE19827901A1 (de) 1997-07-18 1998-06-23 Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Gatevertiefung

Country Status (3)

Country Link
JP (1) JPH1140578A (de)
KR (1) KR19990013312A (de)
DE (1) DE19827901A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004038785A1 (en) * 2002-10-24 2004-05-06 Raytheon Company Method of forming a self-aligned, selectively etched, double recess high electron mobility transistor
WO2005119778A2 (en) 2004-05-26 2005-12-15 Raytheon Company Field effect transistor
WO2006083577A1 (en) * 2005-02-04 2006-08-10 Raytheon Company Monolithic integrated circuit having three field effect transistors
US7498223B2 (en) 2005-04-01 2009-03-03 Raytheon Company Semiconductor devices having improved field plates
CN102428550A (zh) * 2009-05-19 2012-04-25 株式会社村田制作所 半导体开关装置以及半导体开关装置的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549579B1 (ko) * 2004-06-14 2006-02-08 주식회사 하이닉스반도체 셀 트랜지스터의 제조 방법
JP2007150282A (ja) * 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
KR100969494B1 (ko) * 2008-02-20 2010-07-13 재단법인서울대학교산학협력재단 게이트 리세스 및 게이트 형성방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004038785A1 (en) * 2002-10-24 2004-05-06 Raytheon Company Method of forming a self-aligned, selectively etched, double recess high electron mobility transistor
US6838325B2 (en) 2002-10-24 2005-01-04 Raytheon Company Method of forming a self-aligned, selectively etched, double recess high electron mobility transistor
WO2005119778A2 (en) 2004-05-26 2005-12-15 Raytheon Company Field effect transistor
EP1749313B1 (de) * 2004-05-26 2016-04-20 Raytheon Company Feldeffekttransistor
WO2006083577A1 (en) * 2005-02-04 2006-08-10 Raytheon Company Monolithic integrated circuit having three field effect transistors
US7626218B2 (en) 2005-02-04 2009-12-01 Raytheon Company Monolithic integrated circuit having enhancement mode/depletion mode field effect transistors and RF/RF/microwave/milli-meter wave milli-meter wave field effect transistors
US7498223B2 (en) 2005-04-01 2009-03-03 Raytheon Company Semiconductor devices having improved field plates
CN102428550A (zh) * 2009-05-19 2012-04-25 株式会社村田制作所 半导体开关装置以及半导体开关装置的制造方法
CN102428550B (zh) * 2009-05-19 2016-08-31 株式会社村田制作所 半导体开关装置以及半导体开关装置的制造方法

Also Published As

Publication number Publication date
JPH1140578A (ja) 1999-02-12
KR19990013312A (ko) 1999-02-25

Similar Documents

Publication Publication Date Title
DE19633914C1 (de) Halbleitereinrichtung mit einem Dünnfilmtransistor und Herstellungsverfahren derselben
DE2631873C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE4344285A1 (de) Verfahren zur Herstellung eines Transistors
CH623959A5 (de)
DE3784191T2 (de) Halbleiterphotodetektor mit schottky-uebergang.
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE3930016A1 (de) Halbleitereinrichtung mit feldabschirmtrennung
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE3884896T2 (de) Verbindungshalbleiter-MESFET.
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE69818720T2 (de) Heteroübergangsfeldeffekttransistor und Verfahren zu dessen Herstellung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP0006428B1 (de) Halbleiteranordnung für ein Schwellwertelement
DE19825524A1 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE19827901A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Gatevertiefung
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE3688318T2 (de) Feldeffekttransistor.
DE2533460A1 (de) Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren
DE3736009C2 (de) Sperrschicht-FET
DE69208297T2 (de) Feldeffekttransistor
DE3139169C2 (de)
DE2824026A1 (de) Verfahren zum herstellen eines sperrschicht-feldeffekttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee