DE19822784A1 - Analog-/Digitalwandler mit phasenversetzter Abtastung - Google Patents

Description

Die vorliegende Erfindung betrifft einen Analog-/Digitalwand­ ler und insbesondere einen verbesserten Analog-/Digitalwandler mit phasenversetzter Abtastung, der ein phasenversetztes (interleaving: verschränktes, verschachteltes) Abtastverfahren anwendet.

Im allgemeinen werden als herkömmliche Analog-/Digitalwandler (A/D-Wandler) hauptsächlich A/D-Wandler des Rückkopplungstyps und A/D-Wandler des Parallel-/Flash-Typs verwendet, wie in Microelectronic Circuits, 3. Ausgabe, 1990, S. 747, von Sedra/Smith beschrieben. Diese beiden Typen herkömmlicher A/D-Wand­ ler werden nunmehr beschrieben.

Der in Fig. 1 dargestellte herkömmliche A/D-Wandler des Rück­ kopplungstyps enthält zunächst folgendes: einen Komparator 11 mit einem positiven Anschluß (+) zum Empfangen eines externen analogen Signals V1 und einen negativen Anschluß (-) zum Er­ halt einer Referenzspannung V_R, der die Referenzspannung V_R mit dem analogen Signal V1 vergleicht und ein Signal des resultie­ renden Wertes ausgibt; einen Zähler 12 zum Ausgeben eines di­ gitalen Signals durch Auf- oder Abwärtszählen gemäß dem vom Komparator 11 ausgegebenen Signal; und einen Digital-/Analog­ wandler 13 (D/A-Wandler) zum Wandeln des vom Zähler 12 ausge­ gebenen digitalen Signals in ein Signal des analogen Typs und zur Ausgabe des analogen Signals an den Komparator 11. Das vom Zähler 12 ausgegebene Signal ist hier das Signal bit1-bitN, das extern ausgegeben wird.

Nunmehr wird die Funktion des herkömmlichen A/D-Wandlers des Rückkopplungstyps unter Bezugnahme auf Fig. 1 beschrieben.

Wie hier dargestellt, vergleicht der Komparator 11 das Signal V_R, die vom D/A-Wandler 13 ausgegebene Referenzspannung, mit dem analogen Signal V1, das extern eingegeben wird, und gibt ein Signal des resultierenden Wertes aus. Der Komparator 11 gibt ein Signal mit positivem Wert aus, wenn das analoge Sig­ nal V1 positiv ist, und ein Signal mit negativem Wert, wenn das analoge Signal V1 negativ ist, und in einem ersten Ver­ gleich wird das vom D/A-Wandler 13 ausgegebene Signal V_R, das die Referenzspannung ist, zu Null ("0") eingestellt.

Danach wird der Zähler 12 aktiviert, indem er das vom Kompa­ rator 11 ausgegebene Signal empfängt. Der Zähler 12 nimmt eine Aufwärtszählung vor, wenn das vom Komparator 11 ausgegebene Signal positiv ist, und eine Abwärtszählung, wenn es negativ ist. Die Zähloperation des Zählers 12 wird durch ein von einem externen Taktgenerator (nicht dargestellt) ausgegebenen Takt­ signal gesteuert.

Ein vom Zähler 12 ausgegebenes Signal wird als digitales Sig­ nal extern ausgegeben. Außerdem wird das vom Zähler 12 ausge­ gebene Signal vom D/A-Wandler 13 zu einem analogen Signal ge­ wandelt und in den Komparator 11 eingegeben.

Der Komparator 11 verwendet das vom D/A-Wandler 13 ausgegebene Signal V_R als Referenzspannung, vergleicht das Signal V_R mit dem externen analogen Signal V1 und gibt den resultierenden Wert aus.

Der Zähler 12 gibt entsprechend der Wiederholung des obigen Prozesses die digitalen Signale bit1-bitN aus, bis ein Aus­ gang des Komparators 11 den Wert Null ("0") annimmt. Anderer­ seits ist der herkömmliche Parallel/Flash-A/D-Wandler wie in Fig. 2 gezeigt mit einer Vielzahl parallel geschalteter Kompa­ ratoren 20 versehen, von denen jeder einen negativen Anschluß (-) zum Empfangen eines externen analogen Signals V1 und einen positiven Anschluß (+) zum Empfangen einer Referenzspannung V_R1 -V_R(2ⁿ-1) hat, die das analoge Signal V1 mit der Referenzspan­ nung V_R1-V_R(2ⁿ-1) vergleichen; sowie mit einem Decodierer 21 zum Decodieren der von den Komparatoren 20 empfangenen Signale und zum Ausgeben der digitalen Signale bit1 bis bitN.

Nunmehr wird die Funktion des herkömmlichen Parallel/Flash-A/D-Wand­ lers unter Bezugnahme auf Fig. 2 beschrieben. Wie in Fig. 2 dargestellt, vergleicht jeder der Komparatoren 20 das empfangene externe analoge Signal V1 mit der Referenzspannung V_R1-V_R(2ⁿ-1) und gibt den resultierenden Wert aus.

Danach decodiert der Decodierer 21 die von jedem der Kompara­ toren 20 ausgegebenen Signale und gibt die digitalen Signale bit1 bis bitN aus.

Die Komparatoren 20 und der Decodierer 21 werden hier von einem von einem externen Taktsignalgenerator (nicht darge­ stellt) ausgegebenen Taktsignal getrieben.

Wie oben beschrieben, wird das von der externen Einheit aus­ gegebene analoge Signal V1 durch die Vergleichsoperation der Komparatoren 20 gemäß einem voreingestellten Spannungspegel (eine Referenzspannung) abgetastet. Der Decodierer 21 wandelt die abgetasteten analogen Signale zu digitalen Signalen mit N Bits und gibt die digitalen Signale aus.

Außerdem ist dann, wenn ein digitales Signal, das präziser als das obige digitale Signal ist (z. B. doppelt so präzise wie das obige digitale Signal), durch Einengen des Abtastintervalls generiert wird, eine doppelt so große Anzahl wie die der obi­ gen Komparatoren erforderlich.

Da jedoch die auf diese Weise betriebenen herkömmlichen A/D-Wan­ dler von einem Einphasen-Taktsignal getrieben werden, läßt sich ein präzises digitales Signal nicht erhalten, und zum Er­ halt eines präziseren digitalen Signals wird eine große Anzahl Komparatoren benötigt, was zu unwirtschaftlich hohen Kosten führt.

Es ist demnach die Aufgabe der vorliegenden Erfindung, einen A/D-Wandler mit phasenversetzter bzw. verschränkter, ver­ schachtelter Abtastung bereitzustellen, der ein phasenversetz­ tes Abtastverfahren unter Verwendung eines Zweiphasen-Taktge­ nerators anwendet, wodurch er in der Lage ist, sowohl ein prä­ zises digitales Signal zu liefern als auch die Fertigungsko­ sten zu senken.

Zur Lösung der obigen Aufgabe wird ein A/D-Wandler mit phasen­ versetzter bzw. verschränkter, verschachtelter Abtastung be­ reitgestellt, der folgendes enthält: Einen Zweiphasen-Takt­ signalgenerator zum Erzeugen erster und zweiter Taktsignale mit unterschiedlicher Phase; eine Steuerlogik zum Steuern einer Gesamtlogik gemäß den vom Zweiphasen-Taktsignalgenerator ausgegebenen Taktsignalen; eine Komparatoreinheit zum Verglei­ chen eines externen analogen Eingangssignals mit jeder Refe­ renzspannung; eine Übertragungseinheit zur direkten Übertra­ gung der von der Komparatoreinheit ausgegebenen Signale an eine nächste Logik oder zur Übertragung der Signale durch In­ vertieren gemäß den von der Steuerlogik ausgegebenen Steuer­ signalen dorthin; und eine Decodiereinheit zum Decodieren der von der Übertragungseinheit übertragenen Signale gemäß einem der von der Steuerlogik ausgegebenen Steuersignale und zum ex­ ternen Ausgeben digitaler Signale.

Weitere Vorteile und Merkmale der Erfindung werden anhand der nachfolgenden Beschreibung und den beiliegenden beispielhaften Zeichnungen ersichtlich; es zeigen:

Fig. 1 ein Blockdiagramm eines herkömmlichen A/D-Wandlers des Rückkopplungstyps;

Fig. 2 ein Blockdiagramm eines herkömmlichen Paral­ lel/Flash-A/D-Wandlers;

Fig. 3 ein Blockdiagramm eines A/D-Wandlers mit phasenversetz­ ter Abtastung gemäß der vorliegenden Erfindung;

Fig. 4A und 4B Impulsdiagramme, die jeweils von einem Zwei­ phasen-Taktgenerator gemäß Fig. 3 ausgegebene Taktsignale dar­ stellen; und

Fig. 5 einen Graphen, der ein analoges Signal darstellt, das in Fig. 3 abgetastet wird.

Unter Bezugnahme auf die beiliegenden Diagramme wird nunmehr ein A/D-Wandler mit phasenversetzter Abtastung gemäß der vor­ liegenden Erfindung beschrieben.

Fig. 3 ist ein Blockdiagramm eines A/D-Wandlers mit phasen­ versetzter Abtastung gemäß der vorliegenden Erfindung. Wie dargestellt, enthält der erfindungsgemäße A/D-Wandler mit pha­ senversetzter bzw. verschränkter, verschachtelter Abtastung folgendes: Einen Zweiphasen-Taktsignalgenerator 100 zum Erzeu­ gen erster und zweiter Taktsignale ph1, ph2 mit unterschied­ licher Phase; eine Steuerlogik 200 zum Steuern einer Gesamt­ logik gemäß den vom Zweiphasen-Taktsignalgenerator 100 ausge­ gebenen Taktsignalen ph1, ph2; eine Komparatoreinheit 300 zum Vergleichen eines externen analogen Eingangssignals V1 mit jeder Referenzspannung; eine Übertragungseinheit 400 zur Über­ tragung der von der Komparatoreinheit 300 ausgegebenen Signale auf direkte Weise oder durch Invertieren an eine nächste Logik; und eine Decodiereinheit 500 zum Decodieren der von der Übertragungseinheit 400 übertragenen Signale gemäß einem der von der Steuerlogik 200 ausgegebenen Steuersignale und somit zum externen Ausgeben digitaler Signale.

Die Komparatoreinheit 300 ist mit einer Vielzahl Komparatoren 300' mit einem positiven Anschluß + zum Empfangen einer ent­ sprechenden Referenzspannung V_R1-V_R(2ⁿ-1) und einem negativen Anschluß zum Empfangen eines externen analogen Signals V1 ver­ sehen. Der Spannungspegel jeder der Referenzspannungen V_R1-­ V_R(2ⁿ-1) wird hier durch einen Benutzer bestimmt, und die Refe­ renzspannungen V_R1-V_R(2ⁿ-1) werden von einem Referenzspannungs­ generator (nicht dargestellt) ausgegeben.

Die Übertragungseinheit 400 ist mit einer Vielzahl Einzelsen­ der 410 versehen, die die von den Komparatoren 300' ausgege­ benen Signale direkt an die Decodiereinheit 500 oder die die Signale durch Invertieren gemäß der Steuerung der Steuerlogik 200 dorthin übertragen. Jeder der Einzelsender 410 enthält ein erstes Übertragungsgatter T1 zur direkten Übertragung eines von einem entsprechenden Komparator 300' ausgegebenen Signals an die Decodiereinheit 500 gemäß einem ersten von der Steuer­ logik 200 ausgegebenen Steuersignal, ein zweites Übertragungs­ gatter T2 zur Übertragung des vom entsprechenden Komparator 300' ausgegebenen Signals gemäß einem zweiten von der Steuer­ logik 200 ausgegebenen Steuersignal und einen Inverter IN zum Invertieren eines vom zweiten Übertragungsgatter T2 übertra­ genen Signals.

Unter Bezugnahme auf Fig. 3 wird nunmehr die Funktion eines A/D-Wandlers mit phasenversetzter Abtastung gemäß der vorlie­ genden Erfindung beschrieben.

Zunächst vergleicht jeder der Komparatoren 300' der Kompara­ tureinheit 300, die das externe analoge Signal V1 empfängt, das analoge Signal V1 mit einer entsprechenden der Referenz­ spannungen V_R1-V_R(2ⁿ-1) und gibt ein Signal des resultierenden Wertes aus.

Hierbei gibt jeder der Komparatoren 300', die jeweils den aus dem Vergleich der Referenzspannungen V_R1-V_R(2ⁿ-1) mit dem ana­ logen Signal V1 resultierenden Wert ausgeben, einen positiven Wert aus, wenn der Wert der entsprechenden der Referenzspan­ nungen V_R1-V_R(2ⁿ-1) größer ist als das analoge Signal V1, und einen negativen Wert, wenn der diesbezügliche Wert kleiner ist als das analoge Signal V1.

Als nächstes überträgt das erste Übertragungsgatter T1 jedes Einzelsenders 410 das von jedem der Komparatoren 300' ausgege­ bene Signal gemäß dem von der Steuerlogik 200 ausgegebenen ersten Steuersignal an die Decodiereinheit 500.

Das zweite Übertragungsgatter T2 überträgt das von jedem ent­ sprechenden Komparator 300' ausgegebene Signal gemäß dem zwei­ ten von der Steuerlogik 200 ausgegebenen Steuersignal an den Inverter IN, und der Inverter IN invertiert das vom zweiten Übertragungsgatter T2 ausgegebene Signal und gibt das inver­ tierte Signal an die Decodiereinheit 500 aus.

Wie in Fig. 4A und 4B gezeigt, werden hier die vom ersten bzw. zweiten Übertragungsgatter T1 bzw. T2 übertragenen Signale in Intervallen mit einer Zeitdifferenz, die der Phasendifferenz zwischen den ersten und zweiten Taktsignalen ph1, ph2 ent­ spricht, übertragen. Dementsprechend gibt die Steuerlogik 200 erste, zweite und dritte Steuersignale entsprechend den vom Zweiphasen-Taktsignalgenerator 100 ausgegebenen ersten und zweiten Taktsignalen ph1, ph2 aus, um so die Gesamtlogik zu steuern.

Das zweite Übertragungsgatter T2 und der Inverter IN, der das vom zweiten Übertragungsgatter T2 ausgegebene Signal inver­ tiert, bilden eine Einserkomplementär-Konvertierungsschaltung 420, und die Decodiereinheit 500 synchronisiert ein von der Einserkomplementär-Konvertierungsschaltung 420 ausgegebenes Signal mit dem von der Steuerlogik 200 ausgegebenen dritten Steuersignal, wodurch erkannt wird, daß das Signal von der Einserkomplementär-Konvertierungsschaltung 420 ausgegeben wird.

Dementsprechend erfolgt wie in Fig. 4A dargestellt eine erste Abtastung durch das erste Taktsignal ph1, das vom Zweiphasen-Takt­ signalgenerator 100 ausgegeben wird, und danach erfolgt wie in Fig. 4B dargestellt eine zweite Abtastung durch das ebenfalls von diesem während der ersten Abtastung ausgegebenen zweite Taktsignal ph2, wodurch ein präziseres Abtastergebnis erhalten wird.

Als nächstes decodiert die Decodiereinheit 500 die von der Übertragungseinheit 400 ausgegebenen Signale gemäß dem von der Steuerlogik 200 ausgegebenen dritten Steuersignal und gibt extern digitale Signale aus.

Der Wert des Bits des von der Decodiereinheit 500 ausgegebenen digitalen Signals wird N + 1. Das Bit N wird hier durch den Benutzer bestimmt, und das letzte Bit des digitalen Signals, ein Bit N + 1, gibt an, ob es durch das erste Taktsignal ph1 oder durch das zweite Taktsignal ph2 generiert worden ist (ist beispielsweise das Bit N + 1 "0", wird das digitale Signal vom ersten Taktsignal ph1, ist das Bit N + 1 "1", wird das digita­ le Signal vom zweiten Taktsignal ph2 generiert).

Durch das dritte Steuersignal werden die vom Zweiphasen-Takt­ signalgenerator 100 ausgegebenen ersten und zweiten Taktsig­ nale ph1, ph2 synthetisiert. Die Decodiereinheit 500 synchro­ nisiert die von der Übertragungseinheit 400 ausgegebenen Sig­ nale mit dem dritten Steuersignal und bestimmt deshalb, ob jedes der Signale durch das erste Taktsignal ph1 oder durch das zweite Taktsignal ph2 abgetastet wird.

Wünscht der Benutzer des weiteren, daß eine präzisere A/D-Wand­ lung als mit dem verwendeten Zweiphasen-Taktsignalgene­ rator 100 ausgeführt wird, kann der Zweiphasen-Taktsignal­ generator 100 durch einen N-Phasen-Taktsignalgenerator zum Erzeugen von Taktsignalen mit entsprechend N unterschiedlichen Phasen ersetzt werden. In diesem Fall sollten N-1 Einserkom­ plementär-Konvertierungsschaltungen 420 bereitgestellt werden, wobei N die Anzahl der Phasen der Taktsignale ist.

Fig. 5 ist ein Graph, der das abgetastete analoge Signal dar­ stellt, wobei A das ursprüngliche analoge Signal, B das Ergeb­ nis der ersten Abtastung und C das Ergebnis der zweiten Abta­ stung ist.

Wie darin gezeigt, kann gemäß der vorliegenden Erfindung die zweite Abtastung ein präziseres Ergebnis der A/D-Wandlung er­ zielen als die erste Abtastung. Außerdem ist sie nützlich für die Wandlung eines nicht konstanten analogen Signals zu einem digitalen Signal und wieder zurück zu einem analogen Signal.

Wie oben beschrieben verwendet der A/D-Wandler mit phasen­ versetzter Abtastung gemäß der vorliegenden Erfindung den N-Phasen-Taktsignalgenerator, wodurch die Konstruktion der Schaltung vereinfacht wird und ein präziser A/D-Wandler er­ zielt werden kann.

Claims (6)

1. Analog-/Digitalwandler mit phasenversetzter bzw. ver­ schränkter, verschachtelter Abtastung, der folgendes enthält:
einen Zweiphasen-Taktsignalgenerator (100) zum Erzeugen von Taktsignalen (ph1, ph2), von denen jedes eine unterschiedliche Phase hat;
eine Steuerlogik (200) zum Steuern einer Gesamtlogik gemäß den vom Zweiphasen-Taktsignalgenerator (100) ausgegebenen Taktsig­ nalen (ph1, ph2);
eine Komparatoreinheit (300) zum Vergleichen eines externen analogen Eingangssignals (V1) mit jeder der Referenzspannungen V_R1-V_R(2ⁿ-1);
eine Übertragungseinheit (400) zur direkten Übertragung der von der Komparatoreinheit (300) ausgegebenen Signale oder zur Übertragung der Signale durch Invertieren gemäß den von der Steuerlogik (200) ausgegebenen Steuersignalen; und
eine Decodiereinheit (500) zum Decodieren der von der Übertra­ gungseinheit (400) übertragenen Signale gemäß einem der von der Steuerlogik (200) ausgegebenen Steuersignale und somit zum externen Ausgeben digitaler Signale.

2. Wandler nach Anspruch 1, bei dem die Komparatoreinheit (300) eine Vielzahl von Komparatoren (300') aufweist, von denen jeder einen positiven Anschluß zum Empfangen einer ent­ sprechenden der Referenzspannungen (V_R1-V_R(2ⁿ-1)) und einen negativen Anschluß zum Empfangen eines externen analogen Sig­ nals (V1) hat, das analoge Signal (V1) mit der entsprechenden der Referenzspannungen (V_R1-V_R(2ⁿ-1)) vergleicht und somit den resultierenden Wert ausgibt.

3. Wandler nach Anspruch 1, bei dem die Übertragungseinheit (400) eine Vielzahl Einzelsender (410) aufweist, die die von den Komparatoren (300') ausgegebenen Signale direkt an die Decodiereinheit (500) oder die die Signale durch Invertieren gemäß der Steuerung der Steuerlogik (200) dorthin übertragen, und von denen jeder ein erstes Übertragungsgatter (T1) zur direkten Übertragung eines von einem entsprechenden Komparator (300') ausgegebenen Signals an die Decodiereinheit (500) gemäß einem ersten von der Steuerlogik (200) ausgegebenen Steuersig­ nal, ein zweites Übertragungsgatter (T2) zur Übertragung des vom entsprechenden Komparator (300') ausgegebenen Signals ge­ mäß einem zweiten von der Steuerlogik (200) ausgegebenen Steu­ ersignal und einen Inverter (IN) zum Invertieren eines vom zweiten Übertragungsgatter (T2) übertragenen Signals aufweist.

4. Wandler nach Anspruch 3, bei dem das zweite Übertragungs­ gatter (T2) und der Inverter (IN), der das vom zweiten Über­ tragungatter (T2) übertragene Signal invertiert, eine Einser­ komplementär-Konvertierungsschaltung (420) bilden.

5. Wandler nach Anspruch 4, bei dem die Anzahl der Einser­ komplementär-Konvertierungsschaltungen (420) von der Anzahl der Phasen der Taktsignale bestimmt wird.

6. Wandler nach Anspruch 1, bei dem der Zweiphasen-Takt­ generator (100) ein N-Phasen-Taktsignalgenerator ist, der Taktsignale mit N Phasen erzeugt.