DE19748272A1 - Bipolarer elementenmittelnder Digital-Analog-Wandler - Google Patents
Bipolarer elementenmittelnder Digital-Analog-WandlerInfo
- Publication number
- DE19748272A1 DE19748272A1 DE19748272A DE19748272A DE19748272A1 DE 19748272 A1 DE19748272 A1 DE 19748272A1 DE 19748272 A DE19748272 A DE 19748272A DE 19748272 A DE19748272 A DE 19748272A DE 19748272 A1 DE19748272 A1 DE 19748272A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- digital multi
- sequence
- control signals
- numerical values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
- H03M1/806—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution with equally weighted capacitors which are switched by unary decoded digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Die Erfindung betrifft Digital-Analog-Wandler (DACs) und
insbesondere Delta-Sigma-(ΔΣ-)DACs.
Es ist wohlbekannt, daß Einzelbit-Analog-Digital-Wandler auf
der Basis eines ΔΣ-Modulators eine hohe Auflösung bei Ver
wendung von Analogkomponenten mit relativ geringer Genauig
keit ermöglichen. Das Hinzufügen einer Mehrbitfähigkeit ver
bessert die Stabilität und das Verhältnis von Leistung zu
Überabtastung (Oversampling) und verringert Leerlauftöne
ebenso wie Bandrauschen, was wiederum die erforderliche Fil
terung nach der Umwandlung verringert. Leider erhöht jedoch
diese zusätzliche Fähigkeit die Anforderungen an die Genau
igkeit der Analogelemente und die Anpassung solcher Elemen
te, welche in dem Digital-Analog-Wandler verwendet werden.
Diesem Erfordernis von genaueren Analogkomponenten wurde
durch das zyklische oder sequentielle Verwenden analoger
DAC-Elementeinheiten entsprochen, um den Fehler "auszumit
teln". Diese einfache zyklische Verwendung führt jedoch da
zu, daß sich Fehler wiederholen und erhöht dementsprechend
den Rauschuntergrund, ebenso wie sie Leerlauftöne erzeugt.
Eine Reihe von Techniken wurde verwendet, um dieses Verhal
ten zu verbessern, z. B. das Zufallsprinzip ("randomizing")
und datenabhängiges Iterieren, was häufig als "datengewich
tetes Mitteln" (DWA (data weighted averaging)) bezeichnet
wird. Datengewichtetes Mitteln hat zu guten Resultaten ge
führt, indem gewährleistet wurde, daß jedes analoge Element
des Digital-Analog-Wandlers gleich oft während des Umwand
lungsprozesses verwendet wurde. Dies gewährleistet stärker
tatsächlich gemittelte Fehler und verschiebt das durch sol
che Fehler erzeugte Rauschen effektiver zu höheren Frequen
zen, welche leichter aus dem gewünschten Durchlaßband ausge
filtert werden können. Ein Beispiel eines herkömmlichen Di
gital-Analog-Wandlers mit datengewichteter Mittelung (DWA
DAC) ist schematisch in Fig. 1 illustriert.
Bezugnehmend auf Fig. 1 durchläuft ein DWA DAC zyklisch oder
sequentiell Schaltelemente mit gleichem Wert in dem Digital-
Analog-Wandler. Eine Gesamtheit von 2N Elementen ist für N
Bits eines Mehrbit-Digital-Analog-Wandlers erforderlich.
Wenn zum Beispiel ein 3-Bit-Digital-Analog-Wandler verwendet
wird, werden acht Elemente benötigt. Da das digitale Ein
gangssignal einen Wert von seinem Minimum, d. h. 0, bis zu
seinem Maximum, d. h. 2N, annehmen kann, liegt die Anzahl
solcher Elemente, die verwendet werden, in einem Bereich von
null bis zu dem Maximum (z. B. acht für einen 3-Bit-Digital-
Analog-Wandler). Dementsprechend gibt es keinen wahren Mit
tenwert oder "Nullwert". Ein "Indexrechner" oder Indexzähler
in der Form einer Schaltsteuereinrichtung wird verwendet, so
daß dann, wenn die Kondensatoren C1, C2 und C3 für ein Aus
gabeelement verwendet werden, der Index mit dem Kondensator
C4 für das nächste Element beginnt und sich von dort aus
inkrementell erhöht. Wenn der Index dazu führt, daß der Kon
densator C8 verwendet wird, springt er zurück, um mit dem
Benutzen des Kondensators C1 zu beginnen. Auf diese Weise
wird garantiert, daß jedes Element gleich oft verwendet
wird. Wie jedoch vorangehend angemerkt wurde, existiert zwar
möglicherweise ein theoretischer Mittelpunkt oder "Null
punkt"; dieser Punkt verschiebt sich jedoch in Abhängigkeit
von der Genauigkeit der Kondensatoren und verursacht dadurch
einen Signal- oder Gleichstromversatz.
Daher ist ein wesentlicher Nachteil der DWA-Technik der, daß
der gemittelte Fehler auch dazu führt, daß sich das Gleich
stromniveau verschiebt, wodurch im Ergebnis eine Offsetspan
nung dem analogen Ausgangssignal hinzugefügt wird. Simula
tionen haben gezeigt, daß bei einem Vollaussteuerungsausgang
von 1 V diese Verschiebung (Offset) in dem Bereich von 20 mV
bis 30 mV liegen kann. Für Anwendungen, welche ein hohes Maß
an Gleichstromgenauigkeit verlangen, bildet dies ein erheb
liches Problem.
Ein erfindungsgemäßer bipolarer elementenmittelnder Digital-
Analog-Wandler verwendet die gleichen Abtastelemente sowohl
für positive als auch negative Signale um einen wahren Mit
telpunkt oder "Nullpunkt". Dies hat die vorteilhafte Wir
kung, daß entweder die Anzahl der verfügbaren Signalniveaus
(aufgrund der positiven und negativen Zyklen) verdoppelt
wird oder die Anzahl der erforderlichen angepaßten Schal
tungselemente um die Hälfte reduziert wird. Weiterhin wird
eine wahre "Null" durch Verwendung keines der Schaltelemente
für das "Nullsignal" zur Verfügung gestellt. Dies wird da
durch erreicht, daß zwei Sequenzsteuereinrichtungen (Se
quenzcontroller) in der Form von "Rechnern" oder Zählern
verwendet werden. Eine Steuereinrichtung (Controller) wird
für positive Signale verwendet, während die andere für nega
tive Signale verwendet wird. Der Index jedes Controllers
wird nur während seines entsprechenden Halbzyklus inkremen
tell erhöht, wodurch gewährleistet wird, daß jedes Schalt
element sowohl für positive als auch für negative Signale
gleich oft verwendet wird. Dies führt zu einem verbesserten
Signal-Rausch-Verhältnis, während gleichzeitig ein wahrer
"Nullausgang" zur Verfügung gestellt wird und die Anzahl der
erforderlichen Schaltungselemente verringert wird.
Gemäß einer Ausführungsform der Erfindung enthält ein bipo
larer elementenmittelnder Digital-Analog-Signalwandler eine
Abtaststeuereinrichtung (Abtastcontroller) und eine Anzahl
von Abtastschaltungen. Der Abtastcontroller ist so konfigu
riert, daß er ein digitales Mehrbit-Signal und ein Vorzei
chensignal (z. B. von einem ΔΣ-Modulator) empfängt und in
Übereinstimmung hiermit eine Anzahl von Abtaststeuersignalen
erzeugt. Das digitale Mehrbit-Signal enthält eine Anzahl von
digitalen Größen, welche eine Anzahl von numerischen Werten
darstellen, die einen zugehörigen Mittelwert besitzen, und
das Vorzeichensignal gibt an, ob ein entsprechender Wert von
diesen numerischen Werten positiv oder negativ, bezogen auf
diesen Mittelwert, ist. Die Abtastschaltungen sind mit dem
Abtastcontroller gekoppelt und so konfiguriert, daß sie die
Abtaststeuersignale empfangen und entsprechend diesem ein
Referenzsignal abtasten und in Übereinstimmung damit ein
Analogsignal abgeben, welches dem digitalen Mehrbit-Signal
entspricht und eine Anzahl von analogen Größen enthält, wel
che die numerischen Werte darstellen. Entsprechend den Ab
taststeuersignalen wird jede der Abtastschaltungen, eine
erste, im wesentlichen gleiche Anzahl von Malen, bei denen
entsprechend dem Vorzeichensignal jeder der numerischen Wer
te, welche durch das digitale Mehrbit-Signal dargestellt
werden, bezüglich des Mittelwerts positiv ist, und eine
zweite, im wesentlichen gleiche Anzahl von Malen, bei denen
entsprechend dem Vorzeichensignal jeder der numerischen Wer
te, welche durch das digitale Mehrbit-Signal dargestellt
werden, bezüglich des Mittelwerts negativ ist, verwendet, um
das Referenzsignal abzutasten.
Gemäß einer anderen Ausführungsform der Erfindung enthält
ein bipolarer elementenmittelnder Digital-Analog-Signalwand
ler einen Abtastcontroller und eine Anzahl von Abtastschal
tungen. Der Abtastcontroller ist so konfiguriert, daß er ein
digitales Mehrbit-Signal und ein Vorzeichensignal empfängt
und entsprechend diesem eine Anzahl von Abtaststeuersignalen
erzeugt. Das digitale Mehrbit-Signal enthält mehrere digita
le Größen, welche eine Anzahl von numerischen Werten dar
stellen, die einen zugehörigen Mittelwert besitzen, und das
Vorzeichensignal gibt an, ob ein entsprechender Wert aus den
numerischen Werten bezüglich dieses Mittelwerts positiv oder
negativ ist. Die Abtastschaltungen sind mit dem Abtastcon
troller gekoppelt und so konfiguriert, daß sie die Abtast
steuersignale empfangen und in Übereinstimmung hiermit ein
Referenzsignal abtasten und in Übereinstimmung damit ein
Analogsignal zur Verfügung stellen, welches dem digitalen
Mehrbit-Signal entspricht und eine Anzahl von analogen Grö
ßen enthält, welche die numerischen Werte darstellen. Ent
sprechend den Abtaststeuersignalen wird jede der Abtast
schaltungen wie folgt verwendet, um das Referenzsignal ab
zutasten: sukzessiv in einer ersten rotierenden Sequenz,
wenn entsprechend dem Vorzeichensignal jeder der numerischen
Werte, welche durch das digitale Mehrbit-Signal dargestellt
werden, bezüglich des Mittelwerts positiv ist und sukzessiv
in einer zweiten rotierenden Sequenz, wenn entsprechend dem
Vorzeichensignal jeder der numerischen Werte, welche durch
das digitale Mehrbit-Signal dargestellt werden, bezüglich
des Mittelwertes negativ ist.
Diese und weitere Merkmale und Vorteile der Erfindung werden
angesichts der folgenden detaillierten Beschreibung der Er
findung und den beigefügten Zeichnungen deutlich.
Fig. 1 ist ein schematisches Diagramm eines herkömmlichen
Digital-Analog-Wandlers mit datengewichteter Mitte
lung (DWA DAC).
Fig. 2 ist ein schematisches Diagramm eines bipolaren ele
mentenmittelnden Digital-Analog-Signalwandlers gemäß
einer Ausführungsform der Erfindung.
Fig. 3 ist ein schematisches Diagramm eines bipolaren ele
mentenmittelnden Digital-Analog-Signalwandlers gemäß
einer weiteren Ausführungsform der Erfindung.
Fig. 4 illustriert ein Beispiel der rotierend sequentiellen
Verwendung der Kondensatoren in den Schaltungen der
Fig. 2 und 3.
Fig. 5 ist ein detaillierteres schematisches Diagramm des
Abtast- und Halteverstärkers der Schaltung der Fig.
2, welches die Phasen der Taktsignale identifiziert,
die zum Steuern der Schalter verwendet werden.
Fig. 6 ist ein Signalzeitdiagramm, welches die Taktphasen
illustriert, welche in der Schaltung der Fig. 5 ver
wendet werden.
Fig. 7 identifiziert die Taktsignalphasen, die zum Steuern
der Schalter verwendet werden, sowohl für positive
als auch für negative Signale.
Fig. 8 illustriert das Dekodieren und die Kondensatoraus
wahl für die Schaltung der Fig. 2.
Bezugnehmend auf Fig. 2 enthält ein bipolarer elementenmit
telnder Digital-Analog-Signalwandler 100 gemäß einer Ausfüh
rungsform der Erfindung einen positiven Sequenzcontroller
110 und einen negativen Sequenzcontroller 120, einen Takt
phasengenerator 130, einen Inverter 104, einen Differential
verstärker 150, Steuerschalter S1-S4, Abtastkondensatoren
C1-C4, Integrations- und Haltekondensatoren CINT, CF und Ab
tastschalter S1A-S4A, S5, S6, welche alle im wesentlichen
wie dargestellt verbunden sind. Die Sequenzcontroller 110,
120 empfangen das digitale Mehrbit-Eingangssignal 101 plus
ein Vorzeichenbitsignal 103 und dessen Inverses 105. Das
Vorzeichenbitsignal 103 gibt an, ob das digitale Eingangs
signal 101 einen numerischen Wert besitzt, der gegenüber dem
Mittelwert des vollen Wertebereichs des digitalen Eingangs
signals 101 positiv oder negativ ist. Das Vorzeichenbitsi
gnal 103 wird auch verwendet, um das Schalten der Steuer
schalter S1-S4 zu steuern, so daß dann, wenn das Vorzeichen
bit anzeigt, daß das digitale Eingangssignal 101 "positiv"
(d. h. bezüglich des Mittelwerts) ist, die Abtaststeuersigna
le 111a-111d von dem positiven Sequenzcontroller 110 verwen
det werden, um die Abtastschalter S1A-S4A zu steuern. Wenn
umgekehrt das Vorzeichenbit 103 anzeigt, daß das digitale
Eingangssignal 101 "negativ" ist, werden die Steuersignale
121a-121d von dem negativen Sequenzcontroller 120 verwendet,
um die Abtastschalter S1A-S4A zu steuern. Diese Abtastschal
ter S1A-S4A werden über die geschalteten Steuersignale 119a-
119d von den Steuerschaltern S1-S4 gesteuert.
Das Eingangstaktsignal 107 wird von dem Taktphasengenerator
130 verwendet, um Mehrphasen-Taktsignale 131, 141 zum Steu
ern der Abtastschalter S5 und S6 und zur Verwendung durch
die Sequenzcontroller 110, 120 (nachfolgend genauer erör
tert) zu erzeugen. Die Frequenz des Taktsignals 107 ist
gleich der Überabtast-Frequenz (Oversampling-Frequenz) und
erzeugt einen Tiefpaßfilterpol mit dem Rückkopplungskonden
sator CF und dem Integrationskondensator CINT. Das Verhält
nis der Rückkopplungskapazität CF zu der Summe der aktiv
geschalteten Abtastkondensatoren C1-C4 bestimmt die Verstär
kung des Abtast- und Haltverstärkers, welcher durch den Dif
ferentialverstärker 150 und die Kondensatoren C1-C4, CF,
CINT gebildet wird.
Bezugnehmend auf Fig. 3 kann das Prinzip der Schaltung 100
der Fig. 2 für die Verwendung bei einem differentiellen bi
polaren elementenmittelnden Digital-Analog-Signalwandler 200
gemäß einer anderen Ausführungsform der Erfindung ausgewei
tet werden (Schaltungselemente, welche denjenigen in der
Schaltung 100 der Fig. 2 entsprechen, sind mit entsprechen
den numerischen Bezugszeichen bezeichnet). In dieser Schal
tungsausführungsform 200 werden die Abtaststeuersignale
111a-111d, 121a-121d von den Sequenzcontrollern 110, 120 zum
Steuern der zwei Sätze von Abtastschaltern S1A-S4A, S1B-S4B
verwendet, die zum Erzeugen der positiven (151a) und negati
ven (151b) Phasen des differentiellen Ausgangssignals ver
wendet werden. Das positive analoge Abtastsignal 129a und
das negative analoge Abtastsignal 129b über dem positiven
Kondensatorfeld C1-C4 bzw. dem negativen Kondensatorfeld
C1N-C4N haben die gleiche Amplitude und eine entgegengesetz
te Phase. Weiterhin kann die Polarität des Spannungsbezugs
punkts VREF je nach Wunsch positiv oder negativ sein.
Bezugnehmend auf Fig. 4 illustriert ein Beispiel der Ergeb
nisse der Sequenzsteuerung, welche durch die Sequenzcontrol
ler 110, 120 für eine Reihe von Werten des digitalen Ein
gangssignals 101 erzeugt wird, wie die Schaltungselemente
(Kondensatoren C1-C4/C1N-C4N) zyklisch in einer rotierenden
Sequenz durchlaufen werden und dadurch gewährleistet wird,
daß sie für sowohl positive als auch negative Eingangswerte
gleich oft durchlaufen werden. Die mit "Wert" bezeichnete
Spalte identifiziert den numerischen Wert des digitalen Ein
gangssignals 101. Die mit "Polarität" bezeichnete Spalte
identifiziert die Polarität des digitalen Eingangssignals
101, wie sie durch das Vorzeichenbitsignal 103 dargestellt
wird. Die mit "keine" bezeichnete Spalte zeigt es an, wenn
keiner der Abtastkondensatoren C1-C4, C1N-C4N verwendet
wird, um die Referenzspannung VREF abzutasten. Die restli
chen Spalten geben an, welcher der Abtastkondensatoren C1-
C4, C1N-C4N verwendet werden, um die Referenzspannung VREF
abzutasten. Die alphanumerischen Angaben in diesen Spalten
identifizieren den Zeiger oder Index, welcher von den Se
quenzcontrollern 110, 120 verwendet wird, um zu verfolgen,
welches Element zuletzt verwendet wurde und welches Element
als nächstes verwendet werden soll. Die Angaben "P" und "N"
geben die positiven bzw. negativen Indices an, welche, wie
vorangehend erörtert wurde, unabhängig verfolgt werden. Man
kann sehen, daß die Abtastkondensatoren C1-C4, C1N-C4N in
rotierenden Sequenzen gleich oft für positive Eingabewerte
und gleich oft für negative Eingabewerte verwendet werden.
In denjenigen Fällen, in denen der Eingabewert Null ist,
erfolgt keine inkrementelle Erhöhung oder zyklisches Fort
schreiten.
Bezugnehmend auf Fig. 5 und Fig. 6 kann das vorangehend er
örterte Schalten der Abtastkondensatoren C1-C4 wie folgt
erläutert werden (obwohl dies nicht dargestellt ist, sollte
klar sein, daß die folgende Erörterung sich auch auf die
Abtastkondensatoren C1N-C4N für die differentielle Schal
tungsausführungsform 200 gilt). In diesem Beispiel werden
vier Abtastkondensatoren C1-C4 verwendet, um einen Ausgang
des Digital-Analog-Wandlers mit neun Niveaus zu erzeugen:
vier positive Werte, vier negative Werte und ein Nullwert.
Ein vierphasiger nicht überlappender Taktgeber wird verwen
det, um einen genauen Ladungstransfer zu erreichen und tran
siente Signale in dem analogen Ausgangssignal 151 aufgrund
des Schaltens der Schaltelemente zu minimieren. Die Taktpha
sen PH1 und PH2, welche durch den Taktphasengenerator 130
(Fig. 2 und 3) ausgehend von dem Eingangstaktsignal 107 er
zeugt werden, werden verwendet, um den Schalter S5 am Ein
gang des Differentialverstärkers 150 zu steuern. Die Takt
phasen PH3 und PH4 von dem Taktphasengenerator 130 werden
verwendet, um den Schalter 56 am Ausgang des Differential
verstärkers 150 zu steuern. Die Taktphasen PHA1-PHA4 und
PHB1-PHB4 sind die gegatterten Versionen der Taktphasen PH3
und PH4 und steuern über den positiven (110) und negativen
(120) Sequenzcontroller die Eingangsschalter S1A-S4A zu die
sem Abtast- und Halteverstärker.
Wenn jede dieser Taktsignalphasen sich in ihrem logischen
High-Zustand befindet, ist der zugehörige gesteuerte Schal
ter in seinem EIN-Zustand, d. h. seinem verbundenen Zustand,
und umgekehrt ist dann, wenn sich jede Taktsignal-Phase in
ihrem logischen Low-Zustand befindet, der entsprechende ge
steuerte Schalter in seinem AUS-Zustand, d. h. im nicht ver
bundenen Zustand. Wenn z. B., bezugnehmend auf Schalter S5,
die Taktphase PH1 sich in ihrem logischen High-Zustand be
findet (und die Phase PH2 sich in ihrem logischen Low-Zu
stand befindet) ist der Pol P5 des Schalter S5 mit dem Kon
takt T5A verbunden. Wenn sich die Taktphase PH2 in ihrem
logischen High-Zustand befindet (und die Phase PH1 sich in
ihrem logischen Low-Zustand befindet) ist der Pol P5 mit dem
Anschluß T5B verbunden. Wenn sich beide Phasen PH1 und PH2
in ihrem logischen Low-Zustand befinden, ist der Pol P5 von
den beiden Anschlüssen T5A, T5B getrennt (es sollte jedoch
klar sein, daß entsprechend wohlbekannten Techniken für in
tegrierte Schaltungen diese Schalter implementiert werden
können, indem verschiedene Formen von Transistorschaltungen,
wie Durchlaßgatter oder Transmissionsgatter, verwendet wer
den).
Bezugnehmend auf Fig. 7 kann die Steuerung der Schalter S1A-
S4A, S5, S6 sowohl für positive als auch für negative Ein
gangssignale wie gezeigt dargestellt werden. Die Spalten 1
und 2 geben an, welche der Taktphasen PH3 und PH4 für den
Takt PHA1-PHA4 und PHB1-PHB4 für positive und negative digi
tale Eingangssignalwerte 101 verwendet wird (man beachte,
daß diese Phasen für den Fall gelten, in dem die Bezugsspan
nung VREF gegenüber der Erde der Schaltungssignale negativ
ist, d. h. ein geringeres Potential besitzt. Wenn die Span
nung VREF positiv wäre, wären die Taktphasen entsprechend
vertauscht). Wie in der "Null"-Spalte angegeben, tritt keine
Änderung in dem Schalterzustand auf, d. h. der Schalter ver
bleibt in seinem vorherigen Zustand, wenn das digitale Ein
gangssignal 101 Null ist (alternativ können für eine weiter
gehende Verringerung des Signalrauschens die "Eingangsplat
ten" der Kondensatoren C1-C4 mit der Erde der Systemsignale
verbunden werden, indem die entsprechenden Taktphasen PHB1-
PHB4 aufgegeben werden, wenn das digitale Eingangssignal 101
Null ist). Wie in der "Kommentar"-Spalte angegeben, werden
die identifizierten Taktphasen durch die entsprechenden
Schalter (Fig. 5) nur dann benutzt, wenn diese Schalter für
eine aktive Steuerung durch einen Sequenzcontroller 110, 120
ausgewählt sind; ansonsten tritt keine Änderung in dem Zu
stand des Schalters auf (oder die "Eingangsplatten" der Kon
densatoren C1-C4 werden, wie vorangehend angemerkt, mit der
Erde der Systemsignale verbunden), z. B. in dem Fall, daß ein
Eingabewert Null empfangen wird.
Bezugnehmend auf Fig. 8 kann die vorangehend erörterte Ar
beitsweise eines erfindungsgemäßen bipolaren elementenmit
telnden Digital-Analog-Signalwandlers wie folgt zusammenge
faßt werden. Die erste und vierte Spalte geben den Anfangs- bzw.
Endwert der Indices an, welche von den Sequenzcontrol
lern 110, 120 (Fig. 2 und 3) verwendet werden. Die zweite
Spalte gibt den Ausgabewert an, welcher von dem Digital-Ana
log-Wandler benötigt wird. Die dritte Spalte gibt die ausge
wählten Kondensatoren ausgehend von den vorangehend genann
ten Indexwerten an. Die letzte (fünfte) Spalte gibt an, wel
cher der Abtastkondensatoren C1-C4 in jedem der Fälle ausge
wählt ist oder nicht.
Der Endindexwert (Spalte 4) ist die Summe des anfänglichen
Indexwertes (Spalte 1) und des Modulatorausgangs (Spalte 2).
Für dieses Beispiel mit vier Niveaus kann jeder der Sequenz
controller 110, 120 als ein 2-Bit-Addierer, welcher über
fließt oder zurückspringt, wenn er seinen maximalen Zähler
stand erreicht, plus einer einfachen Decodierlogik implemen
tiert werden, so daß die Auswahl der korrekten Abtastkonden
satoren C1-C4 derart gewährleistet ist, daß jeder Kondensa
tor gleich oft nacheinander verwendet wird. Jeder Sequenz
controller 110, 120 implementiert die in dieser Tabelle ge
zeigten Sequenzen, wobei nur ein Sequenzcontroller 110, 120
entsprechend der Polarität der Eingabe zu einer gegebenen
Zeit verwendet wird.
Die vorangehend erörterten Ausführungsformen der Erfindung
verwenden Kondensatoren als Abtastelemente. Kondensatoren
sind beim Erzeugen von positiven und negativen Signalen um
einen "Nullpunkt" durch einfaches Ändern der Schaltphasen
einstellung an ihren unteren Platten sehr effizient. Dies
hat den zusätzlichen Vorteil, daß nur eine einpolige Bezugs
spannung erforderlich ist, welche ihrerseits gleiche Ver
stärkung sowohl für positive als auch für negative Signale
impliziert, was zu einer geringeren Verzerrung der zweiten
Harmonischen gegenüber Konstruktionen mit zwei Referenzspan
nungen erzeugt wird. Es sollte jedoch klar sein, daß andere
Anwendungen als die vorangehend erörterten abgetasteten
Spannungen, z. B. geschaltete Ströme, verwendet werden kön
nen, um einen ähnlichen Vorteil mit den vorangehend erörter
ten "positiven" und "negativen" Sequenzcontrollern zu errei
chen. Zusätzlich kann der vorangehend erläuterte Wandler in
Digital-Analog-Wandlern ebenso wie in Analog-Digital-Wand
lern verwendet werden, welche ΔΣ-Signalumwandlungstechniken
verwenden.
Auf der Grundlage des Vorangehenden sollten eine Reihe von
Vorteilen eines bipolaren elementenmittelnden Digital-Ana
log-Signalwandlers gemäß der Erfindung deutlich sein. Zum
Beispiel ist das analoge Ausgangssignal um eine Gleichstrom-
Null zentriert, unabhängig von der Anpassung der Abtastkom
ponenten. Weiterhin sind weniger analoge Komponenten, z. B.
Kondensatoren, erforderlich, wodurch die Aufgabe der Anpas
sung der Komponenten vereinfacht wird. Darüberhinaus ist das
Verhältnis von digitalen Schaltelementen zu analogen Schalt
elementen größer, wodurch eine Schaltung erzeugt wird, wel
che leichter entsprechend herkömmlichen Schaltungsintegra
tionstechniken skaliert werden kann. Weiterhin ist die Zy
klus- oder Sequenzrate für die Abtastkomponenten die doppel
te wie die nach dem Stand der Technik. Dies verlagert jedes
erzeugte Rauschen zu höheren Frequenzen, wo es leichter aus
gefiltert werden kann.
Verschiedene andere Modifikationen und Änderungen in dem
Aufbau und der Betriebsweise dieser Erfindung werden einem
Fachmann auf diesem Gebiet deutlich sein, ohne den Bereich
und den Gedanken der Erfindung zu verlassen. Obwohl die Er
findung in Verbindung mit spezifischen bevorzugten Ausfüh
rungsformen beschrieben wurde, sollte klar sein, daß die
beanspruchte Erfindung nicht ungerechtfertigterweise auf
solche spezifischen Ausführungsformen beschränkt sein soll
te. Vielmehr sollen die folgenden Ansprüche den Umfang der
Erfindung definieren und die Strukturen und Verfahren inner
halb des Umfangs dieser Ansprüche und ihrer Äquivalente sol
len durch sie abgedeckt werden.
Claims (28)
1. Vorrichtung, welche einen bipolaren elementenmittelnden
Digital-Analog-Signalwandler enthält und umfaßt:
- - einen Abtastcontroller, welcher so konfiguriert ist,
daß er ein digitales Mehrbit-Signal und ein Vorzei
chensignal empfängt und entsprechend diesen eine
Mehrzahl von Abtaststeuersignalen erzeugt, wobei
das digitale Mehrbit-Signal eine Mehrzahl von digi
talen Größen enthält, welche eine Mehrzahl von nume
rischen Werten darstellen, denen ein Mittelwert zu
geordnet ist,
das Vorzeichensignal angibt, ob ein entsprechender Wert aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt wer den, positiv oder negativ bezüglich des Mittelwerts ist, und - - eine Mehrzahl von Abtastschaltungen, welche mit dem
Abtastcontroller gekoppelt sind und so konfiguriert
sind, daß sie die Abtaststeuersignale empfangen und
entsprechend diesen ein Referenzsignal abtasten und
in Übereinstimmung damit ein Analogsignal abgeben,
welches dem digitalen Mehrbit-Signal entspricht und
eine Mehrzahl von analogen Größen enthält, welche
der Mehrzahl von numerischen Werten entspricht,
wobei entsprechend der Mehrzahl von Abtaststeuersi
gnalen jede Abtastschaltung aus der Mehrzahl von
Abtastschaltungen verwendet wird, um das Referenz
signal
eine erste, im wesentlichen gleiche Anzahl von Malen abzutasten, wenn entsprechend dem Vorzeichensignal jeder Wert aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt werden, bezüglich des Mittelwerts positiv ist, und eine zweite, im wesentlichen gleiche Anzahl von Ma len abzutasten, wenn entsprechend dem Vorzeichensi gnal jeder Wert aus der durch das digitale Mehrbit- Signal dargestellten Mehrzahl von numerischen Werten bezüglich des Mittelwerts negativ ist.
2. Vorrichtung nach Anspruch 1, dadurch gekenn
zeichnet, daß die Mehrzahl von Abtaststeuersigna
len eine erste rotierende Sequenz darstellt, wenn das
Vorzeichensignal angibt, daß ein entsprechender Wert aus
der Mehrzahl von numerischen Werten, welche durch das
digitale Mehrbit-Signal dargestellt werden, bezüglich
des Mittelwerts positiv ist, und
die Mehrzahl von Abtaststeuersignalen eine zweite rotie rende Sequenz darstellt, wenn das Vorzeichensignal an gibt, daß ein entsprechender Wert aus der Mehrzahl von numerischen Werten, die durch das digitale Mehrbit-Si gnal dargestellt werden, bezüglich des Mittelwerts nega tiv ist.
die Mehrzahl von Abtaststeuersignalen eine zweite rotie rende Sequenz darstellt, wenn das Vorzeichensignal an gibt, daß ein entsprechender Wert aus der Mehrzahl von numerischen Werten, die durch das digitale Mehrbit-Si gnal dargestellt werden, bezüglich des Mittelwerts nega tiv ist.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch ge
kennzeichnet, daß entsprechend der Mehrzahl
von Abtaststeuersignalen jede Abtastschaltung aus der
Mehrzahl von Abtastschaltungen verwendet wird, um das
Referenzsignal,
wenn entsprechend dem Vorzeichensignal jeder numerische Wert aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt werden, bezüglich des Mittelwerts positiv sind, sukzessive in einer ersten rotierenden Sequenz und,
wenn entsprechend dem Vorzeichensignal jeder der numeri schen Werte aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt werden, bezüglich des Mittelwerts negativ ist, sukzessi ve in einer zweiten rotierenden Sequenz abzutasten.
wenn entsprechend dem Vorzeichensignal jeder numerische Wert aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt werden, bezüglich des Mittelwerts positiv sind, sukzessive in einer ersten rotierenden Sequenz und,
wenn entsprechend dem Vorzeichensignal jeder der numeri schen Werte aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt werden, bezüglich des Mittelwerts negativ ist, sukzessi ve in einer zweiten rotierenden Sequenz abzutasten.
4. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß der Abtastcontroller
umfaßt:
- - eine erste Sequenzcontrollerschaltung, welche so konfiguriert ist, daß sie das digitale Mehrbit-Si gnal und das Vorzeichensignal empfängt und entspre chend diesen eine erste Mehrzahl von Abtastsequenz signalen abgibt,
- - eine zweite Sequenzcontrollerschaltung, welche so konfiguriert ist, daß sie das digitale Mehrbit-Si gnal und das Vorzeichensignal empfängt und entspre chend diesem eine zweite Mehrzahl von Abtastsequenz signalen abgibt, und
- - eine Mehrzahl von Schalterschaltungen, welche mit der ersten und zweiten Sequenzcontrollerschaltung gekoppelt sind und so konfiguriert sind, daß sie das Vorzeichensignal empfangen und entsprechend diesem die erste und zweite Mehrzahl von Abtastsequenzsi gnalen empfangen und unter diesen auswählen und in Übereinstimmung damit eine aus der ersten und zwei ten Mehrzahl von Abtastsequenzsignalen ausgewählte Mehrzahl von Abtastsequenzsignalen als die Mehrzahl von Abtaststeuersignalen abgeben.
5. Vorrichtung nach Anspruch 4, dadurch gekenn
zeichnet, daß die erste Mehrzahl von Abtast
sequenzsignalen eine erste rotierende Sequenz darstellt,
wenn das Vorzeichensignal angibt, daß ein entsprechender
numerischer Wert aus der Mehrzahl von numerischen Wer
ten, welche durch das digitale Mehrbit-Signal darge
stellt werden, bezüglich des Mittelwerts positiv ist
und
die zweite Mehrzahl von Abtastfrequenzsignalen eine zweite rotierende Sequenz darstellt, wenn das Vor zeichensignal angibt, daß ein entsprechender numerischer Wert aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt werden, bezüglich des Mittelwerts negativ ist.
die zweite Mehrzahl von Abtastfrequenzsignalen eine zweite rotierende Sequenz darstellt, wenn das Vor zeichensignal angibt, daß ein entsprechender numerischer Wert aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt werden, bezüglich des Mittelwerts negativ ist.
6. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß die Mehrzahl von Ab
tastschaltungen umfaßt:
- - einen Referenzknoten, welcher so konfiguriert ist, daß er das Referenzsignal empfängt,
- - eine Mehrzahl von kapazitiven Schaltungen und
- - eine Mehrzahl von Schalterschaltungen, welche zwi schen dem Referenzknoten und der Mehrzahl von kapa zitiven Schaltungen gekoppelt und so konfiguriert sind, daß sie die Mehrzahl von Abtaststeuersignalen empfangen und diesen entsprechend Teile der Mehrzahl von kapazitiven Schaltungen an den Referenzknoten elektrisch koppeln bzw. elektrisch von ihm abkop peln,
7. Vorrichtung nach Anspruch 6, gekennzeichnet
durch eine Integrationsschaltung, welche mit der Mehr
zahl von kapazitiven Schaltungen gekoppelt ist und so
konfiguriert ist, daß sie das Analogsignal empfängt und
integriert.
8. Vorrichtung nach Anspruch 7, dadurch gekenn
zeichnet, daß die Mehrzahl von Abtastschaltungen
und die Integrationsschaltung zusammen einen Abtast- und
Halteverstärker bilden.
9. Vorrichtung nach Anspruch 6, gekennzeichnet
durch eine Tiefpaßfilterschaltung, welche mit der Mehr
zahl von kapazitiven Schaltungen gekoppelt ist und so
konfiguriert ist, daß sie das Analogsignal empfängt und
einer Tiefpaßfilterung unterzieht.
10. Vorrichtung mit einem bipolaren elementenmittelnden Di
gital-Analog-Signalwandler, welcher umfaßt:
- - einen Abtastcontroller, welcher so konfiguriert ist,
daß er ein digitales Mehrbit-Signal und ein Vorzei
chensignal empfängt und entsprechend diesen mehrere
Abtaststeuersignale abgibt, wobei
das digitale Mehrbitsignal eine Mehrzahl von digita len Größen enthält, welche eine Mehrzahl von numeri schen Werten darstellen, denen ein Mittelwert zuge ordnet ist,
das Vorzeichensignal anzeigt, ob ein entsprechender numerischer Wert aus der Mehrzahl von numerischen Werten, welche von dem digitalen Mehrbit-Signal re präsentiert wird, positiv oder negativ bezüglich des Mittelwerts ist, und - - eine Mehrzahl von Abtastschaltungen, welche mit dem
Abtastcontroller gekoppelt und so konfiguriert sind,
daß sie die Mehrzahl von Abtaststeuersignalen emp
fangen und in Übereinstimmung damit ein Referenzsi
gnal abtasten und in Übereinstimmung damit ein Ana
logsignal abgeben, welches dem digitalen Mehrbit-
Signal entspricht und eine Mehrzahl von analogen
Größen enthält, welche die Mehrzahl von numerischen
Werten repräsentieren,
wobei in Übereinstimmung mit der Mehrzahl von Ab taststeuersignalen jede Abtastschaltung aus der Mehrzahl von Abtastschaltungen verwendet wird, um das Bezugssignal,
wenn entsprechend dem Vorzeichensignal jeder numeri sche Wert aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt werden, bezüglich des Mittelwerts positiv ist, suk zessive in einer ersten rotierenden Sequenz abzuta sten und,
wenn entsprechend dem Vorzeichensignal jeder numeri sche Wert aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt werden, bezüglich des Mittelwerts negativ ist, suk zessive in einer zweiten rotierenden Sequenz abzuta sten.
11. Vorrichtung nach Anspruch 10, dadurch gekenn
zeichnet, daß die Mehrzahl von Abtaststeuersigna
len die erste rotierende Sequenz darstellt, wenn das
Vorzeichensignal anzeigt, daß ein entsprechender numeri
scher Wert aus der Mehrzahl von numerischen Werten, wel
che durch das digitale Mehrbit-Signal dargestellt wer
den, bezüglich des Mittelwerts positiv ist und
die Mehrzahl von Abtaststeuersignalen die zweite rotie rende Sequenz darstellt, wenn das Vorzeichensignal an gibt, daß ein entsprechender numerischer Wert aus der Mehrzahl von numerischen Werten, welche durch das digi tale Mehrbit-Signal dargestellt werden, bezüglich des Mittelwerts negativ ist.
die Mehrzahl von Abtaststeuersignalen die zweite rotie rende Sequenz darstellt, wenn das Vorzeichensignal an gibt, daß ein entsprechender numerischer Wert aus der Mehrzahl von numerischen Werten, welche durch das digi tale Mehrbit-Signal dargestellt werden, bezüglich des Mittelwerts negativ ist.
12. Vorrichtung nach Anspruch 10 oder 11, dadurch ge
kennzeichnet, daß der Abtastcontroller um
faßt:
- - eine erste Sequenzcontrollerschaltung, welche so konfiguriert ist, daß sie das digitale Mehrbit-Si gnal und das Vorzeichensignal empfängt und entspre chend diesen eine erste Mehrzahl von Abtastsequenz signalen abgibt,
- - eine zweite Sequenzcontrollerschaltung, welche so konfiguriert ist, daß sie das digitale Mehrbit-Si gnal und das Vorzeichensignal empfängt und entspre chen diesen eine zweite Mehrzahl von Abtastsequenz signalen abgibt, und
- - eine Mehrzahl von Schalterschaltungen, welche mit der ersten und zweiten Sequenzcontrollerschaltung gekoppelt sind und so konfiguriert sind, daß sie das Vorzeichensignal empfangen und entsprechend diesen die erste und zweite Mehrzahl von Abtastsequenzsi gnalen empfangen und daraus auswählen und in Über einstimmung damit die aus der ersten und zweiten Mehrzahl von Abtastsequenzsignalen ausgewählte Mehr zahl von Abtastsequenzsignalen als die Mehrzahl von Abtaststeuersignalen abgeben.
13. Vorrichtung nach Anspruch 12, dadurch gekenn
zeichnet, daß die erste Mehrzahl von Abtastse
quenzsignalen die erste rotierende Sequenz darstellt,
wenn das Vorzeichensignal angibt, daß ein entsprechender
numerischer Wert aus der Mehrzahl von numerischen Wer
ten, welche durch das digitale Mehrbit-Signal darge
stellt werden, bezüglich des Mittelwerts positiv ist,
und
eine zweite Mehrzahl von Abtastsequenzsignalen die zwei te rotierende Sequenz darstellt, wenn das Vorzeichensi gnal angibt, daß ein entsprechender numerischer Wert aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt werden, bezüglich des Mittelwerts negativ ist.
eine zweite Mehrzahl von Abtastsequenzsignalen die zwei te rotierende Sequenz darstellt, wenn das Vorzeichensi gnal angibt, daß ein entsprechender numerischer Wert aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt werden, bezüglich des Mittelwerts negativ ist.
14. Vorrichtung nach einem der Ansprüche 10 bis 13, dadurch
gekennzeichnet, daß die Mehrzahl von Ab
tastschaltungen umfaßt:
- - einen Referenzknoten, welcher so konfiguriert ist, daß er das Referenzsignal empfängt,
- - eine Mehrzahl von kapazitiven Schaltungen und
- - eine Mehrzahl von Schalterschaltungen, welche zwi schen dem Referenzknoten und der Mehrzahl von kapa zitiven Schaltungen gekoppelt und so konfiguriert sind, daß sie die Mehrzahl von Abtaststeuersignalen empfangen und entsprechend diesen Teile der Mehrzahl von kapazitiven Schaltungen elektrisch an den Refe renzknoten ankoppeln bzw. von ihm abkoppeln,
15. Vorrichtung nach Anspruch 14, gekennzeich
net durch eine Integrationsschaltung, welche mit der
Mehrzahl von kapazitiven Schaltungen gekoppelt ist und
so konfiguriert ist, daß sie das Analogsignal empfängt
und integriert.
16. Vorrichtung nach Anspruch 15, dadurch gekenn
zeichnet, daß die Mehrzahl von Abtastschaltungen
und die Integrationsschaltung zusammen einen Abtast- und
Halteverstärker bilden.
17. Vorrichtung nach Anspruch 14, gekennzeich
net durch eine Tiefpaßfilterschaltung, welche mit der
Mehrzahl von kapazitiven Schaltungen gekoppelt und so
konfiguriert ist, daß sie das Analogsignal empfängt und
einer Tiefpaßfilterung unterzieht.
18. Verfahren zum Durchführen einer bipolaren elementenmit
telnden Digital-Analog-Signalwandlung, welches die fol
genden Schritte umfaßt:
- - Empfangen eines digitalen Mehrbit-Signals und eines
Vorzeichensignals und Erzeugen einer Mehrzahl von
Abtaststeuersignalen in Übereinstimmung hiermit,
wobei
das digitale Mehrbit-Signal eine Mehrzahl von digi talen Größen enthält, welche eine Mehrzahl von nume rischen Werten darstellen, denen ein Mittelwert zu geordnet ist,
das Vorzeichensignal anzeigt, ob ein entsprechender numerischer Wert aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt werden, positiv oder negativ bezüglich des Mittelwerts ist, und - - Abtasten eines Referenzsignals entsprechend der
Mehrzahl von Abtaststeuersignalen und Erzeugen eines
Analogsignals in Übereinstimmung damit, welches dem
digitalen Mehrbit-Signal entspricht und eine Mehr
zahl von analogen Größen enthält, welche die Mehr
zahl von numerischen Werten repräsentiert,
wobei entsprechend der Mehrzahl von Abtaststeuersi gnalen das Referenzsignal
eine erste, im wesentlichen gleiche Anzahl von Malen abgetastet wird, wenn entsprechend dem Vorzeichensi gnal jeder numerische Wert aus der Mehrzahl von nu merischen Werten, welche durch das digitale Mehrbit- Signal repräsentiert wird, bezüglich des Mittelwerts positiv ist, und
eine zweite, im wesentlichen gleiche Anzahl von Ma len abgetastet wird, wenn entsprechend dem Vorzei chensignal jeder numerische Wert aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt wird, bezüglich des Mit telwerts negativ ist.
19. Verfahren nach Anspruch 18, dadurch gekenn
zeichnet, daß der Schritt des Abtastens eines
Referenzsignals in Übereinstimmung mit der Mehrzahl von
Abtaststeuersignalen und des Erzeugens eines Analogsi
gnals in Übereinstimmung damit das Abtasten des Re
ferenzsignals in Übereinstimmung mit der Mehrzahl von
Abtaststeuersignalen sukzessive in einer ersten rotie
renden Sequenz, wenn entsprechend dem Vorzeichensignal
jeder numerische Wert aus der Mehrzahl von numerischen
Werten, welche durch das digitale Mehrbit-Signal darge
stellt werden, bezüglich des Mittelwerts positiv ist,
und sukzessive in einer zweiten rotierenden Sequenz,
wenn in Übereinstimmung mit dem Vorzeichensignal jeder
numerische Wert aus der Mehrzahl von numerischen Werten,
welche durch das digitale Mehrbit-Signal dargestellt
werden, bezüglich des Mittelwerts negativ ist, umfaßt.
20. Verfahren nach Anspruch 18 oder 19, dadurch gekenn
zeichnet, daß der Schritt des Empfangens eines
digitalen Mehrbit-Signals und eines Vorzeichensignals
und des Erzeugens einer Mehrzahl von Abtaststeuersigna
len in Übereinstimmung damit umfaßt:
- - Empfangen des digitalen Mehrbit-Signals und des Vor zeichensignals und Erzeugen einer ersten und zweiten Mehrzahl von Abtastsequenzsignalen in Übereinstim mung damit und
- - Empfangen des Vorzeichensignals und Empfangen der ersten und zweiten Mehrzahl von Abtastsequenzsigna len und Auswählen daraus entsprechend demselben und Abgeben der aus der ersten und zweiten Mehrzahl von Abtastsequenzsignalen ausgewählten Mehrzahl von Ab tastsequenzsignalen als die Mehrzahl von Abtaststeu ersignalen in Übereinstimmung damit.
21. Verfahren nach einem Ansprüche 18 bis 20, dadurch ge
kennzeichnet, daß der Schritt des Abtastens
eines Referenzsignals entsprechend der Mehrzahl von Ab
taststeuersignalen und des Erzeugens eines Analogsignals
in Übereinstimmung damit es umfaßt, die Mehrzahl von Ab
taststeuersignalen zu empfangen und Teile der Mehrzahl
von kapazitiven Schaltungen in Übereinstimmung damit mit
dem Referenzsignal zu laden und zu entladen, um das Ana
logsignal zu erzeugen.
22. Verfahren nach Anspruch 21, gekennzeichnet
durch den Schritt des Integrierens des Analogsignals.
23. Verfahren nach Anspruch 21, gekennzeichnet
durch den Schritt der Tiefpaßfilterung des Analog
signals.
24. Verfahren zum Durchführen einer bipolaren elementenmit
telnden Digital-Analog-Signalwandlung, welches die fol
genden Schritte umfaßt:
- - Empfangen eines digitalen Mehrbit-Signals und eines
Vorzeichensignals und Erzeugen einer Mehrzahl von
Abtaststeuersignalen in Übereinstimmung damit, wobei
das digitale Mehrbitsignal eine Mehrzahl von digita
len Größen enthält, welche eine Mehrzahl von numeri
schen Werten darstellen, denen ein Mittelwert zuge
ordnet ist,
das Vorzeichensignal angibt, ob ein entsprechender numerischer Wert aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal dargestellt wird, positiv oder negativ bezüglich des Mittelwerts ist, und - - Abtasten eines Referenzsignals entsprechend der
Mehrzahl von Abtaststeuersignalen und Erzeugen eines
Analogsignals in Übereinstimmung damit, welches dem
digitalen Mehrbit-Signal entspricht und eine Mehr
zahl von analogen Größen enthält, welche die Mehr
zahl von numerischen Werten repräsentiert,
wobei entsprechend der Mehrzahl von Abtaststeuersi gnalen das Referenzsignal
sukzessiv in einer ersten rotierenden Sequenz abge tastet wird, wenn entsprechend dem Vorzeichensignal jeder Wert aus der Mehrzahl von numerischen Werten, welche durch das digitale Mehrbit-Signal repräsen tiert wird, bezüglich des Mittelwerts positiv ist und
sukzessive in einer zweiten rotierenden Sequenz ab getastet wird, wenn entsprechend dem Vorzeichensi gnal jeder numerische Wert aus der Mehrzahl von nu merischen Werten, welche durch das digitale Mehrbit- Signal repräsentiert wird, bezüglich des Mittelwerts negativ ist.
25. Verfahren nach Anspruch 24, dadurch gekenn
zeichnet, daß der Schritt des Empfangens eines
digitalen Mehrbit-Signals und eines Vorzeichensignals
und des Erzeugens einer Mehrzahl von Abtaststeuersigna
len in Übereinstimmung damit umfaßt:
- - Empfangen des digitalen Mehrbitsignals und des Vor zeichensignals und Erzeugen einer ersten und einer zweiten Mehrzahl von Abtastsequenzsignalen in Über einstimmung damit und
- - Empfangen des Vorzeichensignals und Empfangen der ersten und zweiten Mehrzahl von Abtastsequenzsigna len und Auswählen daraus in Übereinstimmung mit dem selben und Ausgeben der aus der ersten und zweiten Mehrzahl von Abtastsequenzsignalen ausgewählten Mehrzahl von Abtastsequenzsignalen in Übereinstim mung damit als die Mehrzahl von Abtaststeuersigna len.
26. Verfahren nach Anspruch 24 oder 25, dadurch ge
kennzeichnet, daß der Schritt des Abtastens
eines Referenzsignals entsprechend der Mehrzahl von Ab
taststeuersignalen und des Erzeugens eines Analogsignals
in Übereinstimmung damit das Empfangen der Mehrzahl von
Abtaststeuersignalen und das elektrische Laden mit dem
Referenzsignal und das Entladen von Teilen der Mehrzahl
der kapazitiven Schaltungen entsprechend denselben um
faßt, um das Analogsignal zu erzeugen.
27. Verfahren nach Anspruch 26, gekennzeichnet
durch den Schritt des Integrierens des Analogsignals.
28. Verfahren nach Anspruch 26, gekennzeichnet
durch den Schritt der Tiefpaßfilterung des Analog
signals.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/842,658 US5818377A (en) | 1997-04-15 | 1997-04-15 | Bipolar element averaging, digital-to-analog converter |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19748272A1 true DE19748272A1 (de) | 1998-12-17 |
DE19748272C2 DE19748272C2 (de) | 2002-03-28 |
Family
ID=25287918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19748272A Expired - Fee Related DE19748272C2 (de) | 1997-04-15 | 1997-10-31 | Bipolarer elementenmittelnder Digital-Analog-Wandler |
Country Status (3)
Country | Link |
---|---|
US (1) | US5818377A (de) |
KR (1) | KR100291233B1 (de) |
DE (1) | DE19748272C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6473020B2 (en) | 2000-10-31 | 2002-10-29 | Fujitsu Limited | D/A conversion apparatus with divided voltage selecting unit |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6081218A (en) * | 1998-01-30 | 2000-06-27 | Lucent Technologies, Inc. | Five-level switched-capacitor DAC, method of operation thereof and sigma-delta converter employing the same |
US6037888A (en) * | 1998-03-23 | 2000-03-14 | Pmc-Sierra Ltd. | High accuracy digital to analog converter combining data weighted averaging and segmentation |
US6816100B1 (en) | 1999-03-12 | 2004-11-09 | The Regents Of The University Of California | Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators |
EP1351554B1 (de) * | 1999-07-21 | 2011-02-16 | Med-El Elektromedizinische Geräte GmbH | Mehrkanaliges cochleares Implantat mit neuraler Antworttelemetrie |
US6266002B1 (en) * | 1999-09-10 | 2001-07-24 | Cirrus Logic, Inc. | 2nd order noise shaping dynamic element matching for multibit data converters |
US6466147B1 (en) | 1999-10-25 | 2002-10-15 | Hrl Laboratories, Llc | Method and apparatus for randomized dynamic element matching DAC |
US6437720B1 (en) * | 2001-02-16 | 2002-08-20 | Conexant Systems, Inc. | Code independent charge transfer scheme for switched-capacitor digital-to-analog converter |
JP3801602B2 (ja) * | 2004-06-23 | 2006-07-26 | 株式会社半導体理工学研究センター | Da変換回路及びそれを用いたδσad変調器 |
US7136006B2 (en) * | 2004-12-16 | 2006-11-14 | Texas Instruments Incorporated | Systems and methods for mismatch cancellation in switched capacitor circuits |
JP2006303671A (ja) * | 2005-04-18 | 2006-11-02 | Digian Technology Inc | 積分器およびそれを使用する巡回型ad変換装置 |
US9300261B2 (en) * | 2006-03-10 | 2016-03-29 | Nvidia Corporation | Method and apparatus for efficient load biasing |
US7548178B2 (en) * | 2006-03-10 | 2009-06-16 | Nvidia Corporation | Method and apparatus for ADC size and performance optimization |
JP4272679B2 (ja) * | 2007-01-22 | 2009-06-03 | シャープ株式会社 | スイッチトキャパシタ型d/a変換器、液晶ディスプレイの駆動回路 |
DE102010028037B4 (de) | 2010-04-21 | 2020-07-23 | Robert Bosch Gmbh | Switched-Capacitor-Integrator mit Ladungsrückkopplung zur Erhöhung der Eingangsimpedanz |
US8614639B1 (en) * | 2012-08-24 | 2013-12-24 | Himax Imaging, Inc. | Integrator ramp generator with DAC and switched capacitors |
WO2014061253A1 (ja) * | 2012-10-19 | 2014-04-24 | 旭化成エレクトロニクス株式会社 | D/a変換器 |
US8643525B1 (en) * | 2013-01-03 | 2014-02-04 | Avnera Corporation | Multiple output dynamic element matching algorithm with mismatch noise shaping for digital to analog converters |
CN105075124B (zh) | 2013-03-11 | 2018-11-06 | 密克罗奇普技术公司 | 使用n个电容器的4n+1层电容性dac |
US8970415B2 (en) * | 2013-03-11 | 2015-03-03 | Microchip Technology Incorporated | Multi-level capacitive DAC |
EP3031138A4 (de) * | 2013-08-07 | 2017-04-12 | Xagenic, Inc. | Digital-analog-wandler mit einem präzisen biopolaren strommodus |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3801774A1 (de) * | 1988-01-22 | 1989-07-27 | Standard Elektrik Lorenz Ag | Hochaufloesender interpolativer analog-digital-wandler mit ueberabtastung und speziellem digital-analog-wandler in der rueckfuehrung |
US5329282A (en) * | 1992-03-02 | 1994-07-12 | Motorola, Inc. | Multi-bit sigma-delta analog-to-digital converter with reduced sensitivity to DAC nonlinearities |
US5748126A (en) * | 1996-03-08 | 1998-05-05 | S3 Incorporated | Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling |
-
1997
- 1997-04-15 US US08/842,658 patent/US5818377A/en not_active Expired - Lifetime
- 1997-10-30 KR KR1019970056553A patent/KR100291233B1/ko not_active IP Right Cessation
- 1997-10-31 DE DE19748272A patent/DE19748272C2/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6473020B2 (en) | 2000-10-31 | 2002-10-29 | Fujitsu Limited | D/A conversion apparatus with divided voltage selecting unit |
Also Published As
Publication number | Publication date |
---|---|
KR100291233B1 (ko) | 2001-06-01 |
DE19748272C2 (de) | 2002-03-28 |
US5818377A (en) | 1998-10-06 |
KR19980079445A (ko) | 1998-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19748272C2 (de) | Bipolarer elementenmittelnder Digital-Analog-Wandler | |
DE69919185T2 (de) | Korrektur nichtlinearer ausgangsverzerrung in einen delta-sigma d/a-wandler | |
EP0253950B1 (de) | Monolithisch integrierter Digital/Analog-Wandler | |
DE4003758C2 (de) | Schaltungsanordnung zum Mindern der Auswirkungen falsch angepaßter Impedanzelemente | |
DE69928875T2 (de) | Delta-Sigma Modulator mit verbesserter Spitzenwertgenauigkeit | |
DE3311067A1 (de) | Digital-analog-wandler hohen aufloesevermoegens | |
DE3202789C2 (de) | ||
DE4435305A1 (de) | Mit doppelter Abtastgeschwindigkeit betriebener Signalintegrator | |
DE19958049B4 (de) | Transkonduktor und Strommodus D/A-Wandler | |
DE3908314A1 (de) | Analog-digital-wandler mit delta-sigma-modulation | |
DE4311966C2 (de) | Delta-Sigma-Modulator | |
EP1171981B1 (de) | Digitales gmsk-filter | |
DE19738561A1 (de) | Verfahren zum Steuern von Analog-Digital-Wandlern | |
DE602004011581T2 (de) | Verfahren und Vorrichtung zum Entfernen von Tönen mittels Schaltverzögerung, die durch DEM (vergleich dynamische Elemente) verursacht werden bei Schaltverzögerung des Signals. | |
EP0461282A1 (de) | Überabtastender Analog-Digital-Umsetzer mit Rauschfilterung in Switched-Capacitor-Technik | |
EP0421395A2 (de) | Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal | |
DE3147578A1 (de) | Analog/digital-wandler-schaltungsanordnung | |
DE3641676C2 (de) | ||
DE19521610A1 (de) | Dezimationsfilter unter Verwendung einer Nullfüllschaltung zur Lieferung eines wählbaren Dezimationsverhältnisses | |
DE2618633C3 (de) | PCM-Decodierer | |
DE3729356C2 (de) | Digitalprogrammierbarer Signalgenerator und Verfahren dafür | |
DE2846331C2 (de) | Ladungsgekoppelte Speicheranordnung | |
DE2229398A1 (de) | Differentielles Puls-Code-Modulations-System mit periodischer Änderung des Modulator-Schrittes | |
WO2000057558A2 (de) | 1bit-digital-analog-wandler-schaltung | |
DE69531088T2 (de) | Auswahlvorrichtung zur Wahl elektrischer Zellen und Gerät zur Anwendung einer solchen Vorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140501 |