DE19747578A1 - Halbleiterbauelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip - Google Patents

Halbleiterbauelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip

Info

Publication number
DE19747578A1
DE19747578A1 DE19747578A DE19747578A DE19747578A1 DE 19747578 A1 DE19747578 A1 DE 19747578A1 DE 19747578 A DE19747578 A DE 19747578A DE 19747578 A DE19747578 A DE 19747578A DE 19747578 A1 DE19747578 A1 DE 19747578A1
Authority
DE
Germany
Prior art keywords
chip
housing
fingers
contact pads
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19747578A
Other languages
English (en)
Inventor
Gernot Althammer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19747578A priority Critical patent/DE19747578A1/de
Publication of DE19747578A1 publication Critical patent/DE19747578A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip.
Oberflächenmontierte elektronische Bauelemente, auch SMD-Bauelemente genannt, werden üblicherweise in ein Gehäuse aus einer Kunststoffpreßmasse eingebettet, aus dem elektrische Anschlüsse herausgeführt werden. Es existiert eine Vielzahl von unterschiedlichen Gehäusebauformen, die verschieden groß sind und eine unterschiedliche Anzahl an Anschlüssen aufwei­ sen. Sie ermöglichen eine einheitliche Herstellung und auto­ matische Bestückung von Platinen. Der Halbleiterchip wird da­ bei zunächst mit einem Systemträger verbunden. Dieser System­ träger besteht aus einem Rahmen, in dem häufig ein inselför­ miger Chipträger sowie elektrisch kontaktierbare Anschlüsse vorgesehen sind. Die Verbindung des Halbleiterchips mit dem Systemträger erfolgt üblicherweise durch eine Klebung, durch Lötung oder durch eine Legierung. Nach dem Befestigen des Halbleiterchips werden dessen einzelne Anschlußpunkte mit den Anschlüssen des Trägerrahmens, z. B. mit Bonddrähten verbun­ den. Danach werden der Halbleiterchip und die Anschlüsse des Anschlußrahmens so umspritzt, daß der Halbleiterchip voll­ ständig gekapselt ist und die Anschlüsse aus dem Gehäuse her­ ausragen. Die nicht benötigten Teile des Anschlußrahmens (Leadframe) werden danach durch Stanzen entfernt. Das Gehäuse selbst besteht üblicherweise aus einer härtenden Kunststoff­ preßmasse, die bei etwa 175°C verarbeitet wird.
Es besteht die Notwendigkeit, das Halbleiterbauelement immer dünner und mit einer geringeren Grundfläche zu gestalten. Wird für einen Speicherbaustein nach der SOJ-Bauform (Small Outline J-leaded) eine Bauhöhe von 3,76 mm bei einem Flächen­ verbrauch von 146 mm2 benötigt, beträgt bei der TSOP-Bauform (Thin Small Outline Package) der Flächenverbrauch 159,9 mm2. Allerdings ist die Bauhöhe auf 1,25 mm reduziert. Das Gewicht der TSOP-Bauform konnte gegenüber der SOJ-Bauform von 0,82 gr auf 0,30 gr verringert werden. Für Speicherbausteine exi­ stiert bereits ein ultradünnes Gehäuse, das sogenannte Bottom Leaded Plastic Package (BLP). Die Gehäusehöhe eines Speicher­ bausteins der BLP-Bauform beträgt 0,82 mm, der Flächenver­ brauch konnte auf 107 mm2 reduziert werden. Das BLP-Gehäuse ist aus einem Leadframe-Gehäuse entwickelt worden. Dabei bil­ den Teile des Leadframes die Anschlußflächen des Gehäuses. Charakterisierend für ein BLP-Gehäuse ist, daß die Anschlüsse auf der Unterseite des Gehäuses ausgebildet sind. Die latera­ len Maße für das BLP-Gehäuse für einen 20-poligen 4 MB-DRAM-Spei­ cher-IC betragen 11,7×5,2 mm2. Ermöglicht wird das kom­ pakte Gehäusedesign durch die unter den Chip geführten An­ schlußfinger. Mittels einer Klebefolie wird der Chip direkt auf einige Anschlußfinger geklebt. Die auf der Oberseite be­ findlichen Kontaktpads werden mit Golddraht auf die Anschluß­ finger gebondet. Anschließend wird der Zuleitungsrahmen mit dem darauf befindlichen Chip in Preßmasse eingegossen. Die auf der Unterseite des Chip befindlichen Anschlußflächen ra­ gen nach dem Spritzgießen etwa 30 µm über die Verkappelung hervor. Auf diesen wird eine etwa 10 µm dicke Lotschicht gal­ vanisch abgeschieden. Die an der Seite herausstehenden Kon­ taktbeinchen werden weggestanzt.
Die Zuverlässigkeit des BLP-Gehäuses bezüglich einer Bruchan­ fälligkeit wurde durch 3-malig wiederholte Reflowlötungen (Infrarot Reflow bei 240°C) nach einer Feuchteauslagerung (85°C/85%, 24-168 h) getestet. Dabei wurden nur geringe De­ laminationen, jedoch keinerlei Risse am Gehäuse festgestellt.
Der Erfindung liegt die Aufgabe zugrunde, möglichst viele An­ schlußkontakte bei gleichzeitig geringster Abmessung des IC-Gehäuses zu realisieren.
Diese Aufgabe wird durch die Mittel des Patentanspruchs 1 ge­ löst.
Der Erfindung liegt der Gedanke zugrunde, für die Fertigung des Halbleiterbauelementes das bekannte und kostengünstige Fertigungsverfahren mittels eines Leadframes zu verwenden. Das Leadframe ist dabei so gestaltet, daß Anschlußfinger un­ ter den Chip geführt werden, so daß die Enden der Anschluß­ finger mindestens zwei Reihen bilden, nach dem Umschließen - z. B. mit einer Kunststoffpreßmasse - von außen zugänglich sind und für die weitere Kontaktierung z. B. auf einem PCB (Printed-Circuit-Board) herangezogen werden können. Bei glei­ chen lateralen Gehäuseabmessungen im Vergleich zu einem SOJ-Gehäuse oder einem TSOP-Gehäuse können mehr Anschlußfinger nach außen geführt werden. Andererseits ist bei der gleichen Anzahl von Anschlußfingern im Gegensatz zu den genannten Ge­ häusebauformen ein größerer Abstand zwischen den nebeneinan­ der befindlichen Kontakten möglich.
Weitere Ausgestaltungen der Erfindung sind in den Unteran­ sprüchen angegeben.
In einer Ausgestaltung befinden sich auf der Unterseite der Enden der Anschlußfinger Kontaktpads, die aufgrund der unter­ schiedlichen Länge der Anschlußfinger mehrere Reihen bilden. Werden die Anschlußfinger von allen Seiten des Chips unter den Chip geführt, bilden die von außen zugänglichen Kontakt­ pads die Form eines Arrays. Werden auf diese Kontaktpads sog. Kontaktballs aufgebracht, so kann das Halbleiterbauelement mit den bekannten Verarbeitungsschritten eines BGA-Gehäuses (Ball-Grid-Array) weiterverarbeitet werden.
In einer Ausführungsform besteht der Zuleitungsrahmen des Halbleiterbauelements aus einem Chipträger und den Anschluß­ fingern zur elektrischen Kontaktierung. Der Träger ist dabei in der Form eines Inselbereiches ausgeführt, so daß die Flä­ che des Inselbereiches kleiner als die Fläche des Chips ist.
Die Verbindung von Chip und Träger kann z. B. über ein elek­ trisch nicht leitendes Klebeband erfolgen. Die Insel ist mit zumindest einem Steg mit dem Zuleitungsrahmen verbunden, der entweder an zumindest einer Ecke oder zumindest einer Seite der Insel angebracht ist. Je kleiner der Inselbereich ausge­ führt ist, umso weiter können die Anschlußfinger unter den Chip geführt werden.
Eine andere Ausgestaltungsform des Trägers besteht in der Re­ duzierung des Inselbereiches auf Stege, die ein Kreuz bilden. Wie in der vorherigen Ausgestaltung ist das Trageelement Teil des Zuleitungsrahmens. Vorteil dieser Ausführungsform besteht in der Möglichkeit, die Anschlußfinger fast bis unter das Zentrum des Halbleiterchips zu führen. Das bedeutet, daß na­ hezu die gesamte Grundfläche unter dem Chip für die Außenkon­ taktierung verwendet werden kann. Somit ist es möglich, das vom BGA-Gehäuse bekannte Fertigungsverfahren bei der weiteren Bearbeitung anzuwenden.
In einer weiteren Ausgestaltungsform wird als Träger zumin­ dest ein Anschlußfinger verwendet, der keine elektrische Funktion übernimmt. Der zumindest eine Anschlußfinger kann dabei im Eckbereich an zumindest einer Ecke oder an zumindest einer Seite des Chips angebracht werden. Die Verbindungsbe­ reiche zwischen Chip und Systemträger brauchen nur wenige mm2 groß sein. Die Klebung erfolgt über einen nicht leitenden Klebstoff. Vorteil dieser Ausführungsform ist die Möglich­ keit, die Anschlußfinger fast bis unter das Zentrum des Halb­ leiterchips zu führen. Nahezu die gesamte Grundfläche unter dem Chip kann auf diese Weise für die Außenkontaktierung ver­ wendet werden.
Die Erfindung wird nachfolgend anhand der Ausführungsbeispie­ le näher erläutert.
Es zeigen:
Fig. 1 eine prinzipielle perspektivische Ansicht einer ersten Ausführungsform der erfindungsgemäßen Vorrichtung und
Fig. 2 eine Draufsicht auf die Vorrichtung nach Fig. 1 und
Fig. 3 einen Schnitt durch die Vorrichtung nach Fig. 2 entlang der Linie A-A und
Fig. 4 ein zweites Ausführungsbeispiel der erfindungsgemäßen Vorrichtung in einer Draufsicht.
Fig. 1 zeigt eine erste prinzipielle Ausführungsform eines er­ findungsgemäßen Bauelementes in einer perspektivischen An­ sicht. Das Bauelement besteht aus einem Chip 1, einem Zulei­ tungsrahmen 3 mit einer Insel 7 und elektrisch leitfähigen Anschlußfingern 3a. Zur besseren Übersicht ist das umhüllende Gehäuse, z. B. aus Preßmasse, weggelassen. Auf der Oberseite des Chips 1 befinden sich Kontaktpads 9, die über Kontaktie­ rungsdrähte (Bonddrähte) 4 mit den Anschlußfingern 3a des Zu­ leitungsrahmens 2 verbunden sind. Der Systemträger ist als Leadframe-Insel 7 ausgeführt. Die Fläche der Leadframe-Insel 7 ist kleiner als die Grundfläche des Chips 1. Die Verbindung von Chip 1 und Leadframe-Insel kann über ein nicht leitendes Klebeband erfolgen (in Fig. 1 nicht dargestellt). Die An­ schlußfinger 3a des Zuleitungsrahmens 3 sind in einer zwei­ reihigen Anordnung unter den Chip 1 geführt.
Fig. 2 zeigt schematisch die erste Ausführungsform der erfin­ dungsgemäßen Vorrichtung gemäß Fig. 1 in einer Draufsicht auf die Unterseite des Bauelementes. Die umhüllende Preßmasse ist zwecks besserer Übersichtlichkeit weggelassen. Der Systemträ­ ger ist als Leadframe-Insel 7 ausgeführt, in der Weise, daß die Fläche der Leadframe-Insel 7 kleiner als die Fläche des Chips 1 ist. Die Anschlußfinger 3a des Zuleitungsrahmens 3 sind von allen Seiten unter den Chip 1 geführt. An den Enden der Anschlußfinger 3a befinden sich Kontaktpads 5, die nach dem Preßmasse-Umschließen auf der Unterseite des Halbleiter­ bauelementes von außen zugänglich sind. Die Kontaktpads 5 sind in diesem Ausführungsbeispiel so angeordnet, daß sie zwei Reihen unter dem Chip 1 bilden, die parallel zur Randbe­ grenzung des Chips ausgerichtet sind. Aufgrund dieser Anord­ nung kann bei gleicher Anzahl an Kontakten im Vergleich zu einem SOJ- oder einem TSOP-Gehäuse der Abstand zwischen zwei nebeneinanderliegenden Kontakten vergrößert werden. Gleich­ zeitig weist die erfindungsgemäße Vorrichtung geringere late­ rale Gehäuseabmessungen auf, da die Kontakte nach unten ge­ führt sind.
Je kleiner die Leadframe-Insel 7 ist, desto weiter können die Anschlußfinger 3a des Zuleitungsrahmens 3 unter den Chip 1 geführt werden, da Leadframe-Insel 7 und Anschlußfinger 3a aus dem gleichen Werkstück gefertigt werden. In Fig. 2 sind vier Stege, die die Leadframe-Insel 7 mit dem Zuleitungsrah­ men 3 verbinden, zu den Eckbereichen der Insel 7 geführt. Dies ist eine bevorzugte Variante. Es können jedoch auch we­ niger Stege die Haltefunktion des Chips 1 übernehmen. Ebenso ist es denkbar, den zumindest einen Steg so auszuführen, daß dieser an einer Seite mit dem Chip 1 verbunden ist. Die ex­ tremste Ausbildung der Leadframe-Insel 7 ist ein zum Kreuz reduzierter Systemträger. Es sind auch andere geometrische Formen vorstellbar, sofern sichergestellt ist, daß der Chip 1 sicher befestigt werden kann. Die Kontaktpads 5 können dann drei oder mehr Reihen - parallel zu den Kanten des Chips - bil­ den. Die Bauteilbegrenzung 11 gibt die Gehäuselinien des fertigen Bauteils wieder.
Fig. 3 zeigt die erfindungsgemäße Vorrichtung im Schnitt ent­ lang der in Fig. 2 dargestellten Linie A-A. Der Chip 1 ist z. B. mittels einer (nicht dargestellten) Klebefolie auf der Leadframe-Insel 7 befestigt, die Teil des Zuleitungsrahmens 3 ist. Die lateralen Maße der Insel 7 sind kleiner als die Maße des Chips 1. Die Anschlußfinger 3a des Zuleitungsrahmens 3 sind von allen Seiten des Chips 1 vor seinem Randbereich nach unten abgesenkt sind. Die Anschlußfinger 3a berühren den Chip 1 an keiner Stelle. Die Lage des Zuleitungsrahmens 3 ist so ausgeführt, daß die Bereiche der Anschlußfinger 3a, die nicht mit dem Chip 1 überlappen, auf einer Linie mit der Unterseite des Chips 1 zum Liegen kommen. Der Vorteil dieser Anordnung besteht darin, daß der abwärts gerichtete Bereich der An­ schlußfinger 3a weniger lang ist und die Enden der Anschluß­ finger weiter unter den Chip ragen können. Die auf der Ober­ seite befindlichen Kontaktpads 9 sind über Kontaktdrähte 4 elektrisch mit den Anschlußfingern 3a verbunden. An den Enden der Anschlußfinger 3a befinden sich auf der Unterseite Kon­ taktpads 5. In der Darstellung bilden die Kontaktpads 5 zwei Reihen, die parallel zu den Kanten des Chips (siehe Fig. 2) verlaufen. Wird die Leadframe-Insel 7 kleiner ausgeführt, können auch drei oder mehr Reihen durch die Kontaktpads 5 ge­ bildet werden. Der kontaktierte Chip 1 mit dem Zuleitungsrah­ men 3 wird anschließend mit einem Gehäuse 6 umhüllt, so daß die Kontaktpads 5 an der Unterseite des Gehäuses von außen für eine weitere Kontaktierung zur Verfügung stehen. An den Kontaktpads 5 sind kugelförmige Kontakte 10, sog. Kontakt­ balls, aufgebracht. Die nun vorliegende Anordnung ähnelt dem bekannten BGA-Gehäuse. Dies ist vorteilhaft, da für die wei­ tere Verarbeitung die bekannten Arbeitsschritte und das Equipment vom BGA-Gehäuse übernommen werden können.
Fig. 4 zeigt in der Draufsicht ein zweites Ausführungsbeispiel der erfindungsgemäßen Vorrichtung. Die Konturen des Chips sind durch eine gestrichelte Linie dargestellt. Die Gehäuse­ linie ist durch die Bauteilbegrenzung 11 dargestellt. Das Ausführungsbeispiel ist bis auf den Systemträger identisch mit der ersten Ausführungsform. Als Systemträger in Fig. 4 dienen nicht-signalleitende Anschlußfinger 2, die unter die Eckbereiche des Chips 1 geführt sind und dort eine rechtecki­ ge Ausführung aufweisen. Die Bereiche des Systemträgers 2, die mit dem Chip 1 überlappen, müssen nicht zwangsläufig rechteckig sein. Es ist vielmehr jede geometrische Form denk­ bar, sofern gewährleistet ist, daß eine stabile Befestigung des Chips 1 möglich ist. Die signalführenden Anschlußfinger 3a des Zuleitungsrahmens 3 sind von allen Seiten unter den Halbleiterchip geführt. In dieser Darstellung ist gut zu er­ kennen, daß die Kontaktpads 5 mehrere Reihen, die parallel zu den Kanten des Chips 1 orientiert sind, bilden. Durch eine günstige Wahl der Längen der signalführenden Anschlußfinger 3a können die Kontaktpads 5 in der Form eines Arrays angeord­ net werden. Die außerhalb des Gehäuses 6 herausstehenden Zu­ führungen des Zuleitungsrahmens 3 werden weggestanzt.
Vorteil der erfindungsgemäßen Vorrichtung ist die Verwendung eines preiswerten und mit bekannten Fertigungsmethoden her­ stellbaren Zuleitungsrahmens, der gleichzeitig als Systemträ­ ger für den Chip 1 dient und die Anschlußverbindung nach au­ ßen übernimmt. Das Kontaktieren von Chip und Anschlußrahmen kann über einen unkomplizierten und technisch gut be­ herrschbaren Wirebond-Prozeß erfolgen. Durch die nach unten geführten Kontakte in einer mehrreihigen Anordnung oder einem Array ist es möglich, geringe Abmessungen des Gehäuses zu er­ zielen, z. B. im Vergleich zu sogenannten Quad Flat Packages (QFP).
Ein weiterer Vorteil der Erfindung besteht darin, daß entwe­ der die Abstände der außenliegenden Kontakte vergrößert wer­ den können, was eine leichtere und zuverlässigere Montage zur Folge hat oder bei gleichem Kontaktabstand die Anzahl der Kontakte zu erhöhen.
Die beschriebene Erfindung eignet sich in besonderem Maße für Halbleiterbausteine, an die bei großer Anzahl von Anschlüssen die Anforderung an besonders kleine Gehäusemaße gestellt wird.

Claims (6)

1. Halbleiterbauelement, bestehend aus einem Chip (1), An­ schlußfingern (3) und einem Gehäuse aus Preßmasse (6), wobei der Chip (1) an einer Oberseite Kontaktpads (9) aufweist, die elektrisch mit den Anschlußfingern (3) verbunden sind und wo­ bei das Gehäuse (6) den Chip (1) und die Anschlußfinger (3) derart umschließt, daß die Anschlußfinger (3) zumindest von einer Seite in einen zentralen Bereich des Chips (1) gerich­ tet unterhalb des Chips (1) an der Gehäuseunterseite von au­ ßen zugänglich sind, wobei die von der zumindest einen Seite kommenden Anschlußfinger (3) in zumindest zwei Reihen enden.
2. Halbleiter-Bauelement nach Anspruch 1, wobei Kontaktpads (5), die auf der Unterseite an den Enden der Anschlußfinger (3) angebracht sind, unterschiedlich weit unter den Chip (1) ragen und mehrere Reihen bilden, so daß die Kontaktpads (5) in der Form eines Arrays angeordnet sind.
3. Halbleiter-Bauelement nach Anspruch 1 und 2, wobei auf den Kontaktpads (5) Kontaktballs (10) aufgebracht sind.
4. Halbleiter-Bauelement nach einem der vorhergehenden An­ sprüche, wobei ein Träger (2) des Chips (1) einen Inselbereich (7) aufweist und Teil des Zuleitungsrahmens ist.
5. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 3, wobei der Träger (2) des Halbleiter-Bauelements aus einem Kreuz besteht und Teil des Zuleitungsrahmens ist.
6. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 3, wobei der Träger (2) des Halbleiter-Bauelements aus einem An­ schlußfinger (7) oder mehreren Anschlußfingern (7) des Zulei­ tungsrahmens besteht, die nicht an der Signalführung betei­ ligt sind.
DE19747578A 1997-10-28 1997-10-28 Halbleiterbauelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip Ceased DE19747578A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19747578A DE19747578A1 (de) 1997-10-28 1997-10-28 Halbleiterbauelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19747578A DE19747578A1 (de) 1997-10-28 1997-10-28 Halbleiterbauelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip

Publications (1)

Publication Number Publication Date
DE19747578A1 true DE19747578A1 (de) 1998-11-19

Family

ID=7846868

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19747578A Ceased DE19747578A1 (de) 1997-10-28 1997-10-28 Halbleiterbauelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip

Country Status (1)

Country Link
DE (1) DE19747578A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007038865A1 (de) 2007-08-16 2009-02-19 Mts Maschinenbau Gmbh Horizontale Stapelsäule

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5663594A (en) * 1994-11-22 1997-09-02 Nec Corporation Ball grid array type of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5663594A (en) * 1994-11-22 1997-09-02 Nec Corporation Ball grid array type of semiconductor device

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 2-156559 A. In: Patent Abstracts of Japan *
JP 2-291158 A. In: Patent Abstracts of Japan *
JP 63-293963 A. In: Patent Abstracts of Japan *
JP 8-204107 A. In: Patent Abstracts of Japan *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007038865A1 (de) 2007-08-16 2009-02-19 Mts Maschinenbau Gmbh Horizontale Stapelsäule

Similar Documents

Publication Publication Date Title
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE19709295B4 (de) Halbleiterbaugruppe
DE69315451T2 (de) Chipträgerpackung für gedruckte Schaltungsplatte, wobei der Chip teilweise eingekapselt ist, und deren Herstellung
DE4241684C2 (de) Halbleiterbauteilgehäuse
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
DE102007002707A1 (de) System-in Package-Modul
DE10147955A1 (de) Halbleitervorrichtung
DE29825022U1 (de) Optoelektronisches Bauelement
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102009008738A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE69737320T2 (de) Halbleitervorrichtung
DE10393769B4 (de) Halbleiterbauelement mit Klemmen zum Verbinden mit externen Elementen
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE69112693T2 (de) Verfahren zur Einkapselung einer Halbleitervorrichtung.
DE112006000568T5 (de) Leistungshalbleiterbaugruppe
DE19725625C2 (de) Halbleitergehäuse mit untenliegenden Zuleitungen
DE69421750T2 (de) Vergossene Kunststoffverkapselung für elektronische Anordnungen
DE69114554T2 (de) Halbleiteranordnung des Harzverkapselungstyps.
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE69418037T2 (de) Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau
DE4234700B4 (de) Gehäuste Halbleiteranordnung
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE69223825T2 (de) Isolierter Leiterrahmen für eingekapselte Halbleiteranordnungen
DE19747578A1 (de) Halbleiterbauelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection