DE19718120C2

DE19718120C2 - Integrierte Halbleiterschaltung

Info

Publication number: DE19718120C2
Application number: DE19718120A
Authority: DE
Inventors: Yuki Arima; Mitsugu Satou
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-10-30
Filing date: 1997-04-29
Publication date: 2000-11-23
Anticipated expiration: 2017-04-30
Also published as: JPH10134025A; TW380225B; DE19718120A1; CN1181546A; CN1099640C; KR19980032078A; KR100253934B1; US6226753B1

Description

Die vorliegende Erfindung betrifft eine integrierte Halblei terschaltung (eine Datenverarbeitungseinrichtung) mit einge bautem Speicher und Mikroprozessor, insbesondere eine integ rierte Halbleiterschaltung, die den Leistungsverbrauch ver ringert.

In jüngster Zeit wurden integrierte Halbleiterschaltungen er heblich verfeinert. Gegenwärtig können ein Speicher und ein Mikroprozessor auf einem Chip ausgebildet werden. Als der Speicher und der Mikroprozessor noch nicht auf einem Chip ausgebildet werden konnten, waren ein Speicherchip und ein Mikroprozessorchip miteinander verbunden. Damals reichte es aus, ein zu einer Drahtleitung gesendetes Signal zu beobach ten, um ein zwischen dem Speicher und dem Mikroprozessor ge sendetes Signal zu überwachen. Außerdem konnte das zwischen dem Speicher und dem Mikroprozessor gesendete Signal immer beobachtet werden. Wenn jedoch der Speicher und der Mikropro zessor auf einem Chip ausgebildet sind, ergibt sich ein Prob lem, daß das zwischen dem Speicher und dem Mikroprozessor ge sendete (nachstehend als "internes Signal" bezeichnete) Sig nal schwierig zu beobachten ist.

Zur einfachen Beobachtung des internen Signals wurde eine in Fig. 9 gezeigte integrierte Halbleiterschaltung vorgeschla gen. Fig. 9 zeigt ein Blockschaltbild eines Beispiels einer herkömmlichen integrierten Halbleiterschaltung 200 mit einem Speicher und einem Mikroprozessor, die auf einem Chip ausge bildet sind.

Das interne Signal enthält Adreßinformationen, in den Spei cher ein- oder aus dem Speicher ausgegebene Daten und ein Zugriffssteuersignal für einen dynamischen Schreib-Lese- Speicher (DRAM-Zugriffssteuersignal). Das DRAM- Zugriffssteuersignal enthält ein Bus-Statussignal, ein Byte- Steuersignal und ein Lese-/Schreibsignal.

P1 bezeichnet einen externen Anschluß zur Ausgabe des Bus- Statussignals. P2 bezeichnet einen externen Anschluß zur Ein gabe und Ausgabe des Byte-Steuersignals. P3 bezeichnet einen externen Anschluß zur Eingabe und Ausgabe des Lese- /Schreibsignals. P4 bezeichnet einen externen Anschluß zur Eingabe und Ausgabe der Adreßinformationen. P5 bezeichnet ei nen externen Anschluß zur Eingabe und Ausgabe der Daten. S6 bezeichnet eine Signalleitung (einen Adreßbus) zur wechsel seitigen Verbindung eines Mikroprozessors 1 über einen dyna mischen Schreib-Lese-Speicher (DRAM) 2, eines Cachespeichers 3 und einer Speichersteuereinrichtung 4 zum Senden der Adre ßinformationen. S7 bezeichnet eine Signalleitung (Datenbus) zur Verbindung des Mikroprozessors 1, des DRAMs 2 und des Ca chespeichers 3 zum Senden der Daten.

Eine externe Busschnittstelle 51 steuert die Ausgaben der vorstehend beschriebenen Adreßinformationen, der Daten und des DRAM-Zugriffssteuersignals. S1 bis S5 bezeichnen Signal leitungen jeweils zur Verbindung der externen Busschnittstel le 51 mit den externen Anschlüssen P1 bis P5.

Die Merkmale des Betriebs der integrierten Halbleiterschal tung 200 werden nachstehend beschrieben. Das interne Signal wird immer an die externen Anschlüsse P1 bis P5 ausgegeben. Demnach kann das interne Signal durch Beobachtung der Signale an den externen Anschlüssen P1 bis P5 leicht beobachtet wer den. Das heißt, ein zwischen dem Speicher und dem Mikropro zessor gesendetes Signal kann immer auf die gleiche Weise wie bei einem Chip beobachtet werden, in dem der Speicher und der Mikroprozessor nicht gemeinsam vorgesehen sein können.

Der Mikroprozessor 1 der integrierten Halbleiterschaltung 200 kann auch auf externe Speicher zugreifen. Ein für diesen Zugriff erforderlicher Signalaustausch wird unter Verwendung der externen Anschlüsse P1 bis P5 durchgeführt. Fig. 10 zeigt eine allgemeine Darstellung, bei der die integrierte Halblei terschaltung 200 mit einem dynamischen Schreib-Lese-Speicher (DRAM) 300 verbunden ist, der einen externen Speicher dar stellt. Die externen Anschlüsse P1 bis P5 sind jeweils mit externen Anschlüssen Q1 bis Q5 des DRAMs 300 verbunden (deren Funktionen jeweils denen der externen Anschlüsse P1 bis P5 entsprechen).

Obwohl die Ausgabe eines internen Signals aus jedem der ex ternen Anschlüsse P1 bis P5 zur Überwachung des internen Be triebs beim Testen der integrierten Halbleiterschaltung 200 erforderlich ist, ist die Ausgabe des internen Signals nicht erforderlich, wenn ein normaler Benutzer von der integrierten Halbleiterschaltung 200 Gebrauch macht. Herkömmlicherweise wird das interne Signal jedoch aus jedem der externen An schlüsse P1 bis P5 selbst dann ausgegeben, wenn es nicht er forderlich ist. Im allgemeinen wird Leistung bzw. Energie verbraucht, wenn sich der Wert des ausgegebenen Signals ver ändert. Bei der integrierten Halbleiterschaltung 200 wird demnach das interne Signal ungeachtet eines nicht erforderli chen Vorgangs nach außen ausgegeben. Infolgedessen wird durch diese Ausgabe Leistung verbraucht.

Die DE 195 31 653 A1 offenbart einen Einchip-Mikrocomputer mit eingebauter Selbsttestfunktion zum Testen seiner internen Schaltungseinrichtung. Dieser Mikrocomputer enthält einen Da tenverarbeitungsabschnitt, einen Speicher, externe Anschlüsse und eine externe Busschnittstelle, die mit einem Bus und den externen Anschlüssen verbunden ist. Während eines Selbsttests dieses Mikrocomputers werden keine diesen Selbsttest betref fenden Signale zu den externen Anschlüssen ausgegeben.

Die EP 0 070 458 A2 beschreibt einen Einchip-Mikrocomputer, der einen Befehlsdekodierer, eine Funktionsschaltung und ein paralleles Eingangsschieberegister aufweist, wobei die Schal tungskomponenten als externe Busschnittstelle angesehen wer den können, die mit einem Bus und einem externen Anschluß verbunden ist. Das Register empfängt Daten von Ausgangsan schlüssen des Befehlsdekodierers, und Ausgangssignale des Schieberegisters werden durch eine Steuerschaltung zu einem externen Anschluß auf einen Empfang eines Testmodus- Steuersignals hin übertragen. Somit wird das Testausgangssig nal des Befehlsdekodierers mittels des Testmodus- Steuersignals zu dem externen Anschluß nur während des Test modus ausgegeben.

Aus der Druckschrift "IBM Technical Disclosure Bulletin", Ok tober 1994, Seite 547, ist ein Verfahren zum Sperren von Ab tastpuffern während eines Funktionsmodus zur Verringerung des Leistungsverbrauchs bekannt.

Demgegenüber liegt der Erfindung die Aufgabe zugrunde, eine integrierte Halbleiterschaltung zur Steuerung von Ausgaben während eines Normalbetriebszustands derart auszugestalten, daß der Leistungsverbrauch verringert wird.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Pa tentanspruchs 1 gelöst.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen definiert.

Die Erfindung wird nachstehend anhand von Ausführungsbeispie len unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:

Fig. 1 ein Blockschaltbild einer erfindungsgemäßen integrier ten Halbleiterschaltung,

Fig. 2 ein Schaltbild eines Beispiels einer Ausgabesteuer schaltung,

Fig. 3 ein Schaltbild eines anderen Beispiels der Ausgabe steuerschaltung,

Fig. 4 ein Blockschaltbild einer integrierten Halbleiter schaltung gemäß einem ersten Ausführungsbeispiel,

Fig. 5 ein Blockschaltbild einer integrierten Halbleiter schaltung gemäß einem zweiten Ausführungsbeispiel,

Fig. 6 ein Blockschaltbild einer integrierten Halbleiter schaltung gemäß einem dritten Ausführungsbeispiel,

Fig. 7 ein Blockschaltbild einer integrierten Halbleiter schaltung gemäß einem vierten Ausführungsbeispiel,

Fig. 8 ein Schaltbild eines Beispiels eines Ausgabesteuersi gnal-Erzeugungsabschnitts,

Fig. 9 ein Blockschaltbild einer herkömmlichen integrierten Halbleiterschaltung und

Fig. 10 eine Darstellung einer Verbindungsstruktur der inte grierten Halbleiterschaltung und eines externen Speichers.

Prinzip der Erfindung

Fig. 1 zeigt ein Blockschaltbild einer erfindungsgemäßen in tegrierten Halbleiterschaltung 100, bei der ein Speicher und ein Mikroprozessor auf einem Chip ausgebildet sind. In Fig. 1 bezeichnet das Bezugszeichen 1 einen Mikroprozessor (Zentraleinheit, CPU) vom RISC-Typ ("reduced instruction set computer", Rechner mit reduziertem Befehlsformat), der als Datenverarbeitungsabschnitt zur Verarbeitung von Daten dient, das Bezugszeichen 2 bezeichnet einen dynamischen Schreib- Lese-Speicher (DRAM), das Bezugszeichen 3 bezeichnet einen von einem statischen Schreib-Lese-Speicher (SRAM) gebildeten Cachespeicher, das Bezugszeichen 4 bezeichnet eine Speicher steuereinrichtung zur Steuerung eines Speichers, und das Be zugszeichen 5 bezeichnet eine externe Busschnittstelle zur Steuerung einer Eingabe/Ausgabe von Signalen.

Ein internes Signal enthält Adreßinformationen zum Zugriff auf einen Speicher, in den Speicher geschriebene oder aus dem Speicher gelesene Daten und ein DRAM-Zugriffssteuersignal, um den Mikroprozessor 1 zur Steuerung des DRAMs 2 zu veranlas sen. Das DRAM-Zugriffssteuersignal enthält Bus-Statussignal zum Entscheiden, ob ein Buszyklus ein Zugriff zum Holen eines Befehls bzw. ein Befehlsholzugriff oder ein Operandenzugriff ist, ein Byte-Steuersignal zur Bestimmung eines bestimmten Bytes einer Vielzahl von Bytes, das durch die Adreßinforma tionen beim Schreiben der Daten in den Speicher angezeigt wird, und ein Lese-/Schreibsignal zur Identifikation eines Schreib- oder Lesevorgangs der Daten.

P1 bezeichnet einen externen Anschluß zur Ausgabe des Bus- Statussignals. P2 bezeichnet einen externen Anschluß zur Ein gabe und Ausgabe des Byte-Steuersignals. P3 bezeichnet einen externen Anschluß zur Eingabe und Ausgabe des Lese- /Schreibsignals. P4 bezeichnet einen externen Anschluß zur Eingabe und Ausgabe der Adreßinformationen. P5 bezeichnet ei nen externen Anschluß zur Eingabe und Ausgabe der Daten. S6 bezeichnet eine Signalleitung (einen Adreßbus) zur wechsel seitigen Verbindung des Mikroprozessors 1 über den DRAM 2, des Cachespeichers 3 und der Speichersteuereinrichtung 4 zum Senden der Adreßinformationen. S7 bezeichnet eine Signallei tung (einen Datenbus) zur Verbindung des Mikroprozessors 1, des DRAMs 2 und des Cachespeichers 3 zum Senden der Daten.

Die externe Busschnittstelle 5 steuert die Ausgaben der vor stehend beschriebenen Adreßinformationen, der Daten und des DRAM-Zugriffssteuersignals. S1 bis S5 bezeichnen Signallei tungen zur Verbindung der externen Busschnittstelle 5 jeweils mit den externen Anschlüssen P1 bis P5.

Die Anzahl von Bitleitungen in den Signalleitungen S1 bis S7 sind jeweils 1, 2, 1, 23, 16, 24 und 128. Die externen An schlüsse P1 bis P5 sind für jede Bitleitung vorgesehen. Das heißt, die Anzahl von in den externen Anschlüssen P1 bis P5 enthaltenen externen Anschlüssen ist jeweils 1, 2, 1, 23 und 16.

Die integrierte Halbleiterschaltung 100 kann auch auf einen außerhalb vorgesehenen Speicher zugreifen. In diesem Fall wird die Verbindung auf die gleiche Weise wie in dem Fall durchgeführt, daß die in Fig. 10 gezeigte integrierte Halb leiterschaltung 200 durch die integrierte Halbleiterschaltung 100 ersetzt wird.

Außerdem kann auch von außen auf den DRAM 2 zugegriffen wer den. Beispielsweise wird im Fall, daß Daten, wie Programme, von außen in den DRAM 2 geschrieben werden, das Byte- Steuersignal von außen in den externen Anschluß P2, das Lese- /Schreibsignal von außen in den externen Anschluß P3, die Adreßinformationen von außen in den externen Anschluß P4 und die Daten von außen in den externen Anschluß P5 eingegeben. Somit dienen die externen Anschlüsse P2 bis P5 auch als Ein gangsanschlüsse.

In Fig. 1 bezeichnet das Bezugszeichen 10 eine Ausgabesteuer schaltung (einen Ausgabesteuerabschnitt). Die Ausgabesteuer schaltung 10 ist in der externen Busschnittstelle 5 zur Aus gabe eines nicht variablen Werts (eines stationären Werts) aus jedem der externen Anschlüsse P1 bis P5, während das in terne Signal nur im Inneren verarbeitet wird, und zur Ausgabe des Werts des internen Signals aus jedem der externen An schlüsse P1 bis P5 unverändert ausgebildet, wenn die inte grierte Halbleiterschaltung 100 getestet wird. Im Fall, daß die integrierte Halbleiterschaltung 100 einen Zugriff auf ei nen externen Speicher vornimmt, ist die Ausgabesteuerschal tung 10 nicht mit der die Ausgabe an die externen Anschlüsse P1 bis P5 betreffenden Steuerung beschäftigt.

Zwei Beispiele der Ausgabesteuerschaltung 10 sind jeweils in den Fig. 2 und 3 gezeigt. Die in den Fig. 2 und 3 gezeigten Schaltungen sind für jede Bitleitung der Signalleitungen S1 bis S5 vorgesehen. In den Fig. 2 und 3 ist ein Anschluß P mit der Bitleitung verbunden, ein Anschluß S empfängt ein inter nes Signal, und ein Anschluß C empfängt ein Ausgabesteuersi gnal, das anzeigt, ob das interne Signal nur im Inneren ver arbeitet wird oder nicht.

Nachstehend wird der Betrieb der in Fig. 2 gezeigten Schal tung beschrieben. Falls sich das Ausgabesteuersignal auf dem "H"-Pegel (hohen Pegel) befindet, wird der gleiche Wert wie der des durch den Anschluß S empfangenen internen Signals an den Anschluß P ausgegeben. Befindet sich das Ausgabesteuersi gnal auf dem "L"-Pegel (niedrigen Pegel), weist der Anschluß P eine hohe Impedanz auf (ist der Anschluß P hochohmig). Das heißt, der an dem externen Anschluß anliegende Wert ist ein fester stationärer Wert.

Nachstehend wird der Betrieb der in Fig. 3 gezeigten Schal tung beschrieben. Wenn sich das Ausgabesteuersignal auf dem "H"-Pegel befindet, wird das durch den Anschluß S empfangene interne Signal an den Anschuß P unverändert ausgegeben. Be findet sich das Ausgabesteuersignal auf dem "L"-Pegel, wird ein (nachstehend als vorhergehender Wert bezeichneter) Wert, der unmittelbar vor der Änderung des Ausgabesteuersignals in ein Signal mit dem "L"-Pegel erhalten wird, an den externen Anschluß ausgegeben. Das heißt, der an den externen Anschluß angelegte Wert ist ein fester stationärer Wert. Invertierer INV1 und INV2 speichern den vorhergehenden Wert. Das Steuer vermögen des Invertierers INV2 ist geringer als das des In vertierers INV1.

Es wird angenommen, daß eine (nicht gezeigte) Logikschaltung zum Empfang des Ausgangssignals bzw. der Ausgaben des An schlusses P in den Fig. 2 und 3 verbunden ist. Wenn sich das Ausgangssignal bzw. die Ausgabe des Anschlusses P verändert, fließt in der Logikschaltung ein Durchgangsstrom bzw. Durch schaltstrom von einer Leistungsversorgung zur Masse, so daß Leistung bzw. Energie verbraucht wird. Wenn jedoch das Aus gangssignal des Anschlusses P hochohmig ist oder einen gehal tenen vorhergehenden Wert aufweist, ist es möglich, den Fluß des Durchgangsstroms in der Logikschaltung zu verhindern, so daß der Energieverbrauch unterdrückt werden kann.

Nachstehend wird der Betrieb der integrierten Halbleiter schaltung 100 beschrieben. Beim Testen der integrierten Halb leiterschaltung 100 ist es erforderlich, das interne Signal aus jedem der externen Anschlüsse P1 bis P5 zur Überwachung des internen Betriebs auszugeben. Somit wird im Fall, daß das interne Signal außen zu überwachen ist, das Ausgabesteuersi gnal auf den "H"-Pegel gesetzt. Falls die Ausgabe des inter nen Signals aus jedem der externen Anschlüsse P1 bis P5 wie im Fall, daß ein normaler Benutzer von der integrierten Halb leiterschaltung 100 Gebrauch macht, nicht erforderlich ist, wird das Ausgabesteuersignal auf den "L"-Pegel gesetzt.

Im Fall, daß die Ausgabesteuerschaltung 10 das Ausgabesteuer signal mit dem "H"-Pegel empfängt, gibt sie den gleichen Wert wie den des internen Signals aus jedem der externen Anschlüs se P1 bis P5 aus. Im Fall, daß die Ausgabesteuerschaltung 10 das Ausgabesteuersignal mit dem "L"-Pegel empfängt, gibt sie einen nicht variablen Wert (einen hochohmigen oder vorherge henden Wert) aus jedem der externen Anschlüsse P1 bis P5 aus.

Die durch die Erfindung erzielte Wirkung ist folgende:

1. Der nicht variable Wert wird nach außen ausgegeben, wäh rend das interne Signal nur im Inneren verarbeitet wird. Dem zufolge kann der Energieverbrauch unterdrückt werden.

Die Art und Weise des Anlegens des Ausgabesteuersignals kann verschieden ausgestaltet sein. Nachstehend werden erste bis vierte Ausführungsbeispiele beschrieben.

Erstes Ausführungsbeispiel

Fig. 4 zeigt ein Blockschaltbild einer integrierten Halblei terschaltung 101 gemäß einem ersten Ausführungsbeispiel. In Fig. 4 bezeichnet P6 einen externen Eingangsanschluß zur Ein gabe eines Ausgabesteuersignals von außen, wobei weitere Be zeichnungen jenen in Fig. 1 entsprechen. Die in den Fig. 2 oder 3 gezeigte Schaltung wird für eine Ausgabesteuerschal tung 10 verwendet.

Der Betrieb der integrierten Halbleiterschaltung 101 wird nachstehend beschrieben. Es wird angenommen, daß die inte grierte Halbleiterschaltung 101 getestet wird. Im Fall, daß der interne Betrieb der integrierten Halbleiterschaltung 101 während eines Tests überwacht wird, wird ein Ausgabesteuersi gnal mit dem "H"-Pegel in den externen Eingangsanschluß P6 eingegeben. Im Fall, daß ein normaler Benutzer von der inte grierten Halbleiterschaltung 101 Gebrauch macht, wird ein Ausgabesteuersignal mit dem "L"-Pegel in den externen Ein gangsanschluß P6 eingegeben. Der weitere Betrieb ist der gleiche wie in der Beschreibung des Prinzips der Erfindung.

Nach Beendigung des Tests und der Bestätigung eines normalen Betriebs, wird die Beschreibung "der externe Eingangsanschluß P6 ist ein Massestift" ausgeführt, um die integrierte Halb leiterschaltung 101 für den normalen Benutzer bereitzustel len.

Die mit dem vorliegenden Ausführungsbeispiel erzielte Wirkung ist zusätzlich zu (1) folgende:

1. Der externe Eingangsanschluß P6 ist vorgesehen, damit die Ausgangssignale bzw. Ausgaben der externen Anschlüsse P1 bis P5 von außen gesteuert werden können.

Zweites Ausführungsbeispiel

Fig. 5 zeigt ein Blockschaltbild einer integrierten Halblei terschaltung 102 gemäß einem zweiten Ausführungsbeispiel. In Fig. 5 bezeichnet FR ein Flagregister (einen Ausgabesteuersi gnal-Speicherabschnitt) zur Ausgabe eines gespeicherten Werts als Ausgabesteuersignal, S8 bezeichnet eine Signalleitung zum Senden des Ausgabesteuersignals von dem Flagregister FR zu einer Ausgabesteuerschaltung 10, wobei weitere Bezeichnungen jenen in Fig. 1 entsprechen.

Der Betrieb der integrierten Halbleiterschaltung 102 wird nachstehend beschrieben. Der Betrieb der integrierten Halb leiterschaltung 102 wird weitgehend in einen Testmodus und einen normalen Modus eingeteilt. Ein Mikroprozessor 1 führt ein in einen dynamischen Schreib-Lese-Speicher (DRAM) 2 ge schriebenes Programm aus. Beim Testen der integrierten Halb leiterschaltung 102 wird zuvor ein Programm in den DRAM 2 ge schrieben, das einen Setz-Befehl des Flagregisters FR ent sprechend dem Beginn eines internen Betriebs und dem Ende der Überwachung enthält.

Unmittelbar nach der Aktivierung der integrierten Halbleiter schaltung 102 befindet sich ein in das Flagregister FR ge schriebener Wert auf dem "L"-Pegel. Im Testmodus führt der Mikroprozessor 1 zuerst den Setz-Befehl des Flagregisters FR aus und schreibt einen Wert mit dem "H"-Pegel in das Flagre gister FR. Beim Beenden eines Tests wird ein Wert mit dem "L"-Pegel in das Flagregister FR geschrieben. Das Flagregi ster FR gibt den geschriebenen Wert als das Ausgabesteuersi gnal aus. Der weitere Betrieb ist der gleiche wie in der Be schreibung des Prinzips der Erfindung.

Die mit dem vorliegenden Ausführungsbeispiel erzielten Wir kungen sind zusätzlich zu (1) folgende:

1. Durch Verwendung des Flagregisters FR sind der in Fig. 4 gezeigte externe Eingangsanschluß P6 und dergleichen nicht erforderlich.
2. Die Ausgaben bzw. Ausgangssignale der externen Anschlüsse P1 bis P5 werden durch das Programm gesteuert, so daß der Energieverbrauch unterdrückt werden kann.

Drittes Ausführungsbeispiel

Fig. 6 zeigt ein Blockschaltbild einer integrierten Halblei terschaltung 103 gemäß einem dritten Ausführungsbeispiel. In Fig. 6 bezeichnet P7 einen externen Eingangsanschluß zur Ein gabe eines Freigabesignals von außen, das das Schreiben eines Werts in ein Flagregister FR ermöglicht, wobei die weiteren Bezeichnungen jenen in Fig. 5 entsprechen.

Der Betrieb der integrierten Halbleiterschaltung 103 wird nachstehend beschrieben. Obwohl der Betrieb der integrierten Halbleiterschaltung 103 größtenteils dem der integrierten Halbleiterschaltung 102 ähnlich ist, unterscheiden sie sich in dem Betrieb des Flagregisters FR. Nur im Fall, daß das Freigabesignal zu dem externen Eingangsanschluß P7 gesendet wird, kann der Mikroprozessor 1 einen Wert in das Flagregi ster FR schreiben.

Nachstehend wird ein Beispiel beschrieben, bei dem der exter ne Eingangsanschluß P7 verwendet wird. Es wird angenommen, daß sich das vorstehend angeführte Freigabesignal auf dem "L"-Pegel befindet. Vor der Bereitstellung der integrierten Halbleiterschaltung 103 für einen normalen Benutzer wird zu erst ein Signal mit dem "L"-Pegel zu dem externen Eingangsan schluß P7 gesendet, um einen Test zur Überwachung des inter nen Betriebs der integrierten Halbleiterschaltung 103 durch zuführen. Nach Beendigung des Tests und der Bestätigung eines normalen Betriebs reicht es aus, daß die Beschreibung "der externe Eingangsanschluß P7 ist ein Leistungsstift" ausge führt wird, um die integrierte Halbleiterschaltung 103 be reitzustellen. Selbst wenn der normale Benutzer ein falsches Programm schreibt, wird kein Testmodus durchgeführt.

Die mit dem vorliegenden Ausführungsbeispiel zusätzlich zu (1), (3) und (4) erzielte Wirkung ist folgende:

1. Solange das Freigabesignal nicht an den externen Ein gangsanschluß P7 angelegt wird, wird die Wirkung von (1) selbst dann nicht geschädigt, wenn der normale Benutzer fälschlicherweise von einem Programm zur Ermöglichung einer Veränderung des Werts des externen Anschlusses Gebrauch macht.

Viertes Ausführungsbeispiel

Fig. 7 zeigt ein Blockschaltbild einer integrierten Halblei terschaltung 104 gemäß einem vierten Ausführungsbeispiel. In Fig. 7 bezeichnet FC eine Ausgabesteuersignal- Erzeugungsschaltung (einen Ausgabesteuersignal- Erzeugungsabschnitt) mit einer Sicherung, S10 bezeichnet eine Signalleitung zum Senden eines Ausgabesteuersignals von der Ausgabesteuersignal-Erzeugungsschaltung FC zu einer Ausgabe steuerschaltung 10, wobei weitere Bezeichnungen jenen in Fig. 1 entsprechen.

Fig. 8 zeigt ein Schaltbild eines Beispiels der Ausgabesteu ersignal-Erzeugungsschaltung FC. Ein p-Kanal-Transistor pTr, eine Sicherung FU und ein n-Kanal-Transistor nTr mit einem geringeren Steuervermögen als dem des p-Kanal-Transistors pTr sind zwischen einer Energieversorgung bzw. Leistungsversor gung und Masse in Reihe geschaltet. Eine Gate-Elektrode des p-Kanal-Transistors pTr ist mit Masse verbunden. Eine Gate- Elektrode des n-Kanal-Transitors nTr ist mit einer Energie versorgung verbunden.

Nachstehend wird der Betrieb der integrierten Halbleiter schaltung 104 beschrieben. Es wird angenommen, daß die inte grierte Halbleiterschaltung 104 getestet wird. Im Fall, daß der interne Betrieb der integrierten Halbleiterschaltung wäh rend eines Tests überwacht wird, ist die in Fig. 8 gezeigte Sicherung FU nicht abgetrennt. Im Fall, daß ein normaler Be nutzer von der integrierten Halbleiterschaltung 104 Gebrauch macht, ist die in Fig. 8 gezeigte Sicherung FU abgetrennt.

In dem Zustand, in dem die Sicherung FU nicht abgetrennt ist, gibt die Ausgabesteuersignal-Erzeugungsschaltung FC ein Aus gabesteuersignal mit dem "H"-Pegel an der Energieversorgungs seite an die Ausgabesteuerschaltung 10 aus. In dem Zustand, in dem die Sicherung FU abgetrennt ist, gibt die Ausgabesteu ersignal-Erzeugungsschaltung FC ein Ausgabesteuersignal mit dem "L"-Pegel an der Masseseite an die Ausgabesteuerschaltung 10 aus.

Nachstehend wird ein Beispiel beschrieben, bei dem die Ausga besteuersignal-Erzeugungsschaltung FC verwendet wird. Zuerst ist die Sicherung FU zur Überwachung des internen Betriebs der integrierten Halbleiterschaltung 104 in einem Test nicht abgetrennt, der vor der Bereitstellung der integrierten Halb leiterschaltung 104 für einen normalen Benutzer durchgeführt wird. Nach Beendigung des Tests und der Bestätigung eines normalen Betriebs reicht es aus, daß die Sicherung FU abge trennt wird, um die integrierte Halbleiterschaltung 104 für einen normalen Benutzer bereitzustellen. Die somit bereitge stellte integrierte Halbleiterschaltung 104 kann das Aus gangssignal des externen Anschlusses außerhalb nicht steuern.

Die durch das vorliegende Ausführungsbeispiel zusätzlich zu (1) erzielte Wirkung ist folgende:

1. Die Ausgabesteuersignal-Erzeugungsschaltung FC ist derart ausgebildet, daß die Ausgabe bzw. das Ausgangssignal des ex ternen Anschlusses nicht außerhalb gesteuert werden kann, nachdem die Sicherung FU abgetrennt ist. Demzufolge ist die Unterdrückung eines unnötigen Energieverbrauchs möglich, der durch falschen Gebrauch durch den normalen Benutzer verur sacht wird.

Erfindungsgemäß ist eine integrierte Halbleiterschaltung zur Unterdrückung eines Leistungsverbrauchs ausgebildet. Im Fall, daß ein internes Signal außen zu überwachen ist, gibt eine Ausgabesteuerschaltung den gleichen Wert wie den des internen Signals aus jedem externen Anschluß aus. Im Fall, daß die Überwachung des internen Signals wie bei einem Gebrauch durch einen normalen Benutzer nicht erforderlich ist, gibt die Aus gabesteuerschaltung einen nicht variablen Wert aus jedem der externen Anschlüsse aus. Somit wird im Fall, daß die Überwa chung des internen Signals nicht erforderlich ist, der nicht variable Wert nach außen ausgegeben. Demzufolge kann ein Lei stungsverbrauch unterdrückt werden.

Claims

1. Integrierte Halbleiterschaltung mit
einem Datenverarbeitungsabschnitt (1) zur Verarbeitung von Daten,
einem Speicher (2) zur Speicherung der Daten,
externen Anschlüssen (P1 bis P5),
einem mit dem Speicher und dem Datenverarbeitungsabschnitt verbundenen Bus (S7) und
einer externen Busschnittstelle (5) zur Ausgabe eines internen Signals auf dem Bus zu den externen Anschlüssen,
dadurch gekennzeichnet, dass
die externe Busschnittstelle einen Ausgabesteuerabschnitt (10) enthält, der das interne Signal und ein Ausgabesteuersignal empfängt, das entweder einen ersten Zustand oder einen zweiten Zustand anzeigt, um den externen Anschlüssen jeweils das interne Signal in dem ersten Zustand und einen stationären Wert in dem zweiten Zustand zuzuführen, der von dem ersten Zustand verschieden ist, und
der Ausgabesteuerabschnitt nicht mit der Ausgabe des internen Signals beschäftigt ist, wenn die integrierte Halbleiterschaltung einen Zugriff auf einen mit den externen Anschlüssen verbundenen externen Speicher vornimmt.

2. Integrierte Halbleiterschaltung nach Anspruch 1, gekennzeichnet durch einen externen Eingangsanschluß (P6) zur Eingabe des Ausgabesteuersignals von außerhalb der integrierten Halbleiterschaltung.

3. Integrierte Halbleiterschaltung nach Anspruch 1, gekennzeichnet durch einen Ausgabesteuersignal-Speicherabschnitt (FR) zur Ausgabe eines gespeicherten Werts als Ausgabesteuersignal, wobei ein durch den Datenverarbeitungsabschnitt auszuführendes Programm zum Schreiben des Werts in den Ausgabesteuersignal-Speicherabschnitt in dem Speicher gespeichert ist.

4. Integrierte Halbleiterschaltung nach Anspruch 3, gekennzeichnet durch einen externen Eingangsanschluß (P7) zur Eingabe eines Freigabesignals von außen, um das Schreiben des Werts in den Ausgabesteuersignal-Speicherabschnitt zu ermöglichen, wobei der Datenverarbeitungsabschnitt den Wert in den Ausgabesteuersignal-Speicherabschnitt nur in dem Fall schreiben kann, wenn das Freigabesignal von dem externen Eingangsanschluß gegeben wird.

5. Integrierte Halbleiterschaltung nach Anspruch 1, gekennzeichnet durch einen Ausgabesteuersignal-Erzeugungsabschnitt (FC), der eine Sicherung (FU) enthält und an den Ausgabesteuerabschnitt das Ausgabesteuersignal ausgibt, das den zweiten oder ersten Zustand dem entsprechend anzeigt, ob die Sicherung abgetrennt ist oder nicht.