DE19708206A1 - Schaltung zum Abschalten einer Überleistungsversorgungsspannung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Schaltung zum Abschalten einer Überleistungsversorgungsspannung und insbesondere auf eine Schaltung zum Abschalten einer Über­ leistungsversorgungsspannung, welche in der Lage ist, auto­ matisch einen Leistungsversorgungsspannungszuführungsweg zwischen einer Leistungsversorgungsspannung und einem System durch Erfassen einer Überleistungsversorgungsspannung abzu­ schalten, falls die Leistungsversorgungsspannung einen vor­ bestimmten Spannungspegel überschreitet, um dadurch das Sy­ stem vor einer Beschädigung oder Beeinträchtigung zu schüt­ zen.

Die vorliegende Erfindung bezieht sich ferner auf eine Schaltung zum Absenken einer Überspannung, welche in der La­ ge ist, eine Überspannung bis zu einem normalen Spannungspe­ gel abzusenken, wenn die Überspannung auftritt, um dadurch einer Lastschaltung eine stabile Spannung zu liefern.

Im allgemeinen besteht eines der Verfahren, welche verwendet werden, um eine spezifische Last vor einer instabilen Lei­ stungsversorgungsspannung oder einer vorübergehenden Über­ spannung zu schützen, darin, eine Sicherung in einem Lei­ stungsversorgungsspannungszuführungsweg vorzusehen. Fig. 1A ist ein Schaltungsdiagramm, bei dem ein herkömmliches Ver­ fahren zum Abschalten einer Überleistungsversorgungsspannung ausgeführt ist. Fig. 1B ist eine Ansicht einer Metallsiche­ rung, falls das in Fig. 1A gezeigte Verfahren auf ein Halb­ leiterbauelement angewendet wird.

Bezugnehmend auf Fig. 1A wird eine Sicherung F, die in dem Leistungsversorgungsspannungszuführungsweg angeordnet ist, abgeschaltet, falls ein Überstrom oder eine Überspannung aufgrund einer instabilen Leistungsversorgungsspannung fließt, derart, daß die Überleistungsversorgungsspannung nicht einer Last 10 geliefert wird, die mit einem Ausgangs­ anschluß der Sicherung F verbunden ist.

Falls das Sicherungsabschaltungsverfahren bei der Halblei­ terschaltung ausgeführt wird, ist die Metallsicherung, wie sie in Fig. 1B gezeigt ist, derart aufgebaut, um eine redu­ zierte Metallfläche Fa schließlich verdampfen zu lassen.

Sobald jedoch die Metallsicherung, die in der Halbleiter­ schaltung gebildet ist, verdampft ist, ist die Wiederher­ stellung der Metallsicherung nicht möglich, was in einem nicht betriebsfähigen Zustand der entsprechenden Halbleiter­ schaltung resultiert.

Wenn die in Fig. 1A gezeigte Sicherung ausgeschaltet ist, sollte sie ferner durch eine neue ersetzt werden, was für einen Benutzer unbequem ist.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Schaltung zu schaffen, die auf automatische Art und Weise eine Last vor einer Überspannung schützt.

Diese Aufgabe wird durch eine Schaltung gemäß Anspruch 1, durch eine Schaltung gemäß Anspruch 8 und durch eine Schal­ tung gemäß Anspruch 10 gelöst.

Die vorliegende Erfindung schafft eine Schaltung zum Ab­ schalten einer Überleistungsversorgungsspannung, die eines oder mehrere der Probleme aufgrund von Begrenzungen und Nachteilen des Stands der Technik überwindet.

Die vorliegende Erfindung schafft somit eine Schaltung zum Abschalten einer Überleistungsversorgungsspannung, welche in der Lage ist, einen Leistungsversorgungsspannungszuführungs­ weg zwischen einer Leistungsversorgungsspannung und einem System durch Erfassen einer Überleistungsversorgungsspannung abzuschalten, falls die Leistungsversorgungsspannung einen vorbestimmten Spannungspegel überschreitet, da die Lei­ stungsversorgungsspannung aufgrund einer instabilen Lei­ stungsversorgungsspannung momentan erhöht ist, um dadurch das System vor einer Beschädigung oder Beeinträchtigung zu schützen.

Die vorliegende Erfindung schafft ferner eine Überspannungs­ absenkungsschaltung, welche in der Lage ist, eine Überspan­ nung, die einen normalen Spannungspegel überschreitet, bis zu dem Normalspannungspegel abzusenken, um dadurch die abge­ senkte Spannung einem Halbleiterchip zu liefern.

Um die genannten und weitere Vorteile zu erreichen, wie sie ausgeführt und beschrieben sind, wird eine Schaltung zum Ab­ schalten einer Überleistungsversorgungsspannung in einem Sy­ stem geschaffen, das eine Einrichtung zum Erzeugen einer Leistungsversorgungsspannung, welche eine Leistungsversor­ gungsspannung erzeugt, und eine Last vom Leistungsver­ brauchstyp aufweist, welche mit der Leistungsversorgungs­ spannung arbeitet, wobei die Schaltung folgende Merkmale aufweist: eine Einrichtung zum Schalten eines Leistungsver­ sorgungsspannungszuführungswegs zum Schalten eines Zufüh­ rungswegs der Leistungsversorgungsspannung, die von der Einrichtung zum Erzeugen der Leistungsversorgungsspannung zu der Last vom Leistungsverbrauchstyp geliefert wird, gemäß einem Treibersteuerungseingangssignal; eine Spannungserfas­ sungseinrichtung zum Erfassen einer unnormalen Spannung, falls ein Pegel der Leistungsversorgungsspannung, die von der Einrichtung zum Erzeugen der Leistungsversorgungsspan­ nung geliefert wird, über einem vorbestimmten eingestellten Spannungspegel ist; und eine Steuerungssignalumwandlungsein­ richtung zum Umwandeln des Treibersteuerungssignals, das der Einrichtung zum Schalten des Leistungsversorgungsspannungs­ zuführungswegs von der Spannungserfassungseinrichtung gelie­ fert wird, in ein Übertragungsabschaltungssteuerungssignal gemäß einem Erfassungssignal, das von der Spannungserfas­ sungseinrichtung ausgegeben wird.

Gemäß einem weiteren Aspekt schafft die vorliegende Erfin­ dung eine Überspannungsabsenkungsschaltung in einem Halblei­ terchip mit einer Last, welche mit einer vorbestimmten Span­ nung arbeitet, die von außen empfangen wird, mit folgenden Merkmalen: einer Überspannungsdämpfungseinrichtung zum Dämp­ fen und Ausgeben eines Spannungssignals, das einer Überspan­ nungsbreite entspricht, oder zum Übertragen einer empfange­ nen Spannung zu der Last gemäß einem Treibersteuerungsein­ gangssignal; einer Spannungserfassungseinrichtung zum Erfas­ sen einer Überspannung, falls ein Pegel der empfangenen Spannung über einem vorbestimmten eingestellten Spannungspe­ gel ist; und einer Steuerungssignalumwandlungseinrichtung zum Umwandeln des Treibersteuerungssignals, das der Über­ spannungsdämpfungseinrichtung von der Spannungserfassungs­ einrichtung zugeführt wird, in ein Spannungsdämpfungssteue­ rungssignal gemäß einem Erfassungssignal, das von der Span­ nungserfassungseinrichtung ausgegeben wird.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegende Zeich­ nung detaillierter erläutert. Es zeigen:

Fig. 1A ein Schaltungsdiagramm, in dem ein herkömmliches Verfahren zum Abschalten einer Überleistungsversor­ gungsspannung ausgeführt ist;

Fig. 1B eine Ansicht einer Metallsicherung, falls das in Fig. 1A gezeigte Verfahren auf ein Halbleiterbau­ element angewendet wird;

Fig. 2 ein Schaltungsdiagramm, das eine Schaltung zum Ab­ schalten einer Überleistungsversorgungsspannung darstellt, die gemäß den Prinzipien der vorliegen­ den Erfindung aufgebaut ist;

Fig. 3 ein Signalformdiagramm für eine Leistungsversor­ gungsspannung in der Schaltung zum Abschalten der Überleistungsversorgungsspannung von Fig. 2;

Fig. 4 ein Schaltungsdiagramm, das eine Überspannungsab­ senkungsschaltung darstellt, die gemäß den Prinzi­ pien der vorliegenden Erfindung aufgebaut ist;

Fig. 5 ein Schaltungsdiagramm, das ein Ausführungsbeispiel einer Überspannungserfassungseinrichtung der Span­ nungserfassungseinrichtung gemäß der vorliegenden Erfindung darstellt; und

Fig. 6 ein Schaltungsdiagramm, das ein weiteres Ausfüh­ rungsbeispiel einer Überspannungserfassungseinrich­ tung der Spannungserfassungseinrichtung gemäß der vorliegenden Erfindung darstellt.

Nachfolgend wird detailliert auf die bevorzugten Ausfüh­ rungsbeispiele der vorliegenden Erfindung eingegangen, von denen Beispiele in den beigefügten Zeichnungen dargestellt sind.

Bezugnehmend auf Fig. 2 ist ein Schaltungsdiagramm gezeigt, das eine Schaltung zum Abschalten einer Überleistungsversor­ gungsspannung, die gemäß den Prinzipien der vorliegenden Er­ findung aufgebaut ist, darstellt. In dem Aufbau befindet sich eine Spannungserfassungseinrichtung SV, welche parallel zu zwei Anschlüssen einer Einrichtung P zum Erzeugen einer Leistungsversorgungsspannung geschaltet ist, und welche, wenn ein Pegel einer Leistungsversorgungsspannung von der Einrichtung P zum Erzeugen der Leistungsversorgungsspannung über einem vorbestimmten eingestellten Spannungspegel ist, einen unnormalen Spannungspegel erfaßt, um dadurch ein un­ normales Spannungserfassungssignal auszugeben. Die Schaltung umfaßt ferner einen NMOS-Transistor N2, welcher ein Drain, das mit einem Anschluß der Einrichtung P zum Erzeugen der Leistungsversorgungsspannung verbunden ist, eine Source, die mit einem Eingangsanschluß einer Last 10 verbunden ist, und ein Gate aufweist, über das ein Treibersignal eingegeben wird, um dadurch gemäß dem Treibereingangssignal an-/ausge­ schaltet zu werden. Die Schaltung umfaßt ferner einen ersten NMOS-Transistor N1, an dessen Drain das Treibereingangssi­ gnal zu dem Gate des zweiten NMOS-Transistors N2 eingegeben wird, und in dessen Gate das unnormale Spannungserfassungs­ signal eingegeben wird, damit derselbe an-/ausgeschaltet wird, zum Durchführen einer Herunterziehoperation für das Treibersignal zu dem zweiten NMOS-Transistor N2 während einer Einschaltoperation, um dadurch den zweiten NMOS-Tran­ sistor N2 auszuschalten. Die Schaltung umfaßt ferner einen ersten PMOS-Transistor P1, welcher das Treibersignal zu dem zweiten NMOS-Transistor N2 in das Gate desselben eingibt und gegen den zweiten NMOS-Transistor N2 arbeitet. Die Schaltung umfaßt ferner eine Licht-emittierende Diode LED, welche das Eingangssignal in das Drain des zweiten NMOS-Transistors N2 während der Einschaltoperation des ersten PMOS-Transistors P1 eingibt, und welche dann das Eingangssignal in die Source des ersten PMOS-Transistors P1 eingibt, um dadurch Licht zu emittieren. Die Schaltung umfaßt schließlich einen fünften Widerstand R5, welcher das Drain des zweiten NMOS-Transi­ stors N2 mit dem Eingangsanschluß der Licht-emittierenden Diode LED verbindet.

Die Spannungserfassungseinrichtung SV besteht vorzugsweise aus Widerständen R1 und R2, die seriell geschaltet sind, und aus Widerständen R3 und R4, die ebenfalls seriell geschaltet sind, welche jeweils parallel zu der Leistungsversorgungs­ spannungserzeugungseinrichtung P gekoppelt sind.

Wenn ein Widerstandswert des Widerstands R1 relativ kleiner als der des Widerstands R2 ist, dient die Spannungserfas­ sungseinrichtung SV dazu, zu erfassen, ob die Leistungsver­ sorgungsspannung von der Einrichtung P zum Erzeugen der Lei­ stungsversorgungsspannung erzeugt wird oder nicht. Dies ist der Fall, da der größte Teil der erzeugten Leistungsversor­ gungsspannung zu dem zweiten Widerstand R2 gemäß dem Wider­ standsverhältnis des ersten und des zweiten Widerstands R1 und R2 geladen wird. Wenn beispielsweise ein Spannungspegel von 5 V von der Einrichtung P zum Erzeugen der Leistungsver­ sorgungsspannung erzeugt wird, wird der Spannungspegel des zweiten Widerstands R2 nahezu bei 5 V gehalten.

Wenn ferner ein Widerstandswert des Widerstands R3 relativ größer als der des Widerstands R4 ist, dient die Spannungs­ erfassungseinrichtung SV dazu, zu erfassen, ob die Lei­ stungsversorgungsspannung, die von der Einrichtung P zum Er­ zeugen der Leistungsversorgungsspannung erzeugt wird, über dem vorbestimmten eingestellten Spannungspegel ist. Dies ist der Fall, da der größte Teil der erzeugten Leistungsversor­ gungsspannung zu dem dritten Widerstand R3 gemäß dem Wider­ standsverhältnis des dritten und des vierten Widerstands R3 und R4 geladen wird. Wenn beispielsweise ein Spannungspegel von 5 V von der Einrichtung P zum Erzeugen der Leistungsver­ sorgungsspannung erzeugt wird, wird der Spannungspegel am vierten Widerstand R4 bei einem Wert kleiner als 0,7 V ge­ halten.

Bezugnehmend auf Fig. 3 wird, wenn die Leistungsversorgungs­ spannung, die von der Einrichtung P zum Erzeugen der Lei­ stungsversorgungsspannung erzeugt wird, nicht über einer un­ normalen Spannung Vdg ist, ein Potentialpegel einer Spannung geteilt durch den ersten und den zweiten Widerstand R1 und R2 zu dem "H"-Zustand (H = High = Hoch), und zwar aufgrund des Spannungsabsenkungseffekts gemäß dem Widerstandsverhält­ nis zwischen dem ersten und dem zweiten Widerstand R1 und R2. Das heißt, daß der Wert des zweiten Widerstands R2 größer als der des ersten Widerstands R1 ist. Demgemäß wird der zweite NMOS-Transistor N2 eingeschaltet, um dadurch die Leistungsversorgungsspannung, die von der Einrichtung P zum Erzeugen der Leistungsversorgungsspannung erzeugt wird, zu der Last 10 zu übertragen.

Wenn dagegen die Leistungsversorgungsspannung, die von der Einrichtung P zum Erzeugen der Leistungsversorgungsspannung erzeugt wird, über der unnormalen Spannung Vdg ist, wenn somit eine Überspannung, die dem Intervall zwischen d und e entspricht, erzeugt wird, wird ein Potentialpegel einer Spannung geteilt durch den dritten und den vierten Wider­ stand R3 und R4 zu dem "H"-Zustand, da der Spannungsabsen­ kungseffekt gemäß dem Widerstandsverhältnis zwischen dem dritten und dem vierten Widerstand R3 und R4 vorhanden ist. Das heißt, daß der Wert des dritten Widerstands R3 größer als der des vierten Widerstands R4 ist. Demgemäß wird der erste NMOS-Transistor N1 eingeschaltet, um dadurch das Mas­ sepotential der Teilspannung des ersten und des zweiten Widerstands R1 und R2 zu ändern, die zu dem Gate des zweiten NMOS-Transistors N2 übertragen wird.

Als Ergebnis wird das Potential des Eingangssignals in das Gate des zweiten NMOS-Transistors N2 zu dem "L"-Pegel (L = Low = niedrig), wodurch der zweite NMOS-Transistor N2 ausge­ schaltet wird, wodurch verhindert wird, daß die von der Ein­ richtung P zum Erzeugen der Leistungsversorgungsspannung er­ zeugte Überspannung zu der Last 10 übertragen wird.

Da das Gate des ersten PMOS-Transistors P1 mit dem Gate des zweiten NMOS-Transistors N2 verbunden ist, und da in diesem Zustand der "L"-Signalpegel von dem Gate des PMOS-Transi­ stors eingegeben wird, wird der erste PMOS-Transistor P1 eingeschaltet. Der erste PMOS-Transistor P1 gibt somit die Leistungsversorgungsspannung, die zu dem Drain des zweiten NMOS-Transistors N2 geliefert wird, in die Source desselben ein, und zwar über den fünften Widerstand R5 und die Licht- emittierende Diode LED, wodurch die Eingangsspannung zu dem Massepotential fließt, das mit dem Drain desselben verbunden ist.

Die Einschaltoperation des ersten PMOS-Transistors P1 ermög­ licht einen Stromfluß innerhalb der Licht-emittierenden Dio­ de LED, wodurch die Licht-emittierende Diode LED Licht emit­ tiert, derart, daß ein Benutzer darüber informiert wird, daß die Überspannung erzeugt wird.

Wenn die Leistungsversorgungsspannung, die von der Einrich­ tung P zum Erzeugen der Leistungsversorgungsspannung erzeugt wird, unter die unnormale Spannung Vdg fällt, wird ein Po­ tentialpegel einer Spannung, geteilt durch den dritten und den vierten Widerstand R3 und R4 von dem "H"-Zustand zu dem "L"-Zustand verändert, wodurch der erste NMOS-Transistor N1 ausgeschaltet wird. Als Ergebnis wird eine normale Lei­ stungsversorgungsspannungszuführungsoperation durchgeführt, um dadurch eine normale Leistungsversorgungsspannung der Last 10 zuzuführen.

Die Schaltung zum Abschalten der Überleistungsversorgungs­ spannung, wie sie oben erwähnt ist, kann in einem Halblei­ terchip vorgesehen werden, und dieselbe kann Funktionen der in Fig. 1A gezeigten Sicherung durchführen. Falls dieselbe in dem Halbleiterchip eingebaut wird, ist jedoch die Licht­ emittierende Diode LED außerhalb des Chips angeordnet.

Falls ferner die Funktionen der Sicherung, die in Fig. 1A gezeichnet ist, durchgeführt werden, kann das Widerstands­ verhältnis unter den Widerständen R1 bis R4 gemäß der Lei­ stungsversorgungsspannung, die von der Einrichtung P zum Erzeugen der Leistungsversorgungsspannung erzeugt wird, kor­ rekt eingestellt werden, und es können zusätzliche Komponen­ ten zum Schutz der MOS-Transistoren N1, N2 und P1 benötigt werden.

Der Betrieb der Schaltung zum Abschalten der Überleistungs­ versorgungsspannung, wie er oben erwähnt worden ist, besteht darin, eine Beschädigung der Last 10 zu verhindern, und zwar durch Abschalten des Leistungsversorgungsspannungszufüh­ rungswegs, wenn die Überleistungsversorgungsspannung erzeugt wird. Nachfolgend folgt eine Erklärung der Überspannungsab­ senkungsschaltung gemäß der vorliegenden Erfindung, welche bezugnehmend auf Fig. 4 erörtert werden wird.

Bezugnehmend auf Fig. 4 kann, falls die Leistungsversor­ gungsspannung üblicherweise zu einer Mehrzahl von Modulkom­ ponenten innerhalb des Halbleiterchips zugeführt wird, auf­ grund des Aufbaus einer vorderen Stufe eine instabile Span­ nung zugeführt werden. In diesem Fall wird eine Überspan­ nungsabsenkungsschaltung gemäß der vorliegenden Erfindung zu dem Aufbau einer hinteren Stufe mit einer stabilen Spannung hinzugefügt, um dadurch die Betriebszuverlässigkeit in der Mehrzahl von Modulkomponenten, die das Innere des Haltlei­ terchips bilden, zu steigern.

Bei dem Aufbau ist eine Spannungserfassungseinrichtung SV vorgesehen, welche zwischen eine positive Leistungsversor­ gungsspannung Vcc, die von außerhalb angelegt wird, und das Massepotential geschaltet ist, und welche, falls ein Pegel der positiven Leistungsversorgungsspannung Vcc über einem normalen Spannungspegel ist, einen unnormalen Spannungspegel erfaßt, um somit ein unnormales Spannungserfassungssignal auszugeben. Der Aufbau umfaßt ferner eine Spannungsabsen­ kungseinrichtung VD, welche die Leistungsversorgungsspannung Vcc, die außerhalb erzeugt wird, zu einem Eingangsanschluß einer Last 10 ohne irgendwelche Änderungen überträgt, oder welche dieselbe bis zu einem vorbestimmten Spannungspegel gemäß einem Spannungspegel des Eingangssignals in die Span­ nungserfassungseinrichtung SV absenkt. Der Aufbau umfaßt ferner einen ersten NMOS-Transistor MN1, welcher ein Gate aufweist, um das unnormale Spannungserfassungssignal, das von der Spannungserfassungseinrichtung SV ausgegeben wird, zu erhalten, um dadurch an-/ausgeschaltet zu werden, und wel­ cher eine Herunterziehoperation für ein Potential des Si­ gnals durchführt, das von der Spannungserfassungseinrichtung SV zu der Spannungsabsenkungseinrichtung VD übertragen wird, und zwar während einer Einschaltoperation, um dadurch zu er­ möglichen, daß die Spannungsabsenkungseinrichtung VD eine Spannungsabsenkungsoperation durchführt. Der Aufbau umfaßt ferner einen ersten PMOS-Transistor MP1, welcher das Signal, das von der Spannungserfassungseinrichtung SV zu der Span­ nungsabsenkungseinrichtung VD übertragen wird, an seinem Ga­ te empfängt, um dadurch an-/ausgeschaltet zu werden. Der Auf­ bau umfaßt schließlich eine Licht-emittierende Diode LED, welche die Leistungsversorgungsspannung, die zu der Last 10 übertragen wird, während der Einschaltoperation des ersten PMOS-Transistors MP1 empfängt, und welche dann das Eingangs­ signal in die Source des ersten PMOS-Transistors MP1 emp­ fängt, um dadurch Licht zu emittieren.

Die Spannungserfassungseinrichtung SV besteht vorzugsweise aus Widerständen R1 und R2, die seriell geschaltet sind, und aus Widerständen R3 und R4, die ebenfalls seriell geschaltet sind. Wenn ein Widerstandswert des Widerstands R1 relativ kleiner als der des Widerstands R2 ist, dient die Spannungs­ erfassungseinrichtung SV dazu, zu erfassen, ob die positive Leistungsversorgungsspannung Vcc angelegt ist oder nicht. Dies ist der Fall, da der größte Teil der positiven Lei­ stungsversorgungsspannung Vcc, die angelegt ist, zu dem zweiten Widerstand R2 gemäß dem Widerstandsverhältnis des ersten und des zweiten Widerstands R1 und R2 geladen wird. Wenn beispielsweise ein Spannungspegel von 5 V erzeugt wird, wird der Spannungspegel des zweiten Widerstands R2 nahezu bei 5 V gehalten.

Wenn ferner ein Widerstandswert des Widerstands R3 relativ größer als der des Widerstands R4 ist, dient die Spannungs­ erfassungseinrichtung SV dazu, zu erfassen, ob die positive Leistungsversorgungsspannung Vcc, die angelegt ist, auf einem Überspannungspegel ist. Dies ist der Fall, da der größte Teil der positiven Leistungsversorgungsspannung Vcc, die angelegt ist, zu dem dritten Widerstand R3 gemäß dem Wi­ derstandsverhältnis des dritten und des vierten Widerstands R3 und R4 geladen wird. Wenn beispielsweise ein Spannungspe­ gel von 5 V erzeugt wird, wird der Spannungspegel des vier­ ten Widerstands R4 auf einem Wert kleiner als 0,7 V gehal­ ten.

Vorzugsweise umfaßt die Spannungserfassungseinrichtung VD einen zweiten NMOS-Transistor MN2, dessen Drain mit der po­ sitiven Leistungsversorgungsspannung Vcc verbunden ist, des­ sen Source mit dem Eingangsanschluß der Last 10 verbunden ist, und dessen Gate ein Spannungssignal empfängt, das durch den ersten und den zweiten Widerstand R1 und R2 geteilt ist. Die Spannungsabsenkungseinrichtung umfaßt ferner einen zwei­ ten PMOS-Transistor MP2, dessen Source mit dem Drain des zweiten NMOS-Transistors MN2 verbunden ist, und der gemäß dem Spannungssignal geteilt durch den ersten und den zweiten Widerstand R1 und R2, das in das Gate desselben eingegeben wird, an-/ausgeschaltet wird. Der zweite PMOS-Transistor MP2 wird ausgeschaltet, wenn der zweite NMOS-Transistor MN2 ein­ geschaltet wird. Die Spannungsabsenkungseinrichtung umfaßt ferner einen fünften Widerstand R5, der ein Spannungsein­ gangssignal durch das Drain des zweiten PMOS-Transistors MP2 während der Einschaltoperation des zweiten PMOS-Transistors MP2 absenkt, um somit die abgesenkte Spannung zu dem Ein­ gangsanschluß der Last 10 zu übertragen.

Bezugnehmend auf Fig. 3 wird, wenn die positive Leistungs­ versorgungsspannung Vcc, die von außerhalb angelegt wird, nicht über der unnormalen Spannung Vdg ist, ein Potentialpe­ gel einer Spannung geteilt durch den ersten und den zweiten Widerstand R1 und R2 zu dem "H"-Zustand, und zwar aufgrund des Spannungsabsenkungseffekts gemäß dem Widerstandsverhält­ nis zwischen dem ersten und dem zweiten Widerstand R1 und R2. Das heißt, daß der Wert des zweiten Widerstands R2 größer als der des ersten Widerstands R1 ist. Demgemäß wird der zweite NMOS-Transistor MN2 eingeschaltet, um dadurch die positive Leistungsversorgungsspannung Vcc zu der Last 10 zu übertragen.

Wenn dagegen die positive Leistungsversorgungsspannung Vcc über der unnormalen Spannung Vdg ist, wird ein Potentialpe­ gel einer Spannung geteilt durch den dritten und den vierten Widerstand R3 und R4 von dem "L"-Zustand aufgrund des Spannungsabsenkungseffekts gemäß dem Widerstandsverhältnis zwischen dem dritten und dem vierten Widerstand R3 und R4 zu dem "H"-Zustand verändert. Das heißt, daß der Wert des drit­ ten Widerstands R3 größer als der des vierten Widerstands R4 ist. Demgemäß wird der erste NMOS-Transistor MN1 eingeschal­ tet, um dadurch die Teilspannung des ersten und des zweiten Widerstands R1 und R2, die zu dem Gate des zweiten NMOS- Transistors MN2 geliefert wird, auf das Massepotential zu legen. Als Ergebnis wird der zweite NMOS-Transistor MN2 aus­ geschaltet, wodurch verhindert wird, daß die positive Lei­ stungsversorgungsspannung Vcc mit dem unnormalen Spannungs­ pegel zu der Last 10 übertragen wird.

Wenn der erste NMOS-Transistor MN1 eingeschaltet wird, wird das Potential des Eingangssignals in das Gate des zweiten NMOS-Transistors MN2 in den "L"-Zustand gebracht, wodurch der zweite PMOS-Transistor MP2, dessen Gate mit dem Gate des zweiten NMOS-Transistors MN2 verbunden ist, eingeschaltet wird. Die Leistungsversorgungsspannung Vcc, die an das Drain des zweiten NMOS-Transistors MN2 angelegt wird, wird somit über die Source des zweiten PMOS-Transistors MP2 zu dem Drain desselben ausgegeben.

Die Leistungsversorgungsspannung, die in das Drain des zwei­ ten PMOS-Transistors MP2 eingegeben wird, wird schließlich über den fünften Widerstand R5 zu der Last 10 übertragen, wobei der Widerstand R5 dazu dient, um um eine Spannungs­ breite, die der Überspannung entspricht, bis zu der normalen Spannung abzusenken.

Da der Betrieb einer Warneinrichtung, die einen sechsten Widerstand R6, die Licht-emittierende Diode LED und den er­ sten PMOS-Transistor MP1 umfaßt, derselbe ist, wie er be­ reits oben beschrieben wurde, wird eine Erklärung desselben, um Wiederholungen zu vermeiden, vermieden.

Bei den Ausführungsbeispielen der vorliegenden Erfindung, bei denen die Teilspannung des dritten und des vierten Wi­ derstands R3 und R4 bestimmt, ob eine Überspannung erzeugt ist oder nicht, wird ein Betrieb zum genaueren Erfassen der Überspannung nachfolgend bezugnehmend auf die Fig. 5 und 6 beschrieben.

Bezugnehmend auf Fig. 5 läuft das Signal, das an das Gate des ersten NMOS-Transistors N1 angelegt wird, über mehrstu­ fige MOS-Transistoren MA1 bis MAi, um eine Spannungsabsen­ kung zwischen dem Drain und der Source jedes MOS-Transistors derselben zu erfahren, wodurch eine zuverlässigere Gatespan­ nung an dem ersten NMOS-Transistor N1 gehalten wird. Im Ver­ gleich zu dem Ausführungsbeispiel von Fig. 2, das nur Wider­ stände verwendet, besteht ein Vorteil darin, daß es nun ein­ fach ist, das Gate des ersten NMOS-Transistors N1 auf ein beliebiges Potential einzustellen.

Bezugnehmend auf Fig. 6 werden mehrstufige Widerstände R7 und R8 verwendet, um zu verhindern, daß das Gatepotential des ersten NMOS-Transistors N1 schwankt.

Wie es oben erörtert wurde, ist die Schaltung zum Abschalten einer Überleistungsversorgungsspannung gemäß der vorliegen­ den Erfindung in der Lage, einen Leistungsversorgungsspan­ nungszuführungsweg zwischen einer Leistungsversorgungsspan­ nung und einem System durch Erfassung einer Überleistungs­ versorgungsspannung automatisch abzuschalten, falls die Leistungsversorgungsspannung einen vorbestimmten Spannungs­ pegel überschreitet, da die Leistungsversorgungsspannung momentan aufgrund einer instabilen Leistungsversorgungsspan­ nung erhöht ist, um dadurch eine Beschädigung des Systems oder eine Beeinträchtigung desselben zu verhindern.

Claims (13)

1. Schaltung zum Abschalten einer Überleistungsversor­ gungsspannung in einem System mit einer Einrichtung (P) zum Erzeugen einer Leistungsversorgungsspannung, welche eine Leistungsversorgungsspannung erzeugt, und mit ei­ ner Last (10) vom Leistungsverbrauchstyp, welche mit der Leistungsversorgungsspannung arbeitet, wobei die Schaltung folgende Merkmale aufweist:
eine Leistungsversorgungsspannungszuführungswegschalt­ einrichtung (N2) zum Schalten eines Zuführungswegs der Leistungsversorgungsspannung, die der Last (10) vom Leistungsverbrauchstyp von der Einrichtung (P) zum Erzeugen der Leistungsversorgungsspannung geliefert wird, gemäß einem Treibersteuerungssignal;
eine Spannungserfassungseinrichtung (SV) zum Erfassen einer unnormalen Spannung, falls ein Pegel der Lei­ stungsversorgungsspannung, die von der Einrichtung (P) zum Erzeugen der Leistungsversorgungsspannung erzeugt wird, über einem vorbestimmten eingestellten Spannungs­ pegel ist; und
eine Steuersignalumwandlungseinrichtung (N1) zum Umwan­ deln des Treibersteuerungssignals, das der Einrichtung (N2) zum Schalten des Leistungsversorgungsspannungszu­ führungswegs von der Spannungserfassungseinrichtung (SV) zugeführt wird, in ein Übertragungsabschaltungs­ steuersignal gemäß einem Erfassungssignal, das von der Spannungserfassungseinrichtung (SV) ausgegeben wird.

2. Schaltung gemäß Anspruch 1, die ferner folgendes Merk­ mal aufweist:
eine Überspannungserzeugungswarnungseinrichtung (R5, LED, P1), welche einen Betrieb der Steuersignalumwand­ lungseinrichtung (N1) erfaßt und einen Benutzer bei dem erfaßten Ergebnis warnt.

3. Schaltung gemäß Anspruch 2, bei der die Überspannungs­ erzeugungswarnungseinrichtung (R5, LED, P1) folgende Merkmale aufweist:
eine Schalteinrichtung (P1), die eingeschaltet wird, wenn das Treibersteuerungssignal von der Steuersignal­ umwandlungseinrichtung (N1) in das Übertragungsabschal­ tungssteuersignal umgewandelt wird; und
eine Licht-emittierende Einrichtung (LED) zum Empfangen der Leistungsversorgungsspannung, die in die Einrich­ tung (N2) zum Schalten des Leistungsversorgungsspan­ nungszuführungswegs eingegeben wird, um dadurch Licht zu emittieren, wenn die Schalteinrichtung (P1) einge­ schaltet ist.

4. Schaltung gemäß einem der vorhergehenden Ansprüche, bei der die Spannungserfassungseinrichtung (SV) folgende Merkmale aufweist:
eine Spannungserzeugungserfassungseinrichtung (R1, R2) zum Erfassen, ob die Leistungsversorgungsspannung von der Einrichtung (P) zum Erzeugen der Leistungsversor­ gungsspannung erzeugt wird; und
eine Überspannungserfassungseinrichtung (R3, R4) zum Erfassen, ob die Leistungsversorgungsspannung, die von der Einrichtung (P) zum Erzeugen der Leistungsversor­ gungsspannung erzeugt wird, über dem vorbestimmten ein­ gestellten Spannungspegel ist.

5. Schaltung gemäß Anspruch 4, bei der die Überspannungs­ erfassungseinrichtung folgendes Merkmal aufweist:
eine dritte und eine vierte Spannungsabsenkungseinrich­ tung (R3, R4), welche seriell geschaltet sind, wobei die dritte Spannungsabsenkungseinrichtung (R3) eine Spannungsabsenkungsbreite aufweist, die größer als die der vierten Spannungsabsenkungseinrichtung (R4) ist, derart, daß eine Spannung an der vierten Spannungsab­ senkungseinrichtung (R4) über mehrstufige Spannungsab­ senkungsschalteinrichtungen (MA1, . . . MAi) ausgegeben wird.

6. Schaltung gemäß einem der vorhergehenden Ansprüche, bei der die Einrichtung (N2) zum Schalten des Leistungsver­ sorgungsspannungszuführungswegs folgendes Merkmal auf­ weist:
einen ersten NMOS-Transistor (N2), dessen Drain mit einem Anschluß der Einrichtung (P) zum Erzeugen der Leistungsversorgungsspannung verbunden ist, dessen Source mit einem Eingangsanschluß der Last (10) verbun­ den ist, und dessen Gate eine An-/Ausschaltoperation steuert, und in das ein Ausgangssignal von der Span­ nungserzeugungserfassungseinrichtung (R1, R2) eingege­ ben wird.

7. Schaltung gemäß einem der Ansprüche 4 bis 6, bei der die Steuersignalumwandlungseinrichtung (N1) folgendes Merkmal aufweist:
einen zweiten NMOS-Transistor (N1), welcher ein Aus­ gangssignal von der Überspannungserfassungseinrichtung (R3, R4) an seinem Gate empfängt, um an-/ausgeschaltet zu werden, und welcher während einer Einschaltoperation eine Herunterziehoperation für das Ausgangssignal von der Spannungserzeugungserfassungseinrichtung (R1, R2) durchführt, um dadurch die Einrichtung (N2) zum Schal­ ten des Leistungsversorgungsspannungszuführungswegs auszuschalten.

8. Schaltung zum Abschalten einer Überleistungsversor­ gungsspannung in einem Haltleiterchip mit einer Last (10) vom Leistungsverbrauchstyp, welche mit einer Lei­ stungsversorgungsspannung (Vcc) arbeitet, die von einer Einrichtung zum Erzeugen einer Leistungsversorgungs­ spannung erzeugt wird, die außerhalb des Chips vorgese­ hen ist, wobei die Schaltung folgende Merkmale auf­ weist:
eine Einrichtung (N2) zum Schalten eines Leistungsver­ sorgungsspannungszuführungswegs zum Schalten eines Zu­ führungswegs der Leistungsversorgungsspannung, die der Last (10) vom Leistungsverbrauchstyp von der Einrich­ tung (P) zum Erzeugen der Leistungsversorgungsspannung geliefert wird, gemäß einem Treibersteuerungssignal;
eine Spannungserfassungseinrichtung (SV) zum Erfassen einer unnormalen Spannung, falls ein Pegel der Lei­ stungsversorgungsspannung (Vcc), die von der Einrich­ tung (P) zum Erzeugen der Leistungsversorgungsspannung erzeugt wird, über einem vorbestimmten eingestellten Spannungspegel ist;
eine Steuersignalumwandlungseinrichtung (N1) zum Umwan­ deln des Treibersteuerungssignals, das der Einrichtung (N2) zum Schalten des Leistungsversorgungsspannungszu­ führungswegs von der Spannungserfassungseinrichtung (SV) zugeführt wird, in ein Übertragungsabschaltungs­ steuersignal gemäß einem Erfassungssignal, das von der Spannungserfassungseinrichtung (SV) ausgegeben wird; und
eine Überspannungserzeugungswarnungseinrichtung (R5, LED, P1) zum Erfassen eines Betriebs der Steuersignal­ umwandlungseinrichtung (N1) und zum Warnen eines Benut­ zers bezüglich des erfaßten Ergebnisses.

9. Die Schaltung gemäß Anspruch 8, bei der die Überspan­ nungserzeugungswarnungseinrichtung (R5, LED, P1) fol­ gende Merkmale aufweist:
eine Schalteinrichtung (P1), die eingeschaltet ist, wenn das Treibersteuersignal von der Steuersignalum­ wandlungseinrichtung (N1) in das Übertragungsabschal­ tungssteuersignal umgewandelt ist; und
eine Licht-emittierende Einrichtung (LED), die außer­ halb des Halbleiterchips angeordnet ist, zum Erfassen der Leistungsversorgungsspannung, die in die Einrich­ tung (N2) zum Schalten des Leistungsversorgungsspan­ nungszuführungswegs eingegeben wird, um dadurch Licht zu emittieren wenn die Schalteinrichtung (P1) einge­ schaltet ist.

10. Eine Überspannungsabsenkungsschaltung in einem Halblei­ terchip mit einer Last (10), welche mit einer vorbe­ stimmten Spannung, die von außerhalb empfangen wird, arbeitet, wobei die Schaltung folgende Merkmale auf­ weist:
eine Überspannungsdämpfungseinrichtung (VD) zum Dämpfen und Ausgeben eines Spannungssignals entsprechend einer Überspannungsbreite oder zum Übertragen einer empfange­ nen Spannung zu der Last (10) gemäß einem Treibersteue­ rungseingangssignal;
eine Spannungserfassungseinrichtung (SV) zum Erfassen einer Überspannung, falls ein Pegel der empfangenen Spannung über einem vorbestimmten eingestellten Span­ nungspegel ist; und
eine Steuersignalumwandlungseinrichtung (MN1) zum Um­ wandeln des Treibersteuersignals, das der Überspan­ nungsdämpfungseinrichtung (VD) von der Spannungserfas­ sungseinrichtung (SV) zugeführt wird, in ein Spannungs­ dämpfungssteuersignal gemäß einem Erfassungssignal, das von der Spannungserfassungseinrichtung (SV) ausgegeben wird.

11. Schaltung gemäß Anspruch 10, welche ferner folgendes Merkmal aufweist:
eine Überspannungserzeugungswarnungseinrichtung (R6, LED, MP1), welche einen Betrieb der Steuersignalumwand­ lungseinrichtung (MN1) erfaßt und einen Benutzer bezüg­ lich des erfaßten Ergebnisses warnt.

12. Schaltung gemäß Anspruch 10, bei der die Spannungser­ fassungseinrichtung (SV) folgende Merkmale aufweist:
eine Spannungserzeugungserfassungseinrichtung (R1, R2) zum Erfassen, ob die Leistungsversorgungsspannung (Vcc) von außerhalb erzeugt wird, durch eine Teilspannung von einer ersten und einer zweiten Spannungsabsenkungsein­ richtung (R1, R2), wobei die Spannungserzeugungserfas­ sungseinrichtung (R1, R2) die erste und die zweite Spannungsabsenkungseinrichtung (R1, R2) aufweist, wobei die zweite Spannungsabsenkungseinrichtung (R2) eine Spannungsabsenkungsbreite aufweist, die größer als die der ersten Spannungsabsenkungseinrichtung (R1) ist; und
eine Überspannungserfassungseinrichtung (R3, R4, R7, R8) zum Erfassen, ob die erzeugte Leistungsversorgungs­ spannung (Vcc) über dem vorbestimmten eingestellten Spannungspegel liegt, wobei die Überspannungserfas­ sungseinrichtung (R3, R4, R7, R8) eine dritte und eine vierte Spannungsabsenkungseinrichtung (R3, R4) auf­ weist, welche seriell geschaltet sind, wobei die dritte Spannungsabsenkungseinrichtung (R3) eine Spannungsab­ senkungsbreite aufweist, die größer als die der vierten Spannungsabsenkungseinrichtung (R4) ist, und wobei die Überspannungserfassungseinrichtung eine fünfte und eine sechste Spannungsabsenkungseinrichtung (R7, R8) auf­ weist, welche seriell geschaltet sind, wobei die fünfte Spannungsabsenkungseinrichtung (R7) eine Spannungsab­ senkungsbreite aufweist, die größer als die der sech­ sten Spannungsabsenkungseinrichtung (R8) ist, derart, daß eine Spannung an der sechsten Spannungsabsenkungs­ einrichtung (R8) ausgegeben wird.

13. Schaltung gemäß Anspruch 10, bei der die Überspannungs­ dämpfungseinrichtung (VD) folgende Merkmale aufweist:
einen ersten NMOS-Transistor (MN2) mit einem Drain, das mit der Leistungsversorgungsspannung (Vcc) verbunden ist, mit einer Source, die mit dem Eingangsanschluß der Last (10) verbunden ist, und mit einem Gate, in das ein Ausgangssignal von der Spannungserzeugungserfassungs­ einrichtung (R1, R2) eingegeben wird;
einen ersten PMOS-Transistor (MP2) mit einer Source, die mit dem Drain des ersten NMOS-Transistors (MN2) verbunden ist, und mit einem Gate, in das das Ausgangs­ signal von der Spannungserzeugungserfassungseinrichtung (R1, R2) eingegeben wird, wobei der erste PMOS-Transi­ stor (MP2) abgeschaltet ist, wenn der erste NMOS-Tran­ sistor (MN2) eingeschaltet ist; und
eine siebente Spannungsabsenkungseinrichtung (R5) zum Absenken einer Spannung, die durch das Drain des ersten PMOS-Transistors (MP2) eingegeben wird, während der Einschaltoperation des ersten PMOS-Transistors (MP2), um dadurch die abgesenkte Spannung zu dem Eingangsan­ schluß der Last (10) zu übertragen.