DE19702346A1 - MOSFET-Struktur und Verfahren zu deren Herstellung - Google Patents

MOSFET-Struktur und Verfahren zu deren Herstellung

Info

Publication number
DE19702346A1
DE19702346A1 DE19702346A DE19702346A DE19702346A1 DE 19702346 A1 DE19702346 A1 DE 19702346A1 DE 19702346 A DE19702346 A DE 19702346A DE 19702346 A DE19702346 A DE 19702346A DE 19702346 A1 DE19702346 A1 DE 19702346A1
Authority
DE
Germany
Prior art keywords
insulating film
substrate
side wall
wall pieces
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702346A
Other languages
English (en)
Other versions
DE19702346B4 (de
Inventor
Dong Hoon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19702346A1 publication Critical patent/DE19702346A1/de
Application granted granted Critical
Publication of DE19702346B4 publication Critical patent/DE19702346B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft einen MOSFET gemäß dem Oberbegriff des Patent­ anspruchs 1 und ein Verfahren zu seiner Herstellung gemäß den Oberbe­ griffen der Patentansprüche 8 und 13.
In den letzten zehn Jahren war ein allgemeiner Trend in Richtung Miniatu­ risierung und höherer Bauelemente-Packungsdichte von MOS-Bauele­ menten zu beobachten. Die Zahl der Bauelemente, die auf einem einzelnen Chip untergebracht werden können, verdoppelte sich jedes Jahr. Um ein Hochgeschwindigkeitsbauelement, das in einem ultrahohen Maßstab ge­ packt ist, zu erhalten, mußten Größe und parasitäre Kapazität des Bauele­ ments reduziert werden.
Eine bereits bekannte herkömmliche CMOS-Struktur bringt folgende Pro­ bleme bei der Reduktion von Größe und parasitärer Kapazität des Bauele­ ments mit sich. Erstens ist eine Reduzierung der Breite der Isolation zwi­ schen einem P-Kanal und einem N-Kanal ohne Verlust der "latch-up"-Un­ empfindlichkeit unmöglich. Zweitens verursacht ein alpha-Teilchen, das Softfehler induziert, eine Begrenzung der minimalen einzelnen Ladungs­ menge, was wiederum die Größe des Bauelements und die Spannungsver­ sorgung begrenzt. Drittens begrenzt die parasitäre Kapazität zwischen Source/Drain und dem Substrat eine weiter Verringerung der Größe des Bauelements.
Mittlerweile gibt es SOI-Strukturen (Silicon-On-Insulator-Strukturen), mit denen sich auf effektive Weise die Größe und die parasitäre Kapazität von Bauelementen reduzieren lassen, da sie einen idealen Isolator und ei­ nen geringen parasitären Widerstand bilden.
Eine SOI-Struktur wurde teilweise mit der CMOS-Struktur kombiniert, um dieselben Effekte wie bei der SOI-Struktur zu erhalten.
Obwohl die CMOS-Struktur, mit der die SOI-Struktur teilweise kombiniert wurde, für die nächste Generation von ULSI-Bauelementen sehr effektiv war, wies sie viele Probleme auf, wie etwa die Begrenzung der Kanallänge, längere Fertigungszeiten, etc.
Eine bereits bekannte herkömmliche MOSFET-Struktur und ein Verfah­ ren zu deren Herstellung werden im folgenden unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
Fig. 1 zeigt einen Querschnitt einer herkömmlichen MOSFET-Struktur. Wie darin zu erkennen ist, enthält die herkömmliche MOSFET-Struktur ei­ ne Gate-Elektrode 7 auf einem Substrat 1, Source- und Drain-Bereiche 8, die in dem Substrat 1 an beiden Seiten der Gate-Elektrode gebildet sind, einen Oxidfilm 3 mit vertikalen Seitenwänden, die so gebildet sind, daß sie die Source- und Drain-Bereiche 8 umgeben, und eine Wannenbereich 2 unterhalb des Oxidfilms 3, in der die Source- und Drain-Bereiche 8 enthal­ ten sind.
Die Fig. 2a bis 2f verdeutlichen das herkömmliche Verfahren zur Her­ stellung eines MOSFET.
Fig. 2a zeigt einen Feldbereich und einen aktiven Bereich, die auf einem Halbleitersubstrat 1 gebildet sind. Der aktive Bereich erfährt zum ersten­ mal eine Injektion von Bor- und Phosphorionen, um eine N-Wanne und ei­ ne P-Wanne zu bilden, also Wannenbereichen 2.
Fig. 2b zeigt, daß das Substrat 1 thermisch oxidiert wird, um auf der ge­ samten Oberfläche des Substrats 1 einen Oxidfilm 3 zu bilden.
Fig. 2c zeigt, daß der Oxidfilm 3 selektiv geätzt wird, um Kontaktlöcher 4 zu bilden, die die Wannenregionen 2 freilegen. Jedes dieser Kontaktlöcher 4 wird so geätzt, daß in einem oberen Teil des Kontaktlochs 4 ein ausge­ nommener Bereich 5 entsteht, welcher die Größe eines Bauelements, die Zuchtregionen, sowie eine Tiefe von Source und Drain festlegt. Um eine Fremdkörperkonzentration in einer Tiefe einer Epitaxiesiliciumschicht zu erhalten, werden zum zweitenmal in das Substrat 1, auf dem die Kontakt­ löcher 4 gebildet sind, Bor (B)- und Phosphor (P)-Ionen injiziert.
Fig. 2d zeigt, daß selektiv eine undotierte Epitaxiesiliciumschicht 6 auf­ wächst, die bei den Kontaktlöchern 4 mit den jeweiligen ausgenommenen Bereichen 5 beginnt.
Fig. 2e zeigt, daß die Epitaxiesiliciumschicht 6 selektiv poliert wird, um den Oxidfilm 3 freizulegen. Um die Ausführung des Transistors festzule­ gen, werden in die Epitaxiesiliciumschicht 6, die zwischen den Oxidfilmen 3 verbleibt, zum drittenmal Bor (B)- und Phosphor (P)-Ionen injiziert.
Fig. 2f zeigt, daß auf jedem Abschnitt der Epitaxiesiliciumschicht 6, der in einer der Ausnehmungen liegt, eine Gate-Elektrode 7 gebildet wird, wo­ bei in das Substrat 1 an beiden Seiten der Gate-Elektroden 7 Ionen injiziert werden, um die Source- und Drain-Bereichen 8 zu bilden.
Die im vorangegangenen beschriebene herkömmliche MOSFET-Struktur und deren Herstellungsverfahren bringen folgende Probleme mit sich. Er­ stens ist die Kanallänge aufgrund des Durchgriffeffekts zwischen Source und Drain begrenzt. Zweitens dauert es sehr lange, bis die Epitaxiesilici­ umschicht aufgewachsen ist, weshalb es drittens schwer ist, den Abstand zwischen der N-Wanne und der P-Wanne zu kontrollieren.
Der Erfindung liegt die Aufgabe zugrunde, eine MOSFET-Struktur sowie ein Verfahren zu deren Herstellung zur Verfügung zu stellen, um die obi­ gen Probleme zu überwinden.
Ziel der Erfindung ist also, bei einer MOSFET-Struktur die Kanallänge so weit wie möglich zu verkürzen.
Ein weiteres Ziel der Erfindung ist es, die Zuverlässigkeit eines Halbleiter­ bauelements zu verbessern, sowie den Herstellungsprozeß zu vereinfa­ chen.
Um diese und andere Vorteile in Übereinstimmung mit der Erfindung zu erreichen, enthält die MOSFET-Struktur ein Substrat mit einem aktiven Bereich auf dem Substrat, einen ersten und zweiten isolierenden Film, die im aktiven Bereich in einem Abstand voneinander gebildet sind und den aktiven Bereich in einen Source-, einen Drain- und einen Kanalbereich unterteilen, wobei letzterer zwischen dem Source-Bereich und dem Drain-Bereich liegt, und eine Gate-Elektrode auf der Oberfläche des aktiven Be­ reichs, die sich zwischen dem ersten und zweiten isolierenden Film aus­ breitet.
Nach einer anderen Ausgestaltung die Erfindung enthält die MOSFET-Struktur ein Substrat, einen aktiven Bereich auf dem Substrat, einen er­ sten und einen zweiten isolierenden Film, die in einem Abstand voneinan­ der in dem aktiven Bereich angeordnet sind und den aktiven Bereich in ei­ nen Source-, einen Drain- und einen Kanalbereich unterteilen, wobei letz­ terer zwischen dem Source-Bereich und der Drain-Bereich liegt, und einen dritten isolierenden Film auf dem aktiven Bereich zwischen dem ersten und dem zweiten isolierenden Film, auf dem sich eine Gate-Elektrode be­ findet.
Ein erfindungsgemäßes Verfahren zur Herstellung einer MOSFET-Struk­ tur umfaßt folgende Schritte: aufeinanderliegende Bildung eines ersten und zweiten isolierenden Films auf einem Halbleitersubstrat, Bildung ei­ ner ersten Ausnehmung im zweiten isolierenden Film mit vorbestimmter Breite, um den ersten isolierenden Film unter Verwendung des zweiten isolierenden Films als Maske bis zu einer vorbestimmten Tiefe von der Oberfläche zu entfernen, um eine zweite Ausnehmung zu erhalten, Bil­ dung von ersten Seitenwandstücken an beiden Seiten der Ausnehmungen, Bildung zweiter Seitenwandstücke an den Seiten der jeweiligen ersten Sei­ tenwandstücke, Durchführung einer Ätzung mit den verbleibenden zwei­ ten isolierenden Filmen sowie den zweiten Seitenwandstücken, die als Ätz­ masken dienen, um die ersten Seitenwandstücke, den darunter liegenden ersten isolierenden Film und den isolierenden Film zwischen den zweiten Seitenwandstücken zu entfernen, um Oberflächen des Substrats selektiv freizulegen, wobei die isolierenden Filmbereiche unter den zweiten Seiten­ wandstücken verbleiben, Injektion von Fremdionen durch die freigelegten Substratoberflächen hindurch und Diffusion derselbigen zur Bildung von Wannen unter den Substratoberflächen, Entfernung der verbleibenden zweiten isolierenden Filmbereiche sowie der zweiten Seitenwandstücke, Züchtung einer Epitaxieschicht bis zu den Oberflächen der verbleibenden ersten isolierenden Filme, wobei die Wannen als Zuchtkeime dienen, Bil­ dung einer Gate-Elektrode auf einer Oberfläche der gewachsenen Epita­ xieschicht bzw. auf einer Gate-Isolierschicht zwischen den verbleibenden ersten isolierenden Filmen, und Injektion von Fremdionen in die gewach­ sene Epitaxieschicht, wobei die Gate-Elektrode als Marke benutzt wird, um einen Source- und einen Drain-Bereich zu bilden.
Ein weiteres Verfahren nach der Erfindung zur Herstellung eines MOSFET′s umfaßt folgende Schritte: aufeinanderliegende Bildung eines ersten und zweiten isolierenden Films auf einem Halbleitersubstrat, Entfernung eines Teils des zweiten isolierenden Films zur Bildung einer ersten Aus­ nehmung, Entfernung eines Teils des ersten isolierenden Films korre­ spondierend mit der ersten Ausnehmung, um eine zweiten Ausnehmung im ersten isolierenden Film zu bilden, Bildung von ersten Seitenwand­ stücken an beiden Seiten der Ausnehmungen, Bildung von zweiten Seiten­ wandstücken an den ersten Seitenwandstücken, Entfernen der ersten Sei­ tenwandstücke und des darunter liegenden Teils der ersten Seitenwand­ stücke bis zu einer vorbestimmten Tiefe und Entfernen der ersten Isola­ tionsschicht zwischen den zweiten Seitenwandstücken, um eine korre­ spondierende Oberfläche des Substrats freizulegen, Injektion von ersten Fremdionen durch die freigelegten Substratoberflächen und Diffusion derselbigen zur Bildung von Wannen im Substrat, Entfernen der verblei­ benden Teile des zweiten isolierenden Films sowie der zweiten Seiten­ wandstücke, Züchtung einer Epitaxieschicht auf dem Substrat, wobei ei­ ne Gate-Isolationsschicht auf der Epitaxieschicht gebildet wird, auf der wiederum eine Gate-Elektrode gebildet wird, und Injektion von zweiten Fremdionen in die Epitaxieschicht, wobei die Gate-Elektrode als Maske benutzt wird, um einen Sourcebereich- und einen Drain-Bereich zu bil­ den.
Ausführungsbeispiele der Erfindung werden im folgenden unter Bezug­ nahme auf die beigefügten Zeichnungen näher beschreiben. Es zeigen:
Fig. 1 einen Querschnitt einer herkömmlichen MOSFET-Struktur;
Fig. 2a-2f Querschnittsdarstellungen zur Erläuterung von Schritten eines herkömmlichen Herstellungsverfahrens für einen MOSFET;
Fig. 3 einen Querschnitt einer MOSFET-Struktur in Übereinstimmung mit einem ersten Ausführungsbeispiel der Erfindung;
Fig. 4a-4e Querschnittsdarstellungen zur Erläuterung von Schritten eines Verfahrens zur Herstellung eines MOSFETs in Übereinstimmung mit dem ersten Ausführungsbeispiel der Erfindung;
Fig. 5 einen Querschnitt einer MOSFET-Struktur in Übereinstimmung mit einem zweiten Ausführungsbeispiel der Erfindung; und
Fig. 6a-6f Querschnittsdarstellungen zur Erläuterung von Schritten eines Verfahrens zur Herstellung eines MOSFETs in Übereinstimmung mit dem zweiten Ausführungsbeispiel der Erfindung.
Die Fig. 3 zeigt eine MOSFET-Struktur in Übereinstimmung mit einem ersten Ausführungsbeispiel der Erfindung. Die MOSFET-Struktur enthält ein Substrat 11 mit einem aktiven Bereich 18 auf dem Substrat 11, sowie mit einem ersten isolierenden Film 15 und einem zweiten isolierenden Film 16, die in einem Abstand voneinander im aktiven Bereich 18 angeordnet sind. Der erste und der zweite isolierende Film 15, 16 unterteilen den akti­ ven Bereich 18 in einen Source- 12, Drain- 13 und eine Kanalbereich 14, wobei letzterer zwischen dem Source-Bereich 12 und dem Drain-Bereich 13 liegt. Auf einem Gate-Isolator 19 auf der Oberfläche des aktiven Be­ reichs ist eine Gate-Elektrode 17 gebildet, wobei diese zwischen dem er­ sten und zweiten isolierenden Film 15, 16 verläuft. Der erste und zweite isolierende Film 15, 16 sind unterhalb einer Oberfläche des aktiven Be­ reichs gebildet und vorzugsweise jeweils aus einem Stück. Die obere Ober­ fläche von jedem der ersten und zweiten isolierenden Filme 15, 16 befindet sich also unter der Oberfläche des aktiven Bereichs. Folglich wird der Ka­ nal 14 durch die ersten und zweiten isolierenden Filme 15, 16 definiert. Der aktive Bereich kann auch im Substrat liegen und bis zu dessen Ober­ fläche reichen.
Die Fig. 4a-4e zeigen Strukturquerschnitte zur Erläuterung von Ver­ fahrensschritten zur Herstellung eines MOSFET′s in Übereinstimmung mit dem ersten Ausführungsbeispiel der Erfindung. Wie in Fig. 4a ge­ zeigt, sind auf einem Halbleitersubstrat 20 aufeinanderliegend ein erster isolierender Film 21 und ein zweiter isolierender Film 22 gebildet. Der zweite isolierende Film 22 wird strukturiert und dient als Maske, um Teile des ersten isolierenden Films 21 zur Bildung von Ausnehmungen zu ent­ fernen. Diese Ausnehmungen verlaufen unterhalb der Oberfläche des er­ sten isolierenden Films 21 in einer vorbestimmten Tiefe, wie in den Fig. 4a und 4b gezeigt. Das Entfernen des ersten isolierenden Films 21 bis zu einer vorbestimmten Tiefe definiert eine Kanaltiefe des MOSFET′s.
Bezugnehmend auf Fig. 4b wird auf die gesamte Oberfläche des Sub­ strats 20 Polysilicium aufgebracht, das selektiv weggeätzt wird, um erste Seitenwandstücke 23 an beiden Seiten jeder Ausnehmung zu bilden. Auf die gesamte Oberfläche des Substrats 20 mit den ersten Seitenwand­ stücken 23 wird ein dritter isolierender Film aufgebracht, der selektiv weg­ geätzt wird, um zweite Seitenwandstücke 24 an den Seiten der jeweiligen ersten Seitenwandstücke 23 zu bilden. Vorzugsweise sind die zweiten Sei­ tenwandstücke 24 aus demselben Material wie der zweite isolierende Film 22.
Wie in Fig. 4c gezeigt, werden die ersten Seitenwandstücke 23 und die darunter liegenden Teile des ersten isolierenden Films 21 sowie der zwi­ schen den zweiten Seitenwandstücken 24 liegende Teil des ersten isolie­ renden Films 21 unter Verwendung der verbleibenden zweiten isolieren­ den Filme 22 sowie die zweiten Seitenwandstücke 24 als Ätzmarken ent­ fernt, um die Oberfläche des Substrats 20 selektiv freizulegen. Folglich wird der erste isolierende Film 21 strukturiert, um korrespondierende Tei­ le des ersten isolierenden Films 21 unter den zweiten Seitenwandstücken 24 zu erhalten.
Verunreinigungsionen werden nun zum erstenmal durch die freigelegten Oberflächen des Substrats 20 injiziert, die dann diffundieren und Wannen 25 unter der Oberfläche des Substrats 20 bilden. In diesem Fall wird ein Bereich, der mit Bor (B)-Ionen dotiert wird, zum P-Wannenbereich, und ein Bereich, der mit Phosphor (P)-Ionen dotiert wird, zum N-Wannenbe­ reich.
Bezugnehmend auf Fig. 4d werden der verbleibende Bereich des zweiten isolierenden Films 22 und die zweiten Seitenwandstücke 24 entfernt, und eine Epitaxieschicht 26 wächst bis zur Oberfläche des ersten verbleiben­ den isolierenden Films 21 auf. Die gewachsene Epitaxieschicht 26 wird mittels eines Ätzprozesses planarisiert, in die dann zum zweitenmal Ver­ unreinigungsionen injiziert werden, um darin eine Verunreinigungskon­ zentration einzustellen. Es folgt dann zum drittenmal eine Fremdionenin­ jektion in die gewachsene Epitaxieschicht 26, um die Charakteristika der gewachsenen Epitaxieschicht 26 in einem Transistor festzulegen.
Wie in Fig. 4e gezeigt, werden Gate-Elektroden 27 auf einer Gateisola­ tionsschicht 30 auf der Oberfläche der gewachsenen Epitaxieschicht 26 gebildet, und zwar zwischen den verbleibenden mittleren Strukturen des ersten isolierenden Films 21. Es erfolgt zum viertenmal eine Fremdione­ ninjektion in die gewachsene Epitaxieschicht 26, wobei die Gate-Elektro­ de 27 als Marke dient, um einen Source-Bereich 28 und einen Drain-Be­ reich 29 zu bilden.
Fig. 5 zeigt einen Querschnitt einer MOSFET-Struktur in Übereinstim­ mung mit einem zweiten Ausführungsbeispiel der Erfindung.
Wie in Fig. 5 gezeigt, enthält das zweite Ausführungsbeispiel der MOSFET-Struktur in Übereinstimmung mit der Erfindung ein Substrat 11 mit einem aktiven Bereich 18 auf dessen Oberfläche, sowie einen ersten isolie­ renden Film 15 und einen zweiten isolierenden Film 16, die in einem Ab­ stand voneinander in dem aktiven Bereich 18 gebildet sind. Der erste und zweite isolierende Film 15, 16 unterteilen den aktiven Bereich 18 in einen Source- 12, Drain- 13 und einen Kanalbereich 14, wobei letzterer zwischen dem Source- 12 und dem Drain-Bereich 13 liegt. Der erste isolierende Film 15 enthält einen Hauptteil 15a, der auf einer unteren Oberfläche des akti­ ven Bereichs 18 mit einer ersten Breite und einer ersten Höhe gebildet ist, und einen sich davon erstreckenden Teil 15b, der auf einer unteren Ober­ fläche des Source-Bereichs 12 gebildet ist. Der sich erstreckende Teil 15b mit einer zweiten Höhe, die geringer ist als die erste Höhe, verläuft vom Hauptteil 15a weg und entgegengesetzt zur Richtung des Kanalbereichs. Der zweite isolierende Film 16 enthält einen Hauptteil 16a, der an der un­ teren Oberfläche des aktiven Bereichs mit einer ersten Breite und einer er­ sten Höhe gebildet ist, sowie einen sich davon erstreckenden Teil 16b, der auf einer unteren Oberfläche des Drain-Bereichs 13 gebildet ist. Der sich erstreckende Teil 16b mit einer zweiten Höhe, die geringer ist als die erste Höhe, verläuft vom Hauptteil 16a weg in einer Richtung entgegengesetzt zum Kanalbereich 14. Auf einem Gate-Isolator 19 auf der Oberfläche des aktiven Bereichs zwischen den beiden isolierenden Bereichen 15a, 16a ist eine Gate-Elektrode 17 gebildet. In diesem Fall befinden sich die oberen Oberflächen der Hauptteile 15a und 16a unter der Oberfläche des aktiven Bereichs 18. Der aktive Bereich kann auch im Substrat liegen und sich bis zu dessen Oberfläche erstrecken.
Die Fig. 6a-6f zeigen Strukturquerschnitte zur Erläuterung von Ver­ fahrensschritten zur Herstellung eines MOSFET′s in Übereinstimmung mit dem zweiten Ausführungsbeispiel der Erfindung. Wie in Fig. 6a ge­ zeigt, werden auf einem Halbleitersubstrat 20 aufeinanderliegend ein er­ ster isolierender Film 21 und ein zweiter isolierender Film 22 gebildet. Der zweite isolierende Film 22 wird so strukturiert, daß Teile des zweiten iso­ lierenden Films 22, die eine vorbestimmte Breite aufweisen, entfernt wer­ den. Er dient dann als Maske. Der erste isolierende Film 21 wird ebenfalls bis zu einer vorbestimmten Tiefe entfernt, um Ausnehmungen zu bilden, wie in der Fig. 6a gezeigt, und zwar unter Verwendung der obigen Maske. In diesem Fall wird eine Kanaltiefe des MOSFET′s durch das Entfernen des ersten isolierenden Films 21 bis zu der vorbestimmten Tiefe festgelegt.
Bezugnehmend auf Fig. 6b wird auf die gesamte Oberfläche des Sub­ strats 20 Polysilicium aufgebracht, das selektiv weggeätzt wird, um erste Seitenwandstücke 23 an beiden Seiten der Ausnehmungen zu bilden. Fer­ ner wird ein dritter isolierender Film auf die gesamte Oberfläche des Sub­ strats 20 einschließlich der Seitenwandstücke 23 aufgebracht, der dann selektiv weggeätzt wird, um zweite Seitenwandstücke 24 an den Seiten der jeweiligen ersten Seitenwandstücke 23 zu bilden. Vorzugsweise bestehen die zweiten Seitenwandstücke 24 aus demselben Material wie der zweite isolierende Film 22.
Wie in Fig. 6c gezeigt, wird der erste isolierende Film 21 ein weiteres mal bis zu einer vorbestimmten Tiefe entfernt bzw. geätzt, indem der zweite iso­ lierende Film 22 und die ersten und zweiten Seitenwandstücke 23, 24 als Masken benutzt werden. In diesem Fall ist die erreichte Tiefe beim zweiten Entfernen des ersten isolierenden Films 21 z. B. identisch mit der erreich­ ten Tiefe beim ersten Entfernen.
Wie in Fig. 6d gezeigt, werden die ersten Seitenwandstücke 23 und zum drittenmal der erste isolierende Film 21 entfernt, indem der verbleibende zweite isolierende Film 22 und die zweiten Seitenwandstücke 24 als Ätz­ masken benutzt werden, wobei ein unterer Teil des ersten isolierenden Films 21 unter den ersten Seitenwandstücken 23 verbleibt. Zwischen den zweiten Seitenwandstücken 24 wird der erste isolierende Film 21 vollstän­ dig entfernt.
Fremdionen werden nun zum erstenmal in die freigelegten Oberflächen des Substrats 20 injiziert, die dann diffundieren, um unter der Oberfläche des Substrats 20 Wannen 25 zu bilden. In diesem Fall wird ein Bereich, der mit Bor (B)-Ionen dotiert wird, zum P-Wannenbereich, und ein Bereich, der mit Phosphor (P)-Ionen dotiert wird, zum N-Wannenbereich.
Bezugnehmend auf Fig. 6e werden der verbleibende zweite isolierende Film 22 und die zweiten Seitenwandstücke 24 entfernt, wonach eine Epita­ xieschicht 26 bis zu der Oberfläche des verbleibenden ersten isolierenden Films 21 aufwächst, wobei dazu die Wannen 25 als Zuchtkerne benutzt werden. Die gewachsene Epitaxieschicht 26 wird mittels eines Ätzprozes­ ses planarisiert, in die dann zum zweitenmal Fremdionen injiziert werden, um eine Verunreinigungskonzentration in der Epitaxieschicht 26 einzu­ stellen. Die Fremdionen werden ein drittes mal injiziert, um die charakte­ ristischen Eigenschaften der Epitaxieschicht 26 in einem Transistor fest­ zulegen.
Wie in Fig. 6f gezeigt, wird auf der Oberfläche der gewachsenen Epitaxie­ schicht 26 zwischen den verbleibenden ersten isolierenden Filmen 21 bzw. 15a, 16a eine Gate-Elektrode 27 gebildet. Die Fremdionenwerden ein vier­ tesmal in die gewachsene Epitaxieschicht 26 injiziert, wobei die Gate-Elektrode 27 als Maske verwendet wird, um einen Source-Bereich 28 und einen Drain-Bereich 29 zu bilden.
Die Struktur und das Verfahren zur Herstellung eines MOSFET′s in Über­ einstimmung mit der Erfindung weisen folgende Vorteile auf.
Erstens verhindert eine Barriere zwischen dem Source-Bereich und dem Drain-Bereich, die durch einen isolierenden Film gebildet ist, das Problem des Durchgriffeffekts, wodurch eine maximale Reduktion der Kanallänge erreicht wird. Zweitens hilft die Reduktion des elektrischen Felds im Drain-Bereich die Zuverlässigkeit des Bauelements zu verbessern. Drit­ tens vereinfachen die vergrößerten Keimbereiche für das Epitaxiewachs­ tum den Herstellungsprozeß.

Claims (14)

1. MOSFET mit:
einem Substrat (11), einem aktiven Bereich (18) auf dem Substrat (11) und einem ersten (15) sowie einem zweiten (16) in einem Abstand voneinander liegenden isolierenden Film im aktiven Bereich (18), die diesen in einen Source- (12), einen Drain- (13) und einen Kanalbereich (14) unterteilen, wobei der Kanalbereich (14) zwischen dem Source- (12) und dem Drainbe­ reich (13) liegt; sowie mit einem dritten isolierenden Film (19) auf dem ak­ tiven Bereich (18) zwischen dem ersten (15) und zweiten (16) isolierenden Film, auf dem sich eine Gateelektrode (17) befindet.
2. MOSFET nach Anspruch 1, bei dem der erste (15) und zweite (16) iso­ lierende Film am Boden des aktiven Bereichs (18) liegen.
3. MOSFET nach Anspruch 1 oder 2, bei dem die oberen Oberflächen des ersten (15) und zweiten (16) isolierenden Films unterhalb der oberen Oberfläche des aktiven Bereichs (18) liegen.
4. MOSFET nach irgendeinem vorangegangenen Anspruch, bei dem sich der erste isolierende Film (15) über das Substrat (11) in einer zum Ka­ nalbereich (14) entgegengesetzten Richtung ausbreitet.
5. MOSFET nach irgendeinem vorangegangenen Anspruch, bei dem der erste isolierende Film (15) einen ersten Teil (15a) mit einer ersten Höhe und einen zweiten Teil (15b) mit einer zweiten Höhe aufweist, wobei der zweite Teil (15b) vom ersten Teil (15a) in einer zum Kanalbereich (14) ent­ gegengesetzten Richtung wegverläuft.
6. MOSFET nach irgendeinem vorangegangenen Anspruch, bei dem sich der zweite isolierende Film (16) über dem Substrat (11) in einer zum Kanalbereich (14) gegengesetzten Richtung ausbreitet.
7. MOSFET nach irgendeinem vorangegangenen Anspruch, bei dem der zweite isolierende Film (16) einen ersten Teil (16a) mit einer ersten Hö­ he und einen zweiten Teil (16b) mit einer zweiten Höhe aufweist, wobei der zweite Teil (16b) vom ersten Teil (16a) in einer zum Kanalbereich entge­ gengesetzten Richtung wegverläuft.
8. Verfahren zur Herstellung eines MOSFET′s mit folgenden Schritten:
  • - aufeinanderliegende Bildung eines ersten (21) und zweiten (22) iso­ lierenden Films auf einem Halbleitersubstrat (20);
  • - Entfernen eines Teils des zweiten isolierenden Films (22) zur Bil­ dung einer ersten Ausnehmung;
  • - Entfernen eines Teils des ersten isolierenden Films (21), korrespon­ dierend mit der ersten Ausnehmung, zur Bildung einer zweiten Ausneh­ mung im ersten isolierenden Film (21);
  • - Bildung von ersten Seitenwandstücken (23) an beiden Seiten der Ausnehmungen;
  • - Bildung von zweiten Seitenwandstücken (24) an den ersten Seiten­ wandstücken (23);
  • - Entfernen der ersten Seitenwandstücke (23) und des darunterlie­ genden Teils des ersten isolierenden Films (21) sowie des zwischen den zweiten Seitenwandstücken (24) liegenden Teils des ersten Isolationsfilms (21), um die korrespondierende Oberfläche des Substrats (20) freizulegen;
  • - Injektion von ersten Fremdionen durch die freigelegte Substratober­ fläche hindurch und Diffusion der Fremdionen zur Bildung von Wannen (25) im Substrat (20);
  • - Entfernen der verbleibenden Teile des zweiten isolierenden Films (22) und der zweiten Seitenwandstücke (24), sowie Züchten einer Epitaxie­ schicht (26) auf dem Substrat (20);
  • - Bildung einer Gateisolationsschicht (30) auf der Epitaxieschicht (26);
  • - Bildung einer Gateelektrode (27) auf der Gateisolationsschicht (30);
und
  • - Injektion von zweiten Fremdionen in die Epitaxieschicht (26) unter Benutzung der Gateelektrode (27) als Maske zur Bildung eines Source (28)- und eines Drainbereichs (29).
9. Verfahren nach Anspruch 8, bei dem die ersten Seitenwandstücke (23) aus Polysilicium gebildet sind.
10. Verfahren nach Anspruch 8 oder 9, bei dem die zweiten Seitenwand­ stücke (23) und der zweite isolierende Film (22) aus demselben Material gebildet sind.
11. Verfahren nach irgendeinem vorangegangenen Anspruch, bei dem die Epitaxieschicht (26) auf der Oberfläche des ersten isolierenden Films (21) gezüchtet wird.
12. Verfahren nach irgendeinem vorangegangenen Anspruch, bei dem durch das Entfernen der verbleibenden Teile des zweiten isolierenden Films (22) und der zweiten Seitenwandstücke (24) ein erstes und zweites isolierendes Element auf dem Substrat gebildet werden.
13. Verfahren zur Herstellung eines MOSFETs mit folgenden Schritten:
  • - aufeinanderliegende Bildung eines ersten (21) und eines zweiten (22) isolierenden Films auf einem Halbleitersubstrat (20);
  • - Entfernen eines Teils des zweiten isolierenden Films (22) zur Bil­ dung einer ersten Ausnehmung;
  • - Entfernen eines Teils des ersten isolierenden Films (21), korrespon­ dierend mit der ersten Ausnehmung, zur Bildung einer zweiten Ausneh­ mung im ersten isolierenden Film (21);
  • - Bildung von ersten Seitenwandstücken (23) an beiden Seiten der Ausnehmung;
  • - Bildung von zweiten Seitenwandstücken (24) an den ersten Seiten­ wandstücken (23);
  • - Ätzen des ersten isolierenden Films (21) bis herab zu einer vorbe­ stimmten Tiefe unter Verwendung des zweiten isolierenden Films (22) und der ersten und zweiten Seitenwandstücke (23, 24) als Ätzmasken;
  • - Entfernen der ersten Seitenwandstücke (23) und des darunterlie­ genden Teils des ersten isolierenden Films (21) bis herab zu einer vorbe­ stimmten Tiefe bei gleichzeitiger vollständiger Entfernung des ersten iso­ lierenden Films (21) zwischen den zweiten Seitenwandstücken (24) bis herab zur Oberfläche des Substrats (20);
  • - Injektion von ersten Fremdionen durch die freigelegte Substratober­ fläche hindurch und Diffusion der Fremdionen zur Bilden von Wannen (25) im Substrat (20);
  • - Entfernen der verbleibenden Teile des zweiten isolierenden Films (22) und der zweiten Seitenwandstücke (24), sowie Züchten einer Epitaxie­ schicht (26) wenigstens auf dem Substrat (20);
  • - Bildung einer Gate-Isolationsschicht (30) auf der Epitaxieschicht (26);
  • - Bildung einer Gate-Elektrode (27) auf der Gate-Isolationsschicht (30); und
  • - Injektion von zweiten Fremdionen in die Epitaxieschicht (26) unter Benutzung der Gate-Elektrode (27) als Maske zur Bildung eines Source (28)- und eines Drain-Bereichs (29).
DE19702346A 1996-06-10 1997-01-23 MOSFET-Struktur und Verfahren zu deren Herstellung Expired - Fee Related DE19702346B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1996-20640 1996-06-10
KR1019960020640A KR100226794B1 (ko) 1996-06-10 1996-06-10 모스펫 제조방법

Publications (2)

Publication Number Publication Date
DE19702346A1 true DE19702346A1 (de) 1997-12-11
DE19702346B4 DE19702346B4 (de) 2005-06-23

Family

ID=19461339

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702346A Expired - Fee Related DE19702346B4 (de) 1996-06-10 1997-01-23 MOSFET-Struktur und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (2) US5831308A (de)
JP (1) JP2945961B2 (de)
KR (1) KR100226794B1 (de)
DE (1) DE19702346B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477915B1 (ko) * 1998-06-30 2005-06-08 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6958516B2 (en) * 2004-01-08 2005-10-25 International Business Machines Corporation Discriminative SOI with oxide holes underneath DC source/drain
US7078722B2 (en) * 2004-09-20 2006-07-18 International Business Machines Corporation NFET and PFET devices and methods of fabricating same
US7271453B2 (en) * 2004-09-20 2007-09-18 International Business Machines Corporation Buried biasing wells in FETS
US7666721B2 (en) * 2006-03-15 2010-02-23 International Business Machines Corporation SOI substrates and SOI devices, and methods for forming the same
CN102820320B (zh) * 2011-06-09 2015-03-04 中芯国际集成电路制造(北京)有限公司 半绝缘体上硅半导体器件及其制造方法
US10491094B2 (en) 2014-02-17 2019-11-26 Nippon Steel Corporation Eddy current retarder with electricity generating function

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4753896A (en) * 1986-11-21 1988-06-28 Texas Instruments Incorporated Sidewall channel stop process
US5185535A (en) * 1991-06-17 1993-02-09 Hughes Aircraft Company Control of backgate bias for low power high speed CMOS/SOI devices
JP3058954B2 (ja) * 1991-09-24 2000-07-04 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
US5340754A (en) * 1992-09-02 1994-08-23 Motorla, Inc. Method for forming a transistor having a dynamic connection between a substrate and a channel region

Also Published As

Publication number Publication date
US5831308A (en) 1998-11-03
KR100226794B1 (ko) 1999-10-15
DE19702346B4 (de) 2005-06-23
JPH1012741A (ja) 1998-01-16
US6080609A (en) 2000-06-27
KR980006498A (ko) 1998-03-30
JP2945961B2 (ja) 1999-09-06

Similar Documents

Publication Publication Date Title
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69528717T2 (de) Randabschlussmethode und Struktur für Leistungs-MOSFET
DE3019850C2 (de)
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE69122043T2 (de) Vertikaler SOI-Feldeffekttransistor und dessen Herstellungsprozess
DE69931890T2 (de) Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE19509846A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69231484T2 (de) Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ
DE19705302A1 (de) Verfahren zum Bilden von MOS- und Bipolartransistoren
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE19543389C2 (de) Verfahren zur Herstellung eines Transistors
DE69032074T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE19832552B4 (de) Halbleitereinrichtung mit Hohlraum zwischen der Gate-Elektrode und dem Halbleitersubstrat sowie zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE69226569T2 (de) Selbstjustierender Polysilizium-T-Gatekontakt

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee