DE19644972C2 - Halbleiterspeicher und Verfahren zur Herstellung eines Halbleiterspeichers - Google Patents

Description

Die Erfindung bezieht sich auf einen Halbleiterspeicher und insbesondere auf einen Silizium-auf-Isolator-Speicher der im Oberbegriff des Anspruchs 1 genannten Art, insbesondere zur Herstellung von dynamischen Direktzugriffsspeichern (DRAM) mit verbesserten Betriebseigenschaften, die beispielsweise einen Betrieb mit höheren Geschwindigkeiten und mit größerer Unempfindlichkeit gegenüber "weichen Fehlern" einschließen, sowie auf ein Verfahren zur Herstellung eines derartigen Halbleiterspeichers.

Dynamische Direktzugriffsspeicher schließen eine Matrix von Ladungsspeicherkondensatoren und eine entsprechende Matrix von Übertragungs- Feldeffekttransistoren ein, die als Schalter verwendet werden, um selektiv einzelne der Ladungsspeicherkondensatoren mit zugehörigen Bitleitungen während der Daten-, Schreib- und Leseoperationen zu koppeln. Eine typische dynamische Direktzugriffsspeicherzelle schließt einen Ladungsspeicherkondensator und einen Übertragungs-Feldeffekttransistor (FET) ein, von dem ein Source-/Drain-Bereich mit einer Bitleitung verbunden ist, während ein zweiter Source-/Drain-Bereich mit einer Elektrode des Ladungsspeicherkondensators verbunden ist. Für dynamische Direktzugriffsspeicher mit hoher Dichte werden der Übertragungs-FET und der Ladungsspeicherkondensator klein gemacht und dicht aneinander gepackt. Benachbarte DRAM-Zellen werden so eng wie möglich gepackt. Die dichte Packung der DRAM- Zellen wird dadurch erleichtert, daß laterale Bauteilisolationsstrukturen, wie z. B. Feldoxydbereiche, zwischen benachbarten Zellen eingefügt werden. Die Breiten und Dicken der Feldoxyd-Isolationsbereiche werden vorzugsweise optimiert, um eine parasitäre Transistorwirkung zwischen den Source-/Drain-Bereichen von benachbarten Feldeffekttransistoren zu einem Minimum zu machen. Wenn die Feldoxydbereiche breiter gemacht werden, so vergrößert dies die Länge der parasitären FET-Kanäle, die unter den Feldoxyd-Isolationsbereichen verlaufen, wodurch die Bauteilisolation vergrößert und die Wahrscheinlichkeit einer parasitären Transistorwirkung verringert wird. Selbstverständlich verringert die Verwendung breiterer Feldoxydbereiche die Dichte des resultierenden DRAM's, so daß die Auswahl der Breite der Feldoxydbereiche einen Kompromiß darstellt, um das Betriebsverhalten zu einem Optimum zu machen. Wenn die Feldoxydbereiche dicker gemacht werden, so vergrößert dies die Trennung zwischen den Verdrahtungsleitungen auf der Oberseite der Feldoxydbereiche und den Kanälen der parasitären Feldeffekttransistoren, wodurch wiederum die parasitäre Transistorwirkung verringert wird. Es ist jedoch schwierig, dicke Feldoxydbereiche herzustellen, ohne daß die Feldoxydbereiche breiter gemacht werden. Es sind kleinere wirkungsvollere Bauteilisolationsstrukturen erwünscht, um die Dichte und die Betriebsleistung moderner DRAM-Strukturen zu verbessern.

Es könnten auch andere Merkmale der DRAM-Struktur modifiziert werden, um das DRAM-Betriebsverhalten zu verbessern. Ein besonderer Aspekt der DRAM- Betriebsleistung, der verbessert werden könnte, ist die Schaltgeschwindigkeit der Übertragungs-Feldeffekttransistoren, die dadurch vergrößert werden kann, daß die parasitäre Kapazität verringert wird, die mit den Source-/Drain-Bereichen der Feldeffekttransistoren gekoppelt ist. Einige der Quellen der parasitären Kapazität, die mit den Source-/Drain-Bereichen des Feldeffekttransistors gekoppelt sind, ergeben sich aus den Kapazitäten, die mit den P/N-Grenzschichten zwischen den Source- /Drain-Bereichen und verschiedenen dotierten Bereichen verbunden sind, die benachbart zu den Source-/Drain-Bereichen gebildet sind. In vielen Fällen wird die körperliche Isolation, die durch die Feldoxyd-Isolationsbereiche geschaffen wird, dadurch vergrößert, daß Ionen unter den Feldoxydbereichen implantiert werden, um die Schwellenwertspannung des parasitären Feldeffekttransistors zu vergrößern, wodurch die Wahrscheinlichkeit einer parasitären Transistorwirkung verringert wird. Die Kanalstopper-Implantationen weisen typischerweise den entgegengesetzten Leitungstyp gegenüber den Source-/Drain-Implantationen auf, so daß P/N- Grenzschichten an der Grenzfläche zwischen den Source-/Drain-Bereichen und den Kanalstopperbereichen gebildet werden. Die Kapazität dieser P/N-Grenzschichten ist mit den Source-/Drain-Bereichen der Übertragungs-Feldeffekttransistoren gekoppelt, wodurch die Schaltgeschwindigkeit der Übertragungs-Feldeffekttransistoren verringert wird. Andere Merkmale der FET-Ausbildung können ebenfalls zu vergrößerten Pegeln an parasitärer Kapazität führen, die mit den Source-/Drain-Bereichen der Übertragungs-Feldeffekttransistoren der DRAM's gekoppelt ist. Um kurze Kanaleffekte in sehr kleinen Feldeffekttransistoren zu begrenzen, wird eine Implantation (eine "Durchschlags"- oder "Anti-Durchschlags"-Implantation) von Dotierungsmitteln vom P- Leitungstyp unter dem Kanalbereich des Feldeffekttransistors in das leicht dotierte Substrat vom P-Leitungstyp hergestellt, wie es üblicherweise bei DRAM's verwendet wird. Die Anti-Durchschlags-Implantation erfolgt allgemein so, daß sie eine Spitzenkonzentration an oder gerade unter der Unterkante der Source-/Drain- Implantationen hat. Auch hier bilden die Source-/Drain-Bereiche allgemein eine P/N- Grenzschicht mit der Anti-Durchschlag-Implantation, und die Kapazität dieser P/N- Grenzschichten kann die Schaltgeschwindigkeit der Übertragungs- Feldeffekttransistoren weiter verringern.

Eine Strategie zur Verbesserung der Wirksamkeit von Feldisolationsbereichen und zur Verringerung parasitärer Kapazitäten besteht darin, Siliziumsubstrate mit eingebetteten Oxydbereichen, d. h. Silizium-auf-Isolator-(SOI-)Substrate, zur Herstellung der DRAM's zu verwenden. Ein derartiger DRAM ist in der Veröffentlichung von Kim et al, A High Performance 16M DRAM on a Thin Film SOI, 1995, Symposium an VLSI, Seiten 143-­ 144 (1995), beschrieben. Typischerweise schließen SOI-Substrate einen Sllizium- Substratkörper mit einer relativ dünnen Schicht aus Siliziumoxyd, die durch eine dünne Oberflächenschicht aus kristallinem Silizium auf einer Oberfläche des Substrates bedeckt ist, ein. In einem solchen SOI-DRAM sind die Übertragungs- Feldeffekttransistoren und die Ladungsspeicherkondensatoren, die die Zellen des DRAM bilden, auf der Oberflächenschicht aus kristallinem Silizium ausgebildet, und die eingebettete Siliziumoxydschicht trennt die Silizium-Oberflächenschicht von dem Silizium-Substratkörper. Feldoxyd-Isolationsbereiche werden durch die Oberflächen- Siliziumschicht hindurch ausgebildet und erstrecken sich nach unten hin zu der eingebetteten Siliziumoxydschicht, so daß die aktiven Bauteilbereiche des DRAM seitlich durch die Feldoxydbereiche und vertikal durch den eingebetteten Siliziumoxydbereich eingeschlossen sind. Weil die aktiven Bauteilbereiche vollständig innerhalb von Isolatoren eingeschlossen sind, sind Kanalstopper-Implantationen typischerweise unnötig, wodurch diese Quelle für parasitäre Kapazitäten von den Übertragungs-Feldeffekttransistoren des SOI-DRAM entfernt sind. Die Verwendung einer eingebetteten Oxydstruktur ergibt den weiteren Vorteil, daß die Rate der "weichen Fehler" in dem resultierenden SOI-DRAM verringert wird.

Ein Nachteil der DRAM-Struktur, die in der Veröffentlichung von Kim et al beschrieben ist, besteht darin, daß die DRAM-Struktur vollständig oberhalb der dünnen Siliziumoberflächenschicht ausgebildet ist. Als Folge dieser Konstruktionsauswahl wird die Kapazität für die DRAM-Struktur vollständig durch eine gestapelte Überstruktur gebildet, die auf einer Isolierschicht ausgebildet wird, die das Substrat bedeckt. Eine derartige gestapelte Kondensatorstruktur macht die Oberflächentopographie des DRAM in einer derartigen Weise uneben, daß es weitere, eine hohe Auflösung erfordernde Verarbeitungsschritte mit begrenzter Fokussiertiefencharakteristik schwierig macht. Ein weiterer Nachteil der Verwendung einer gestapelten Kondensator-Überstruktur als Ladungsspeicherkondensator der DRAM's besteht darin, daß die Struktur nicht ohne weiteres auf höhere DRAM-Dichten reduziert werden kann, ohne daß die DRAM-Oberflächentopographie noch unebener gemacht wird.

Aus der US-A-5 512 501 ist ein Halbleiterspeicher vom Silizium-auf-Isolator-Typ bekannt, bei dem ein Speicherkondensator dadurch gebildet ist, daß Gräben durch die Silizium-Oberflächenschicht, durch die eingebettete Isolierschicht und in das darunterliegende Substrat geätzt werden. Eine Kondensatorelektrode ist hierbei durch die Wandung des Grabens in der eingebetteten Isolierschicht und dem Substrat gebildet, wobei auf diese Wandung ein Dielektrikum und eine nachfolgende zweite Elektrode aufgebracht ist. Bei dem zur Bildung des Grabens erforderlichen Ätzschritt besteht die Gefahr, daß die sehr dünne Silizium-Oberflächenschicht beschädigt wird, sofern nicht entsprechende Schutzmaßnahmen getroffen werden.

Weiterhin ist aus der US-A-5 442 584 ein Halbleiterspeicher bekannt, bei dem die Kondensatoren ebenfalls in Gräben angeordnet sind, wobei die Grabenwand wiederum eine erste Elektrode eines ersten Kondensators bildet. Auf der Grabenwand ist ein Dielektrikum angeordnet, über dem eine zweite Kondensatorelektrode ausgebildet ist, die ebenfalls eine grabenförmige Vertiefung aufweist, auf deren Innenwand ein zweites Dielektrikum und eine dritte Kondensatorelektrode ausgebildet ist, um in den in dem Substrat ausgebildeten Gräben zwei parallelgeschaltete Kondensatoren zur Vergrößerung der Kapazität zu bilden. Hierbei handelt es sich nicht um eine SOI- Struktur, und die Source-Bereiche jedes Zellentransistors und einer der Kondensatorelektroden werden durch eine einzige Schicht gebildet.

Der Erfindung liegt die Aufgabe zugrunde, einen Halbleiterspeicher der eingangs genannten Art und insbesondere eine SOI-DRAM-Struktur zu schaffen, die eine größere Flexibilität bei der Konstruktion der Kondensatorstrukturen ergibt, und es soll weiterhin ein Verfahren zur Herstellung einer derartigen Struktur geschaffen werden.

Diese Aufgabe wird durch die im Anspruch 1 bzw. 8 angegebenen Merkmale gelöst.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den jeweiligen Unteransprüchen.

Gemäß bevorzugter Ausführungsformen der vorliegenden Erfindung werden Vorteile dadurch erzielt, daß ein Ladungsspeicherkondensator geschaffen wird, der sich in die dünne Siliziumschicht an der Oberfläche des SOI-DRAM's erstreckt. Eine derartige Struktur ergibt einen höheren Wert der DRAM-Zellenkapazität, ohne daß eine aufwendigere Überstruktur erforderlich ist.

Gemäß einem Grundgedanken der vorliegenden Erfindung wird ein Silizium-auf- Isolator-Speicher geschaffen, der ein Substrat mit einer Silizium-Oberflächenschicht aufweist, die eine eingebettete Siliziumoxydschicht abdeckt, wobei Feldisolations­ bereiche auf der Oberfläche des Substrates gebildet sind und die Feldisolations­ bereiche sich durch die Silizium-Oberflächenschicht hindurch erstrecken und mit der eingebetteten Siliziumoxydschicht in Kontakt stehen. Die Feldisolationsbereiche definieren aktive Bauteilbereiche auf der Silizium-Oberflächenschicht. Erste und zweite Source-/Drain-Bereiche sind in einem aktiven Bauteilbereich ausgebildet, wobei die ersten und zweiten Source-/Drain-Bereiche einen Kanalbereich in der Silizium-Oberflächenschicht bilden. Eine Gateoxydschicht befindet sich auf dem Kanalbereich, und eine Gateelektrode ist auf der Gateoxydschicht angeordnet. Eine auf der Silizium-Oberflächenschicht angeordnete Isolierschicht deckt die Gateelektrode und die Feldisolationsbereiche ab. Ein Graben ist durch die Isolierschicht, den ersten Source-/Drain-Bereich und durch die Silizium- Oberflächenschicht hindurch ausgebildet und erstreckt sich in die eingebettete Siliziumoxydschicht. Eine untere Kondensatorelektrode erstreckt sich in den Graben, wobei sich eine dielektrische Schicht auf der unteren Kondensator­ elektrode befindet und über dieser eine obere Kondensatorelektrode angeordnet ist.

Gemäß einem weiteren Grundgedanken der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterspeichers geschaffen, das die Schaffung eines Substrats mit einer Silizium-Oberflächenschicht und einer eingebetteten Isolierschicht unter der Silizium-Oberflächenschicht aufweist. Feldisolations­ strukturen werden in und auf der Silizium-Oberflächenschicht ausgebildet, wodurch aktive Bauteilbereiche auf der Silizium-Oberflächenschicht gebildet werden. Eine Oxydschicht wird auf den aktiven Bauteilbereichen des Substrates ausgebildet, und Gateelektroden werden auf der Oxydschicht ausgebildet. In der Oberflächenschicht aus Silizium werden erste und zweite Source-/Drain-Bereiche ausgebildet, und eine Isolierschicht wird über den Gateelektroden abgeschieden. Eine Maske wird über der Isolierschicht ausgebildet und weist Öffnungen über den ersten Source-/Drain- Bereichen auf, worauf Gräben durch die Isolierschicht, die Silizium- Oberflächenschicht und in die eingebettete Isolierschicht geätzt werden. Das Verfahren wird mit einer Abscheidung einer ersten Schicht aus Polysilizium zur Auskleidung der Gräben und nachfolgendes Bilden eines Musters auf der ersten Schicht aus Polysilizium fortgesetzt, um zumindest teilweise untere Kondensatorelektroden zu bilden, worauf eine dielektrische Schicht über der unteren Kondensatorelektrode abgeschieden wird und nachfolgend eine zweite Schicht aus Polysilizium abgeschieden wird, wodurch die oberen Kondensator- Elektroden gebildet werden.

Die Erfindung wird im folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen noch näher erläutert.

In der Zeichnung zeigen:

Fig. 1 bis 5 eine schematische Darstellung von Verfahrensschritten zur Ausbildung eines DRAM auf einem SOI-Substrat,

Fig. 6 eine abgeänderte Konfiguration eines SOI-DRAM.

Übliche Silizium-auf-Oxyd-(SOI-)DRAM-Strukturen beruhen auf der Verwendung von gerippten Kondensatorelektroden, die sich nicht unter die Oberfläche des Substrats erstrecken. Im Gegensatz hierzu ergeben besonders bevorzugte Ausführungsbeispiele der vorliegenden Erfindung einen DRAM, der einen Ladungsspeicher­ kondensator aufweist, der zumindestens teilweise in dem SOI- Substrat ausgebildet ist. Beispielsweise kann ein Graben durch einen der Source-/Drain-Bereiche des Übertragungs-Feldeffekt­ transistors ausgebildet werden, und eine aus dotierten Poly­ silizium bestehende Elektrode wird zumindestens teilweise im Inneren des Grabens ausgebildet. Selbst wenn sich dieser Graben vollständig durch den eingebetteten Oxydbereich und in Kontakt mit dem Silizium-Substratkörper erstreckt, wird die Kapazität des Source-/Drain-Bereiches in Kontakt mit der unteren Elektrode des Graben-Kondensators nicht in einer Weise vergrößert, die die Schaltgeschwindigkeit des Übertragungs-FET in unerwünschter Weise beeinflußt.

Ein Silizium-auf-Isolator-(SOI-)DRAM weist eine Schicht aus eingebettetem Oxyd, die durch eine dünne Schicht aus kristal­ linem Silizium auf der Oberfläche eines Silizium-Substratkörpers bedeckt ist, auf. Feldoxydbereiche werden so ausgebildet, daß sie sich durch die dünne kristalline Silizium-Oberflächenschicht hindurch und in Kontakt mit der eingebetteten Oxydschicht er­ strecken. Die Übertragungs-Feldeffekttransistoren für den DRAM werden in den aktiven Bereichen zwischen den Feldoxydbereichen ausgebildet, wobei die Gateoxydschichten, die Polysilizium-Gate­ elektroden und die Source-/Drain-Bereiche in und auf der dünnen Silizium-Oberflächenschicht des SOI-Substrates ausgebildet werden. Bei bevorzugten Ausführungsformen der Erfindung wird ein Graben durch eine der Source-/Drain-Bereiche jedes der Übertragungs-Feldeffekttransistoren hindurch geätzt. Eine Schicht aus dotiertem Polysilizium wird zur Auskleidung des Grabens derart vorgesehen, daß die dotierte Polysiliziumschicht in elektrischen Kontakt mit dem Source-/Drain-Bereich des Über­ tragungs-Feldeffekttransistors steht. Die dotierte Polysilizium­ schicht wird mit einem derartigen Muster versehen, daß zumindest ein Teil der unteren Elektroden eines Ladungsspeicherkonden­ sators für den DRAM gebildet wird. Die untere Elektrode wird mit einer dünnen Dielektrikum-Schicht und mit einer oberen Elektrode aus dotiertem Polysilizium oder anderem leitenden Material bedeckt. Vorzugsweise erstreckt sich der Graben oder die Senke für die untere Kondensatorelektrode durch die eingebettete Oxydschicht hindurch und kann sich in den Silizium­ körper erstrecken. Der resultierende Ladungsspeicherkondensator weist ein niedrigeres Profil als ein entsprechender Kondensator auf, der ausschließlich aus einer gerippten Überstruktur beruht.

Bevorzugte Ausführungsformen der vorliegenden Erfindung erge­ ben einen DRAM, der auf einem Substrat mit einer eingebetteten Oxydschicht ausgebildet ist. Geeignete Substrate können durch eine Vielzahl von Techniken hergestellt werden, die beispiels­ weise "SIMOX" (Trennung durch implantierten Sauerstoff) und durch Verbinden hergestellte SOI-Substrate einschließen, bei denen Schichten aus kristallinem Silizium und Siliziumoxyd körperlich an einem Silizium- oder anderem Substrat befestigt werden, wobei in manchen Fällen eine elektrostatische Adhäsion zwischen den Siliziumoxydschichten verwendet wird. Eine zusätz­ liche Strategie zur Ausbildung von Silizium-auf-Isolator- Strukturen besteht in der Kristallisierung einer amorphen Siliziumschicht, die auf einer Siliziumoxydschicht abgeschieden ist. Diese Technik, die "Zonenschmelz-Rekristallisation" sowie die SIMOX-Technik werden in der Literaturstelle von Wolf, "Silicon Processing for the VLSI Era", Band 2, Prozeßintegra­ tion, Seiten 66-78 (1990) beschrieben, deren Inhalt durch diese Bezugnahme hier aufgenommen wird. In manchen Fällen ist es vorzuziehen, Substrate mit Hilfe der SIMOX-Technik herzustellen, weil diese Ähnlichkeiten zu den Verarbeitungstechniken hat, die typischerweise bei der Halbleiterverarbeitung verwendet werden. Die SIMOX-Technik wird durch die bessere Verfügbarkeit von eine hohe Energie aufweisenden Hochstrom-Implantationsgeräten erleichtert.

Fig. 1 zeigt einen SOI-DRAM in einer Zwischenstufe der Herstellung. Ein Silizium-Substratkörper 10 weist eine in dem Substrat eingebettete Siliziumoxydschicht 12 auf. Die Siliziumoxydschicht 12 kann eine Dicke von ungefähr 100 bis 500 nm in Abhängigkeit beispielsweise von der Energieverteilung der Sauerstoffionen aufweisen, die in das Substrat implantiert werden, wenn der SIMOX-Prozeß verwendet wird. Die obere Begrenzung der eingebetteten Oxydschicht kann in einer Tiefe von ungefähr 100 bis 300 nm oder mehr liegen. Selbstverständlich können sich, wenn andere Techniken zur Herstellung des Substrates verwendet werden, oder wenn das SIMOX-Verfahren abgeändert wird, diese Bedingungen beträcht­ lich ändern. Feldoxybereiche 14 werden in der dünnen Schicht aus kristallinem Silizium ausgebildet, das auf der Oberfläche des Substrates verbleibt, wobei sich diese Bereiche vorzugs­ weise über die gesamte Strecke durch die dünne Siliziumschicht hindurch erstrecken, um mit der eingebetteten Siliziumoxyd­ schicht 12 in Kontakt zu kommen. Die Feldoxydbereiche könnten durch irgendwelche bekannten Verfahren gebildet werden, wobei der dargestellte Feldoxydbereich 14 durch die übliche Technik zur örtlichen Oxidation von Silizium ("LOCOS") gebildet wird. Es ist verständlich, daß in vielen Fällen eine flache Graben­ isolation, bei der Gräben in das Substrat eingeätzt und zumin­ destens teilweise mit Isoliermaterial gefüllt werden, für den hier beschriebenen SOI-DRAM besser geeignet ist.

Falls erforderlich, kann an dieser Stelle des Verfahrens eine Schwellenwert-Einstellimplantation erfolgen, oder alternativ könnte eine Schwellenwert-Einstell-Implantation in die aktiven Bauteilbereiche der Silizium-Oberflächenschicht später in dem DRAM-Herstellungsverfahren durchgeführt werden. Eine Gateoxyd­ schicht 16 wird dann durch eine thermische Oxydation auf den aktiven Bereichen der dünnen Schicht aus Silizium an der Ober­ fläche des Substrates ausgebildet. Polysilizium wird auf der Gateoxydschicht 16 abgeschieden, und die Polysiliziumschicht wird entweder während der Abscheidung oder durch Ionenimplan­ tation und nachfolgende Wärmebehandlung zum Eintreiben dotiert. Die dotierte Polysiliziumschicht wird mit einem Muster versehen, um die Gateelektrode 18 und eine Verdrahtungsleitung 20 zu bilden, die über dem Feldoxydbereich 14 liegt. Obwohl eine einzige Polysiliziumschicht für die Gateelektrode des Über­ tragungs-Feldeffekttransistors gezeigt ist, könnten andere der verschiedenen bekannten Gatekonfigurationen alternativ für die Gateelektrode des dargestellten Feldeffekttransistors verwendet werden. Beispielsweise könnte eine Schicht aus Oxyd über der Polysilizium-Gateelektrode ausgebildet werden, oder es könnte eine mehrschichtige (d. h. Polycid-)Gateelektroden­ struktur verwendet werden.

Als nächstes wird eine Implantation von Dotierungsmitteln, typischerweise eine Verunreinigung vom N-Leitungstyp, und vor­ zugsweise Phosphor durchgeführt, um die Source-/Drain-Bereiche 22, 24 zu schaffen. Wenn es erwünscht ist, eine leicht dotierte Drain-(LDD-)Struktur für die Source-/Drain-Bereiche zu bilden, so wird es bevorzugt, daß Isolier-Abstandsstrukturen entlang der Gateelektroden nach einem anfänglichen vergleichbaren leichten Implantationsschritt gefolgt von einer stärkeren Implantation der gleichen Art von Dotierungsmittel vorgesehen werden. In zumindestens einigen Fällen ist es wünschenswerter, Source-/Drain-Bereiche zu bilden, die von einem gleichförmig dotierten N-Leitungstyp mit einem Gesamt-Dotierungsmittel sind, der unter dem liegt, der bei zumindestens einigen üblichen Haupt-Source-/Drain-Bereichen verwendet wird. Dies ergibt sich daraus, daß die Struktur des SOI-DRAM ein erhebliches Ausmaß von Gitterspannungen in der Oberflächen-Siliziumschicht aufweist, die durch eine Gitterfehlanpassung zwischen der eingebetteten Oxyd- (beispielsweise SiO₂) Schicht und Silizium hervorgerufen werden. Aufgrund der Gitterspannunug, die mit großer Wahrschein­ lichkeit in zumindestens Teilen der Oberflächenschicht aus Silizium vorhanden ist, kann die Implantation von Verunreinigun­ gen noch stärkere Pegel von Gitterschäden erzeugen, als dies typisch ist. Zusätzlich können die Spannungen in dem Gitter verhindern, daß die Wärmebehandlung zum Eintreiben der Implanta­ tion Fehler beseitigt und verlängerte Bemühungen zur Beseitigung dieser Gitterschäden durch Wärmebehandlung können dazu führen, daß sich Gitterfehler vervielfachen oder ausbreiten. Daher ist es wünschenswert, den Pegel der Implantationen zu einem Minimum zu machen, und für geeignete Bauteilgeometrien können Konstruk­ tionskompromisse bestimmen, daß die geringeren Fehlerdichten, die sich bei niedrigeren Dosierungen der Ionenimplantationen ergeben, zu einer verbesserten Betriebsleistung führen, und zwar trotz der geringeren Leitfähigkeit der Source-/Drainbereiche. Weiterhin kann, wie dies weiter unten ausführlicher beschrieben wird, eine Diffusion von einer dotierten Polysiliziumschicht in der unteren Elektrode des Ladungsspeicherkondensators dazu verwendet werden, höhere Dotierungspegel ohne Gitterschäden für zumindest einige der Source-/Drain-Bereiche der DRAM- Feldeffekttransistoren zu erreichen.

Die Implantation von Verunreinigungen in die Source-/Drain- Bereiche 22, 24 und die nachfolgende Wärmebehandlung zum Ein­ treiben der implantierten Verunreinigungen definiert weiterhin einen Kanalbereich 26 unterhalb der Gateelektrode 18. Wie dies schematisch in den Zeichnungen dargestellt ist, sind die akti­ ven Bereiche der Übertragungs-Feldeffekttransistoren eines SOI- DRAM's gemäß den bevorzugten Ausführungsformen der vorliegenden Erfindung seitlich durch Feldoxidationsbereiche 14 und vertikal durch die eingebettete Oxydschicht 12 isoliert. Nachdem die in Fig. 1 gezeigten Verarbeitungsschritte abgeschlossen sind, wird eine relativ dicke Isolierschicht 28 über der Ober­ fläche des Bauteils abgeschieden. Beispielsweise kann als Isolierschicht 28 eine Siliziumoxydschicht durch chemische Abscheidung aus der Dampfphase (CVD) unter Verwendung einer TEOS-(Tetra-Äthyl- Ortho-Silikat-)Gasquelle bis zu einer Dicke von angenähert 300 nm abgeschieden werden. Vorzugsweise wird die Oberfläche der Isolierschicht entweder durch ein Rückätzverfahren oder durch chemisch-mechanisches Polieren eben gemacht. Als nächstes wird eine (in den Figuren nicht gezeigte) Photolack-Ätzmaske über der Isolierschicht ausgebildet, und ein Teil der Isolier­ schicht 28 wird entfernt, wodurch sich eine Öffnung 30 in der Isolierschicht ergibt. Die Isolierschicht 28 wird vorzugsweise in einer im wesentlichen anisotropen Weise durch Ausführen eines reaktiven Ionenätzens (RIE) unter Verwendung von CF₄ als ein Quellengas geätzt, wenn die Isolierschicht Siliziumoxyd ist.

Bei diesem Vorgang wird vorzugsweise ein Teil des Source-/Drain- Bereiches 24 freigelegt, wie dies in Fig. 2 gezeigt ist. Es ist wichtig, daß die Öffnung 30 schmaler ist, als der Source-/Drain-Bereich 24, und daß die Öffnung 30 gegenüber dem Kanal­ bereich 26 um einen ausreichenden Betrag versetzt ist, um sicherzustellen, daß der Source-/Drain-Bereich 24 in der fer­ tigen DRAM-Zelle in annehmbarer Weise als Source-/Drain-Kontakt wirkt. Entweder wird die Photolackmaske, die zum Ätzen der Isolierschicht 28 verwendet wird, für die nachfolgenden Ätz­ schritte an ihrem Platz belassen, oder die Photolack-Maske wird entfernt und die Isolierschicht 28 wird als Maske für die nachfolgenden Schritte des Ätzens des Kondensatorgrabens verwendet. Nachdem die Isolierschicht geätzt wurde, wird die Grabenätzung durch Ätzen durch den Source-/Drain-Bereich 24 vom N-Leitungstyp hindurch fortgesetzt, wobei typischerweise RIE mit einer Mischung von Chlor und Brom führenden Quellen­ gasen, beispielsweise HCl und HBr, verwendet wird. Die einge­ bettete Oxydschicht 12 kann als Ätzstopp für das Ätzen der dünnen Silizium-Oberflächenschicht 14 wirken. Vorzugsweise wird das Ätzen des Grabens dann durch Ätzen durch die einge­ bettete Oxydschicht 12 hindurch fortgesetzt, beispielsweise unter Verwendung von RIE, wobei CF₄ als Quellengas verwendet wird. Der Silizium-Substratkörper 10 kann als Ätzstopp für das Ätzen der eingebetteten Siliziumoxydschicht 12 dienen. Die Struktur an dieser Verarbeitungs-Zwischenstufe ist schematisch in Fig. 3 gezeigt.

Nachdem der Graben gebildet wurde, wird eine Schicht aus Poly­ silizium in einer, einer geeigneten Form angepaßten Weise abge­ schieden, vorzugsweise durch chemische Niederdruck-Dampfab­ scheidung aus einem Silan-Quellengas bei einer Temperatur von ungefähr 600 bis 650°C. Die Schicht wird typischerweise bis zu einer Dicke von ungefähr 150 bis 250 nm abgeschieden und wird in üblicher Weise durch eine Überdeckungs-Ionen­ implantation von Phosphor- oder Arsenionen mit einer Dosis von ungefähr 0,5 bis 2,0 × 10¹⁶/cm² dotiert. In Abhängigkeit von der speziellen Eintreib-Wärmebehandlung, die für die Aktivierung dieser Implantation gewählt wird, ist es möglich, Ionen aus der dotierten Polysiliziumschicht in den Source-/­ Drain-Bereich 24 zu diffundieren, wenn dies erwünscht ist, um die Leitfähigkeit des Source-/Drain-Bereiches 24 zu verbessern.

In vielen Fällen wird jedoch der Eintreib-Wärmebehandlungs­ schritt unter Verwendung eines schnellen thermische Eintreibens bei einer Temperatur zwischen ungefähr 900 bis 100°C für unge­ fähr 10 bis 30 Sekunden durchgeführt. Eine Photolackmaske wird dann auf der Polysiliziumschicht vorgesehen, und ein Ätzschritt wird ausgeführt, um die Erstreckung der unteren Elektrode 32 des Ladungsspeicherkondensators festzulegen. Diese Maske wird dann entfernt, um die in Fig. 4 gezeigte Struktur zu erzeugen.

Die aus dotiertem Polysilizium bestehende untere Elektrode 32 wird dann mit einer Kondensator-Dielektrikumschicht 34 bedeckt. Die Dielektrikumschicht 34 ist vorzugsweise dünn und weist eine Dicke zwischen ungefähr 4 und 20 nm auf. Eine geeignete Di­ elektrikumschicht kann beispielsweise eine Oxydschicht sein, die durch eine Oxidation bei einer Temperatur von zwischen ungefähr 800 und 900°C für ungefähr 5 Minuten gebildet wird. Alternativ kann eine Serie von dünnen Dielektrikumschichten, die aus Siliziumnitrid (ungefähr 7 nm) und Siliziumoxyd (un­ gefähr 2 nm) bestehen und ein Zweischicht-"NO"-Dielektrikum bilden, oder aus einer sehr dünnen Siliziumoxydschicht, Siliziumnitrid und Siliziumoxyd ("ONO") bestehen, als die Dielektrikumschicht 34 gebildet werden. Andere eine hohe Dielektrizitätskonstante aufweisende Filme könnten ebenfalls gebildet werden. Schließlich wird eine Oberflächenschicht 36 aus dotiertem Polysilizium über der Dielektrikumschicht 34 abgeschieden, welche als obere Elektrode des Ladungsspeicherkondensators dient, wie dies in Fig. 5 gezeigt ist. Eine weitere übliche Verarbeitung wird dann ausgeführt, um den Ladungsspeicherkondensator und den Rest des SOI-DRAM fertigzustellen.

Fig. 6 zeigt eine abgeänderte Konfiguration der mit einem Graben versehenen SOI-DRAM-Zelle, bei der sich der Graben in den Substratkörper 10 erstreckt. Um die Struktur nach Fig. 6 zu bilden, wird ein weiterer Ätzschritt, der auf den Ätzschritt für das Ätzen des eingebetteten Oxyds nach Fig. 3 folgt, vor­ gesehen, um den Graben in das Substrat einzuätzen. Das Ätzen des Substratkörpers kann in der gleichen Weise durchgeführt werden, wie das Ätzen des Source-/Drain-Bereichs 24, und die bevorzugte Ätztiefe kann sich über 200 bis 400 nm erstrecken, oder auf irgendeinen gewünschten Wert. Die nachfolgende Verarbeitung erfolgt in üblicher Weise.

Claims (13)

1. Halbleiterspeicher vom Typ eines Silizium-auf-Isolator-Speichers mit einem Substrat (10), das eine Silizium-Oberflächenschicht aufweist, die eine eingebettete Siliziumoxydschicht (12) abdeckt, mit auf der Oberfläche des Substrates (10) gebildeten Feldisolationsbereichen (14), die sich durch die Silizium- Oberflächenschicht erstrecken und mit der eingebetteten Siliziumoxydschicht (12) in Kontakt stehen, wobei die Feldisolationsbereiche (14) aktive Bauteilbereiche auf der Silizium-Oberflächenschicht definieren, mit ersten und zweiten Source-/Drain- Bereichen (22, 24), die in einem aktiven Bauteilbereich ausgebildet sind, wobei die ersten und zweiten Source-/Drainbereiche (22, 24) einen Kanalbereich (26) in der Silizium-Oberflächenschicht (14) bilden, mit einer auf dem Kanalbereich (26) angeordneten Gate-Oxydschicht (16), mit einer auf der Gateoxydschicht (16) angeordneten Gateelektrode (18), mit einer auf der Silizium-Oberflächenschicht angeordneten Isolierschicht (28), die die Gateelektrode (18) und die Feldisolationsbereiche (14) abdeckt, mit einem Graben (30), der durch die Isolierschicht (28), durch den ersten Source-/Drain-Bereich (24), durch die Silizium- Oberflächenschicht und in die eingebettete Siliziumoxydschicht (12) hindurch ausgebildet ist, mit einer unteren Kondensatorelektrode (32), die sich in den Graben (30) erstreckt, mit eine Dielektrikumschicht (34), die auf der unteren Kondensatorelektrode (32) ausgebildet ist, und mit einer über dieser Dielektrikumschicht angeordneten obere Kondensatorelektrode (36).

2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die untere Kondensatorelektrode (32) eine erste Schicht aus dotiertem Polysilizium in Kontakt mit dem ersten Source-/Drain-Bereich (24) und der eingebetteten Siliziumoxydschicht (12) umfaßt.

3. Halbleiterspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß sich die untere Kondensatorelektrode (32) durch die eingebettete Siliziumoxydschicht (12) hindurch erstreckt und daß die erste Schicht aus dotiertem Polysilizium (32) in Kontakt mit dem Substrat (10) unterhalb der eingebetteten Siliziumoxydschicht (12) steht.

4. Halbleiterspeicher nach Anspruch 3, dadurch gekennzeichnet, daß sich die untere Kondensatorelektrode (32) in das Substrat (10) unterhalb der eingebetteten Siliziumoxydschicht (12) über zumindestens 100 nm erstreckt.

5. Halbleiterspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Feldisolationsbereiche (14) Siliziumoxyd umfassen.

6. Halbleiterspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die obere Kondensatorelektrode (36) aus einer zweiten Schicht aus dotiertem Polysilizium besteht.

7. Halbleiterspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sich der Graben (30) durch die Isolierschicht (28) erstreckt, und daß sich die untere Kondensatorelektrode (32) auf eine obere Oberfläche der Isolierschicht (28) erstreckt.

8. Verfahren zur Herstellung eines Halbleiterspeichers, mit den folgenden Schritten:
Schaffung eines Substrates (10) mit einer Oberflächenschicht aus Silizium und einer eingebetteten Siliziumoxydschicht (12) unter der Oberflächenschicht aus Silizium,
Ausbilden von Feldisolationsbereichen (14) in und auf der Oberflächenschicht aus Silizium, wodurch aktive Bauteilbereiche auf der Oberflächenschicht aus Silizium definiert werden,
Ausbilden einer Gateoxydschicht (16) auf den aktiven Bauteilbereichen des Substrats (10),
Ausbilden einer Gateelektrode (18) auf der Gateoxydschicht (16),
Ausbilden erster und zweiter Source-/Drain-Bereiche (22, 24) in der Oberflächenschicht aus Silizium,
Abscheiden einer Isolierschicht (28) über der Gateelektrode,
Ausbilden einer Maske über der Isolierschicht, die Öffnungen über den ersten Source-/Drain-Bereichen (24) aufweist,
Ätzen eines Grabens durch die Isolierschicht (28), die Oberflächenschicht aus Silizium und in die eingebettete Siliziumoxydschicht (12),
Abscheiden einer ersten Schicht aus Polysilizium zur Auskleidung des Grabens und nachfolgende Ausbildung eines Musters für die erste Schicht aus Polysilizium, um zumindest teilweise eine untere Kondensatorelektrode (32) zu bilden,
Schaffen einer Dielektrikumschicht (34) über der unteren Kondensatorelek­ trode (32), und
Abscheiden einer zweiten Schicht aus Polysilizium und Ausbildung einer oberen Kondensatorelektrode (36).

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die ersten und zweiten Source-/Drain-Bereiche (22, 24) durch Implantieren von Verunreinigungen in das Substrat gebildet werden, wobei die Gateelektrode (18) zumindestens teilweise als Teilmaske verwendet werden, wobei erste und zweite Source-/Drain- Bereiche auf jeder Seite der Gateelektrode gebildet werden.

10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die untere Kondensatorelektrode (32) in Kontakt mit den ersten Source-/Drain-Bereichen (24) ausgebildet werden.

11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die untere Kondensatorelektrode (32) mit einer Verunreinigung dotiert werden, und daß nach der Abscheidung der ersten Polysiliziumschicht (32) eine Eintreib- Wärmebehandlung durchgeführt wird, um Verunreinigungen von der unteren Kondensatorelektrode in die Silizium-Oberflächenschicht einzudiffundieren.

12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß das Substrat aus auf einem Siliziumsubstrat durch Implantation von Sauerstoffionen in das Substrat gebildet wird.

13. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß der Graben durch den ersten Source-/brain-Bereich (24) hindurchläuft, wobei Teile des ersten Source-/Drain-Bereiches auf beiden Seiten des Grabens verbleiben.