DE19634845C1 - Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse - Google Patents

Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse

Info

Publication number
DE19634845C1
DE19634845C1 DE1996134845 DE19634845A DE19634845C1 DE 19634845 C1 DE19634845 C1 DE 19634845C1 DE 1996134845 DE1996134845 DE 1996134845 DE 19634845 A DE19634845 A DE 19634845A DE 19634845 C1 DE19634845 C1 DE 19634845C1
Authority
DE
Germany
Prior art keywords
polyimide
passivation layer
adhesion
layer
molding compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1996134845
Other languages
German (de)
English (en)
Inventor
Alexandra Dr Atzesdorfer
Detlef Dr Ing Houdeau
Christine Niederle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1996134845 priority Critical patent/DE19634845C1/de
Priority to TW086110477A priority patent/TW330314B/zh
Priority to PCT/DE1997/001830 priority patent/WO1998009330A1/fr
Application granted granted Critical
Publication of DE19634845C1 publication Critical patent/DE19634845C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
DE1996134845 1996-08-28 1996-08-28 Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse Expired - Fee Related DE19634845C1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE1996134845 DE19634845C1 (de) 1996-08-28 1996-08-28 Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse
TW086110477A TW330314B (en) 1996-08-28 1997-07-23 Method for optimizing the adhesion between extruded material and passive layer
PCT/DE1997/001830 WO1998009330A1 (fr) 1996-08-28 1997-08-22 Procede d'optimisation de l'adherence entre une matiere moulee et une couche de passivation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996134845 DE19634845C1 (de) 1996-08-28 1996-08-28 Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse

Publications (1)

Publication Number Publication Date
DE19634845C1 true DE19634845C1 (de) 1998-02-26

Family

ID=7803965

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996134845 Expired - Fee Related DE19634845C1 (de) 1996-08-28 1996-08-28 Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse

Country Status (3)

Country Link
DE (1) DE19634845C1 (fr)
TW (1) TW330314B (fr)
WO (1) WO1998009330A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338078A1 (de) * 2003-08-19 2005-03-24 Infineon Technologies Ag Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen
DE10355586A1 (de) * 2003-11-28 2005-07-07 Infineon Technologies Ag Chip-on-Chip-Struktur und Verfahren zu deren Herstellung
WO2011097464A1 (fr) * 2010-02-05 2011-08-11 Qualcomm Incorporated Préparation de la surface d'une puce pour une résistance de collage améliorée

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999049512A1 (fr) * 1998-03-20 1999-09-30 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication associe
TWI693749B (zh) 2018-08-10 2020-05-11 技嘉科技股份有限公司 風扇擴充卡及主機板模組

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4715941A (en) * 1986-04-14 1987-12-29 International Business Machines Corporation Surface modification of organic materials to improve adhesion
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990000814A1 (fr) * 1988-07-15 1990-01-25 Toray Silicone Co., Ltd. Dispositif a semi-conducteurs scelle par une resine et procede de production
JP2912712B2 (ja) * 1991-01-30 1999-06-28 松下電子工業株式会社 半導体装置の製造方法
US5290399A (en) * 1991-02-05 1994-03-01 Advanced Micro Devices, Inc. Surface planarizing methods for integrated circuit devices
JP2817664B2 (ja) * 1995-04-24 1998-10-30 日本電気株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4715941A (en) * 1986-04-14 1987-12-29 International Business Machines Corporation Surface modification of organic materials to improve adhesion
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
INAGAKI, N. et.al.: Improved adhesion between plasma-treated polyimide film and evaporated copper. In: Journal of Adhesion Science and Technol., 1994, Vol. 8, No. 4, pp. 395-410. In: Datenbank STN, file inspec, AN 94:4775522 *
JP 7-094540 A. In: Patent Abstracts of Japan *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338078A1 (de) * 2003-08-19 2005-03-24 Infineon Technologies Ag Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen
US7224043B2 (en) 2003-08-19 2007-05-29 Infineon Technologies Ag Semiconductor element with improved adhesion characteristics of the non-metallic surfaces
DE10338078B4 (de) * 2003-08-19 2008-10-16 Infineon Technologies Ag Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen und Verfahren zu dessen Herstellung
DE10355586A1 (de) * 2003-11-28 2005-07-07 Infineon Technologies Ag Chip-on-Chip-Struktur und Verfahren zu deren Herstellung
DE10355586B4 (de) * 2003-11-28 2007-09-27 Infineon Technologies Ag Chip-on-Chip-Struktur und Verfahren zu deren Herstellung
WO2011097464A1 (fr) * 2010-02-05 2011-08-11 Qualcomm Incorporated Préparation de la surface d'une puce pour une résistance de collage améliorée
CN102812542A (zh) * 2010-02-05 2012-12-05 高通股份有限公司 用于改进结合强度的裸片的表面制备
CN102812542B (zh) * 2010-02-05 2016-04-27 高通股份有限公司 用于改进结合强度的裸片的表面制备

Also Published As

Publication number Publication date
WO1998009330A1 (fr) 1998-03-05
TW330314B (en) 1998-04-21

Similar Documents

Publication Publication Date Title
US5051275A (en) Silicone resin electronic device encapsulant
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
DE69736320T2 (de) Elektronisches kontrollmodul mit flüssigkeitsdichtungen
EP1256983A3 (fr) Circuit intégré monolithique flexible
DE2326314A1 (de) Verfahren zur herstellung einer passivierenden schicht mit wenigstens einer kontaktoeffnung
DE19634845C1 (de) Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse
DE2656139A1 (de) Zusammensetzung zur herstellung eines hermetisch abdichtenden ueberzugs auf elektronischen schaltkreisen
DE102017210901B4 (de) Halbleitervorrichtung und Verfahren einer Fertigung derselben
DE19654096A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE19961103A1 (de) Dielektrische Füllung von elektrischen Verdrahtungsebenen
DE102007032074A1 (de) Elektronische Komponenten darin verkapselndes elektronisches Gehäuse
DE102007004844B4 (de) Verfahren zur Herstellung eines Bauteils und Bauteil
US4734300A (en) Methods for removing parylene coatings from predetermined, desired areas of a substrate
DE102008045033A1 (de) Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur
EP1403921A3 (fr) Dispositif electronique avec des puces semi-conductrices empilées et procédé de fabrication associée
DE69202363T2 (de) Halbleiteranordnung.
DE3805490A1 (de) Halbleitervorrichtung
DE10051053A1 (de) Verfahren zum Schutz elektronischer oder mikromechanischer Bauteile
DE69025221T2 (de) Verfahren zur Herstellung elektronischer Vorrichtungen
EP0426992A1 (fr) Procédé de fabrication d'un dispositif semi-conducteur intégré du type MOS
DE4435120A1 (de) Schutzschicht für Wafer und Verfahren zu deren Herstllung
DE69425772T2 (de) Herstellungsverfahren von Leiterrahmen für vergossene Packungen
DE2751517C2 (de) Oberflächenpassiviertes Halbleiterbauelement mit einer Halbleiterscheibe und Verfahren zur Herstellung desselben
DE4408176A1 (de) Verfahren zur flächen- und höhenkontrollierten Verkapselung von auf einem Substrat angeordneten Bauelementen
EP1444728A1 (fr) Procede d'obtention d'une protection des bords d'une puce, et dispositif de protection y relatif

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee