DE1961247A1 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu seiner Herstellung

Info

Publication number
DE1961247A1
DE1961247A1 DE19691961247 DE1961247A DE1961247A1 DE 1961247 A1 DE1961247 A1 DE 1961247A1 DE 19691961247 DE19691961247 DE 19691961247 DE 1961247 A DE1961247 A DE 1961247A DE 1961247 A1 DE1961247 A1 DE 1961247A1
Authority
DE
Germany
Prior art keywords
zone
semiconductor
conductivity type
insulation
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691961247
Other languages
English (en)
Inventor
Klaus Dipl-Ing Reindl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19691961247 priority Critical patent/DE1961247A1/de
Priority to CH1774870A priority patent/CH515619A/de
Priority to FR7043479A priority patent/FR2070742B1/fr
Priority to AT1090170A priority patent/ATA1090170A/de
Priority to NL7017770A priority patent/NL7017770A/xx
Priority to GB5766970A priority patent/GB1318979A/en
Priority to SE1654070A priority patent/SE369355B/xx
Publication of DE1961247A1 publication Critical patent/DE1961247A1/de
Priority to US298013A priority patent/US3885998A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT München 2, den - 5. DEZ. W 6
Berlin und München Witteisbacherplatz 2
▼pa "69/3117
Halbleiterbauelement^ und^Verfahren^, zuw aeiner. Herstellung
Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit mindestens zwei Bereichen verschiedenen Leitungstyps, wobei ein Bereich des einen Leitungstyps zur elektrischen Isolation des Halbleiterbauelements von einer Isolationszone des anderen Leitungstyps umgeben ist.
Es ist bekannt, einzelne auf einem Chip angeordnete Halbleiterbauelemente elektrisch voneinander zu trennen« Am zweckmäßigsten geschieht dies durch die Anbringung eines Isolationsrahmens um jedes einzelne Bauelement. Bei einem bekannten Verfahren zur Herstellung derartiger, elektrisch voneinander isolierter Bauelemente wird von einem Halbleitergrundkörper des einen Leitungstyps ausgegangen. In diesem werden durch Diffusion unter Anwendung der Maskierungstechnik einzelne Bereiche des anderen Leitungstyps erzeugt. Dann wird auf die Oberfläche des Halbleitergrundkörpers Halbleitermaterial des einen Leitungstyps epitaktisch aufgebracht. Dabei diffundiert von den Bereichen des anderen Leitungstyps der Dotierstoff auch in das epitaktisch aufgewachsene Material. Danach werden von der Oberfläche des epitaktischen Halbleitermaterials Iaolationswände des anderen Leitungstyps bis zu den Bereichen des anderen Leitungstyps hergestellt. Auf diese Weise entstehen einzelne, voneinander und vom Substrat durch Isolationswannen getrennte Bereiche des eigpn Leitungstyps im epitaktischen Halbleitermaterial. In diese Bereiche werden dann schließlich die einzelnen Bauelemente, wie beispielsweise Transistoren, auf bekannte Art und Weise eingebracht.
DiesΘ3 bekannte Verfahren ermöglicht z. B. die Herstellung von npn- und pnp-Transistoren hoher Stromverstärkung auf einem Chip, wobei die Kollektoren der ρήρ-Transistoren voneinander isoliert sind.
VPA 9/493/!054 Kot/Fl 109825/1709
Es hat sich aber gezeigt, daß bei der Anordnung eines Transistors, eines einfach-diffundierten Widerstandes oder eines doppelt-diffundierten Widerstandes (Pinch-Widerstand) in einer Isolationswanne des einen Leitungstyps, wobei die Basis des Transistors und die Widerstandsschichten vom gleichen Leitungstyp» sind, parasitäre Transistoren auftreten. So wirkt beispielsweise die Basis des npn-Transistors als Emitter, der Kollektor des npn-Transistors als Basis, und die p-Isolationswanne des npn-Transistors als Kollektor des parasitären pnp-Transistors.
Dieser parasitäre pnp-Transistor ist gleich aufgebaut wie ein auf hohe Stromverstärkung ausgerichteter normaler pnp-Transistor, bei dem die Isolationswanne als Kollektor dient. Der parasitäre Transistor wird daher auch eine hohe Stromverstärkung haben, was vor allem dann unerwünscht ist, wenn auf einem Chip hochstroraverstärkende pnp-Transistören und npn-Transistören mit niedriger Kollektor-Emitter-Sättigungsspannung vorgesehen sind.
Nach der Erfindung wird daher vorgeschlagen, daß die elektrische Verstärkung des aus der Isolationszone und aus den beiden der Isolationszone benachbarten Bereichen gebildeten parasitären Transistors geringer gehalten ist, als die elektrische Verstärkung eines normalen Transistors mit einer Basis des einen Leitungstyps. Damit wird insbesondere die Anordnung von Widerständen und von Transistoren niedriger parasitärer Stromverstärkung neben Transistoren hoher Stromverstärkung auf demselben Chip ermöglicht.
Eine Weiterbildung der Erfindung besteht darin, daß ein an die Isolationszone auf deren zweiten Seite anschließender Bereich des Halbleiterbauelements aus Halbleitermaterial des einen Leitungstyps eine Schichtdicke zwischen 5 - 10 /u aufweist, und daß die Schichtdicke der Isolationszone zwischen dem Bereich des einen Leitungstyps und dem Halbleitergruridkörper 2 - 5 /u beträgt»
Die in der Erfindung angegebenen, von einer Isolationszone umgebenen Halbleiterbauelemente v/eisen eine wesentlich·geringere Wirkung der parasitären Transistoren auf. Beispielsweise hat
Ϊ09825/1709 VPA 9/493/1054
ein Transistor eine dickere Kollektorzone als die bekannten Transistoren. Das bedeutet aber auch, daß die Wirkung des parasitären Transistors, bei dem die Kollektorzone des Transistors die Basiszone ist, wesentlich geringer ist.
In besonders vorteilhafter Weise hat der an die Isolationszone 'auf deren zweiten Seite anschließende Bereich aus Halbleitermaterial des einen Leitungstyps eine Schichtdicke von 8 /u.
Die Isolationszone kann p- oder η-dotiert sein. Die Dotierstoffe Bor bzw. Phosphor haben sich als besonders geeignet erwiesen.
Die erfindungsgemäßen Halbleiterbauelemente können z. B. npn- oder pnp-Transistoren sein, deren Kollektorzone eine Schichtdicke von 5 - 10 /U, vorzugsweise 8 /u, hat. Besonders vorteilhaft ist es, auf einem Chip einen erfindungsgemäßen npn-Transistor neben einem bekannten pnp-Transistor anzuordnen. Der hochstromverstärkende pnp-Transistor wird dann in seinen elektrischen Eigenschaften nicht durch den parasitären pnp-Transistor des npn-Transistors gestört. Die Isolationswannen der beiden benachbarten Transistoren sind zweckmäßigerweise durch Kanalstopper unterbrochen.
Weiterhin können die,erfindungsgemäßen Halbleiterbauelemente auch einfach-diffundierte Widerstände oder Pinch-Widerstände sein. Die beispielsweise in einer p-Isolationswanne angeordneten Widerstände weisen nur sehr geringe parasitäre pnp-Transistoren auf, die elektrisch nicht stören.
Schließlich besteht eine Weiterbildung der Erfindung in einem Verfahren zur Herstellung der Halbleiterbauelemente:
Es wird nämlich vorgeschlagen, daß auf einer Oberfläche des Halbleitergrundkörpers die für die herzustellenden Halbleiterbauelemente vorgesehenen Bereiche mit einer Maskierungsschicht abgedeckt werden, daß um die abgedeckten Bereiche in dem Halbleitergrundkörper des einen Leitungstyps hochdotierte Zonen des anderen Leitungstyps erzeugt Werden, daß nach Entfernung der
109825/1709
VPA 9/495/1054 ΜΔη
ORiGlNAL
Maskierungsschicht auf die Oberfläche des Halbleitergrundkörpers Halbleitermaterial des einen Leitungstyps epitaktisch aufgebracht wird, wobei sich unter den für die Halbleiterbauelemente vorgesehenen Bereichen durch Diffusion und Abdampfen vorzugsweise auf und in der Nähe der Oberfläche des zuvor mit einer Maskierungsschicht abgedeckten Bereiches des Halbleitergrundkörpers des einen Leitungstyps eine schwachdotierte Zone des anderen Leitungstyps bildet, daß um das Halbleitermaterial des einen Leitungstyps eine Isolationswand des anderen Leitungstyps hergestellt wird, derart, daß die Isolationswand, die hochdotierte Zone und die schwachdotierte Zone eine Isolationswanne des anderen Leitungstyps um den Bereich des einen Leitungstyps W bilden, und daß schließlich im epitaktisch aufgebrachten Halbleitermaterial mindestens eine Zone des anderen Leitungstyps hergestellt wird.
Durch diese vorteilhafte Weiterbildung der Erfindung wird erreicht, daß .ohne zusätzliche Diffusionen Transistoren aufgebaut werden können, die keine parasitären Nebenwirkungen zeigen.
Weitere Merkmale und Einzelheiten der Erfindung ergeben sich aus dei* nachfolgenden Beschreibung eines Ausführungsbeispiels anhand der Figuren.
Es zeigen:
Fig. 1: Einen Schnitt durch einen pnp- und einen npn-Transistor;
Fig. 2i Einen Schnitt durch den Halbleitergrundkörfier vor Entfernung der Maskierungsschicht;
Fig. 3: Einen Schnitt durch den Halbleitergrundkörper und die epitaktiseh aufgebrachte Halbleiterschicht vor der Herstellung der Isolationswände.
In, den Figuren werden sich entsprechende Teile mit den gleichen Bez-u.gszG.icheii versehen.
VPA 9/493/1054 109825/1709 -5-
In der linken Hälfte der Figur 1 ist ein pnp-Transistor, in der rechten ein npn-Transistor dargestellt.
In einem η-leitenden Halbleitergrundkörper 1, dessen obere Begrenzung eine Oberfläche 2 darstellt, die in der Figur 1 durch eine strichpunktierte linie angedeutet ist, sind p+leitende Zonen 3,4,5 angeordnet. Auf der Oberfläche 2 ist ein epitaktisch aufgebrachtes Halbleitermaterial 6, welches η-leitend ist, vorgesehen. /·
Die Zonen 3,4,5 erstrecken sich auch in die epitaktische . Schicht 6. Zwischen den benachbarten Zonen 3>4>5 ist auf und in der Nähe der Oberfläche 2 des Halbleitergrundkörpers 1 eine schwach p-dotierte Zone 8 vorgesehen, die dureh n-dotierte Zonen 7 unterbrochen wird. Die Zonen 7 wirken als Kanalstopper.
Von der Oberfläche des epitaktischen Halbleitermaterials 6 erstrecken sich Isolationswände 9>10,11 zu den hochdotierten Zonen 3,4,5. Die Isolationswände 9»10,11 sind stark p~dotiert, und können durch Diffusion hergestellt werden.
Die Isolationswände 9 und die hochdotierte Zone 3 bilden eine erste Isolationswanne. Die Isolationswände 10,11, die hochdotierten Zonen 4j5 und die Zone 8 bilden eine zweite Isolationswanne. Beide Isolationswannen sind p-dotiert und von n~leitendem Halbleitermaterial umgeben.
In der ersten Isolationswanne ist eine Emitterzone 13 und eine Basiszone 14 vorgesehen. Die Emitterzone 13 ist p-dotiert, die Basiszone 14, die aus dem ursprünglichen epitaktischen Halbleitermaterial 6 besteht, η-dotiert. Mit 15 ist der stark η-dotierte Basiskontakt bezeichnet.
In der zweiten Isolationswanne ist eine Emitterzone 16, eine Basiszone 17 und eine Kollektorzone 18 angeordnet. Die Emitterzone 16 ist stark η-dotiert, die Basiszone 17 p-dotiert, und die Kollektorzone 18, die von dem epitaktischen Halbleitermaterial 6 gebildet wird, η-dotiert. Mit 19 ist der stark n-dotierte Kollektorkontakt bezeichnet.
109825/1709
Brfindungsgemäß beträgt der Abstand zwischen der Zone 8 und der Basiszone 17, also die Dicke der Kollektorzone 5 bis 10 /u vorzugsweise 8 /u.
Als Dotierstoff für die Zonen 3,4,5 hat sich besonders Bor als geeignet herausgestellt.
Die Wirkung des aus Basiszone 17, Kollektorzone 18 und den Isolationswänden 10,11 gebildeten parasitären pnp-Transistors ist wegen der großen Koliektorsehichtdicke sehr gering. Würde der für den späteren npn-Transistor vorgesehene Platz auf dem Substrat 1 auf seiner ganzen Fläche mit einer hochdotierten Zone versehen, wie beispielsv/eise die Zone 3 in der linken w Hälfte der Figur 1, dann würde der Boden der in der Figur 1 rechten Isolationswanne die gleiche Schichtdicke aufweisen, wie die hochdotierten Zonen 4,5, was in der Figur 1 durch gestrichelte Linien 20 angedeutet ist. Dies hätte eine wesentlich geringere Schichtdicke des Kollektorbereichs 18 zur Folge, wodurch der parasitäre pnp-Transistor in seinen elektri schen Eigenschaften dem in der linken Hälfte der Figur dargestellten pnp-Transistor gleichkommen würde.
Wie der Figur 1 zu entnehmen ist, kann die in ihrer rechten Hälfte dargestellte Anordnung statt als npn-Transistor auch als Pinch-Widerstand betrieben werden. Unter einem Pinch- ^ Widerstand versteht man einen doppelt-diffundierten Widerstand. Dann stellt die Zone 17 die Widerstandsschicht des Pinch-Wider standes dar. Es ist aber auch möglich, in der zweiten Isolationswanne nur einen einfach-diffundierten Widerstand herzustellen. In allen diesen Fällen zeigt der parasitäre pnp-Transistor, wie oben bereits ausgeführt wurde, nur eine sehr geringe Wirkung, was auf die große Schichtdicke der Schicht 18 zurückzuführen ist.
Im folgenden wird ein Verfahren zur Herstellung der erfindungsgemäßen Halbleiterbauelemente anhand der Figuren näher erläutert:
Wie in der Figur 2 dargestellt ist, werden zunächst zwischen
109825/1709
VPA 9/493/1054 ~ 7 -
BAD
den für benachbarte Isolationswannen vorgesehenen Bereichen in die Oberfläche 2 des Halbleitergrundkörpers 1 stark n-dotierte Zonen 7 unter Verwendung einer Maskierungsschicht 12 eingebracht. Die Zonen 7 wirken beim fertigen Bauelement als Kanalstopper und isolieren die einzelnen Isolationswannen elektrisch voneinander. Die Zonen 3}4,5 werden anschließend vor dem Aufbringen der epitaktischen Schicht 6 im Halbleitergrundkörper bis zu der Oberfläche 2 erzeugt. Die Zonen 5»4,5,7 werden bevorzugt nach der Maskierungstechnik durch Diffusion hergestellt.
Nach dem Aufwachsen des epitaktischen Halbleitermaterials 6 wachsen die Zonen 3j4,5>7 durch Diffusion auch in diese, so daß sie die in der Figur 3 dargestellte Form annehmen. Gleichzeitig bildet sich durch Diffusion hauptsächlich entlang der Grenzfläche zwischen dem Halbleitergrundkörper 1 und der epitaktischen Schicht 6 eine p-leitende Zone 8, die zwischen den später benachbarten Bauelementen durch die Zonen 7 unterbrochen ist. Die Zone 8 ist nur schwach p-dotiert, und weist eine geringe Schichtdicke von 2 - 5 /u auf. Dies wird dadurch erreicht, daß nur die Randbereiche im Halbleitergrundkörper des in der rechten Hälfte der Figur 2 vorgesehenen Halbleiterbauelements mit hochdotierten Zonen 4,5 versehen werden. Aus diesen bildet sich dann durch Diffusion und Abdampfen vorzugsweise entlang der Oberfläche 2 die den Boden der Isolationswanne darstellende Zone 8.
Die Herstellung der einzelnen Halbleiterbauelemente in den Isolationswannen kann auf bekannte Art, beispielsweise durch Diffusion unter Verwendung der Maskierungstechnik, erfolgen.
Das im Ausführungsbeispiel beschriebene Verfahren liefert somit ohne zusätzliche Diffusion eine wesentlich dickere Kollektorzone des npn-Transistors, und damit eine wesentlich dickere Basiszone des parasitären pnp-Transistors. Die Bildung der Kanäle 8 ist eine Folge der schnellen lateralen Oberflächendiffusion des Bor. Diese Kanäle 8 werden zur Herstellung der Isolationswannen der npn-Transistoren ausgenutzt. Das geschieht einfach dadurch, daß die Maske für p-leitende:ilsolationsböden so ausgelegt wird, daß unter den npn-^ransistoren nicht mit Bor belegt wird. 109 825/1709
VPA 9/493/1054
_ Q
Fach der Erfindung können jedoch nicht nur npn-Transistoren in p-Isolationswannen, sondern auch "beispielsweise pnp-Iransistören in n-Isolationswannen hergestellt werden. Weiterhin ist es auch möglich, eine η-leitende Widerstandsschicht in einer n-Isolationswanne vorzusehen. Insgesamt zeigen die nach der Erfindung dargestellten Halbleiterbauelemente eine sehr geringe Wirkung der parasitären Transistoren.
Patentansprüche
3 Figuren
VPA 9/493/1054 _ π _
109825/1709

Claims (1)

  1. Pa t_ e_2L tansprüch'e
    My Halbleiterbauelement mit mindestens zwei Bereichen verschiedenen Leitungstyps, wobei ein Bereich des einen Leitungstyps zur elektrischen Isolation des Halbleiterbauelements von einer Isolationszone des anderen Leitungstyps umgeben ist, dadurch gekennzeichnet , daß die elektrische Verstärkung des aus der Isolationszone und aus den beiden der Isolationszone benachbarten Bereichen gebildeten parasitären* !Transistors geringer gehalten ist, als die elektrische Verstärkung eines normalen Tran~ sistors mit einer Basis des einen Leitungstyps.
    2. Halbleiterbauelement in einer auf einer ersten Seite von einem Halbleitergrundkörper des einen Leitungstyps umgebenen Isolationszone des anderen Leitungstyps nach Anspruch 1, dadurch gekennzeichnet, daß der an die Isolationszone auf deren zweiten Seite anschließende Bereich des Halbleiterbauelements aus Halbleitermaterial des einen Leitungstyps eine Schichtdicke zwischen 5 - 10 /u aufweist, und daß die Schichtdicke der Isolationszone zwischen dem Bereich des einen:Leitungstyps und dem Halbleitergrundkörper 2—5 yu "beträgt.
    5. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet , daß der an die Isolationszone auf deren zweiten Seite anschließende Bereich aus Halbleitermaterial des einen Iieitungstyps eine Schichtdicke von 8 ax aufweist.
    4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß die Isolationszone mit Bor dotiert ist.
    5. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet , daß die Isolationszone mit Phosphor dotiert ist.
    109825/1709 VPA 9/493/1054
    6. Transistor nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der an die Isolationszone auf deren zweiten Seite anschließende Bereich aus Halbleitermaterial des einen Leitungstyps als Kollektorzone ausgebildet ist, und daß in der Kollektorzone eine Basiszone und in der Basiszone eine Emitterzone vorgesehen"ist. . .
    7. transistor nach Anspruch 6, dadurch gekennzeichnet, daß die Kollektorzone η-dotiert ist.
    8. Widerstand nach Anspruch 2 oder 3» dadurch gekenn- z e ic h η e t, .daß in dem an die Isolationszone auf deren zweiten Seite anschließenden Bereich aus Halbleitermaterial eine als Widerstandszone wirkende Schicht aus Halbleitermaterial des anderen Leitungstyps vorgesehen ist.
    9. Widerstand nach Anspruch 2 oder 3, dadurch ge. ken nj .zeichnet, daß in dem an die Isolationszone auf deren zweiten Seite anschließenden Bereich aus Halbleitermaterial eine als Widerstandszone v/irkende Schicht aus Halbleitermaterial des anderen Leitungstyps vorgesehen ist, und daß in der. Schicht aus Halbleitermaterial des anderen Leitungstyps eine Halbleiterschicht des einen Leitungstyps angeordnet ist, derart, daß die Schicht aus Halbleitermaterial des anderen Leitungstyps .alsi■-,\: Pinch-Widerstand ausgebildet ist. , .
    10. Halbleiterbauelement nach einem der Ansprüche 7 bis, %, ,d a- durch gekennzeichnet, daß das von der Isolationszone umgebene Halbleiterbauelement in einem den Halbleitergrundkörper bildenden Chip neben einem im selben Chip vorgesehenen mit einer weiteren Isolationszone umgebenen Transistor angeordnet ist, und daß die weitere Isolationszone und die Isolationszone des Halbleiterbauelements mindestens zum Teil eine verschiedene Schichtdicke haben.
    11. Verfahren zur Herstellung des Halbleiterbauelements nach einem der Ansprüctio 1 bis 9, dadurch gekenn-
    109825/1709 BAD original
    VPA 9/493/1054
    zeiphnet , daß auf einer Oberfläche des Halbleitergrundkörpers die für die herzustellenden Halbleiterbauelemente vorgesehenen Bereiche mit einer Maskierungsschicht abgedeckt v/erden, daß um die abgedeckten Bereiche in dem Halbleitergrundköi'per des einen Leitungstyps hochdotierte Zonen des anderen Leitungstyps erzeugt werden, daß nach Entfernung der Maskierungsschicht auf die Oberfläche des Halbleitergrundkörpers Halbleitermaterial des einen Leitungstyps epitaktisch aufgebracht wird, wobei sich unter den für die Halbleiterbauelemente vorgesehenen Bereichen durch Diffusion und Abdampfen vorzugsweise auf und in der Nähe der Oberfläche des zuvor mit einer Maskierungsschicht abgedeckten Bereiches des Halbleitergrundkörpers des einen Leitungstyps eine schwachdotierte Zone des anderen Leitungstyps bildet, daß um das Halbleitermaterial des einen Leitungstyps eine Isolationswand des anderen Leitungstyps hergestellt wird, derart, daß die Isolationswand, die hochdotierte Zone und die schwachdotierte Zone eine Isolationswanne des anderen Leitungstyps um den Bereich des einen Leitungstyps bilden, und daß schließlich im epitaktisch aufgebrachten Halbleitermaterial mindestens eine Zone des anderen Leitungstyps hergestellt wird.
    12. Verfahren nach Anspruch 11, dadurch gekennzeich net, daß die schwachdotierten Zonen des anderen Leitungstyps zwischen benachbarten Isolationswannen durch diffundierte Zonen des einen Leitungstyps unterbrochen werden.
    109825/170 9
    VPA 9/493/1054
    it
    Leerseite
DE19691961247 1969-12-05 1969-12-05 Halbleiterbauelement und Verfahren zu seiner Herstellung Pending DE1961247A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19691961247 DE1961247A1 (de) 1969-12-05 1969-12-05 Halbleiterbauelement und Verfahren zu seiner Herstellung
CH1774870A CH515619A (de) 1969-12-05 1970-12-01 Halbleitervorrichtung und Verfahren zu ihrer Herstellung
FR7043479A FR2070742B1 (de) 1969-12-05 1970-12-03
AT1090170A ATA1090170A (de) 1969-12-05 1970-12-03 Verfahren zur herstellung eines planartransistors
NL7017770A NL7017770A (de) 1969-12-05 1970-12-04
GB5766970A GB1318979A (en) 1969-12-05 1970-12-04 Semiconductor components
SE1654070A SE369355B (de) 1969-12-05 1970-12-07
US298013A US3885998A (en) 1969-12-05 1972-10-16 Method for the simultaneous formation of semiconductor components with individually tailored isolation regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19691961247 DE1961247A1 (de) 1969-12-05 1969-12-05 Halbleiterbauelement und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE1961247A1 true DE1961247A1 (de) 1971-06-16

Family

ID=5753171

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691961247 Pending DE1961247A1 (de) 1969-12-05 1969-12-05 Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (7)

Country Link
AT (1) ATA1090170A (de)
CH (1) CH515619A (de)
DE (1) DE1961247A1 (de)
FR (1) FR2070742B1 (de)
GB (1) GB1318979A (de)
NL (1) NL7017770A (de)
SE (1) SE369355B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2834719A1 (de) * 1978-08-08 1980-02-14 Siemens Ag Halbleitervorrichtung mit mehreren in einem halbleiterkristall vereinigten und eine integrierte schaltung bildenden halbleiterelementen mit pn-uebergaengen

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1539043A (fr) * 1967-06-30 1968-09-13 Radiotechnique Coprim Rtc Circuit intégré comportant un transistor et son procédé de fabrication

Also Published As

Publication number Publication date
NL7017770A (de) 1971-06-08
SE369355B (de) 1974-08-19
FR2070742B1 (de) 1974-10-31
GB1318979A (en) 1973-05-31
CH515619A (de) 1971-11-15
FR2070742A1 (de) 1971-09-17
ATA1090170A (de) 1975-04-15

Similar Documents

Publication Publication Date Title
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE2823967C2 (de)
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE2242026A1 (de) Mis-feldeffekttransistor
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE2048945A1 (de) Verfahren zur Herstellung integrier ter Schaltungen
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE2932043A1 (de) Feldgesteuerter thyristor und verfahren zu seiner herstellung
DE3709708A1 (de) Feldeffekttransistor mit gering dotierter drainanordnung und verfahren zur herstellung desselben
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE1589687A1 (de) Festkoerperschaltung mit isolierten Feldeffekt-Transistoren und Verfahren zu ihrer Herstellung
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2556668B2 (de) Halbleiter-Speichervorrichtung
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE69017798T2 (de) Dünnfilm-MOS-Transistor, bei dem die Kanalzone mit der Source verbunden ist, und Verfahren zur Herstellung.
DE2914636A1 (de) Halbleiterbauelement und verfahren zur herstellung
DE3851815T2 (de) Feldeffekttransistor und dessen Herstellungsmethode.
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung