DE1958648B2 - Meister-sklave-flip-flop-schaltungsanordnung - Google Patents

Description

solcher als Widerstände geschalteter Feldeffekttransistoren in Reihe angeordnet werden, insbesondere ja denjenigen Fällen, in denen ein hoher Wert des Quotienten des Länge-Breite-Verhältnisses des Kanals eines derartigen Widerstandstransistors und dieses Verhältnisses des zugehörigen Schalttransistors erwünscht ist. Auch könnten als Widerstünde geschaltete Diffusions^onen eines Halbleiter-Einkristalls angewandt werden.

Das Meister-Flip-Flop 4, S ist mit einer ersten To'rschaltung verbunden, die die Feldeffekttransistoren mit, isolierter Torelektrode 1, 2 und 6 enthält, wobei dem Transistor 1 Taktsignale T und den Transistoren 2 und 6 das Signal am Ausgang Q bzw. das Signal am invertierten Ausgang ~Q des Sklave-Flip-Flops zugeführt werden. Das Sklave-Flip-Flop 12, 14 ist mit einer zweiten Torschaltung verbunden, die die Feldeffekttransistoren mit isolierter Torelektrode S, 9, 11, IS, 17, 18 enthält, wobei die Taktsignale T nicht nur dem Transistor 1, sondern auch den Transistoren 8 und 18 zugeführt werden, während die Ausgänge des Meister-Flip-Flops, insbesondere die Abzugelektroden der Transistoren 2 bzw. 6, mit den Eingängen der erwähnten Torschaltung, insbesondere den Torelektroden der Transistoren 17 bzw. 9, verbunden sind. Die wieder als Widerstände geschalteten Feldeffekttransistoren mit isolierter Torelektrode 10, 19 bzw. 21 sowie der mit Feldeffekttransistoren mit isolierter Torelektrode bestückte Folgeverstärker 20,22, 23 können mit allen übrigen dargestellten Transistoren in einem Halbleiterkörper integriert sein. Bei Verwendung als Frequenzteiler der Taktsignale T wird das Ausgangssignal Q z. B. einer folgenden entsprechend ausgebildeten Frequenzteilerstufe zugeführt, während das Ausgangssignal F₀ einer Vorrichtung zugeführt werden kann, die die Lage des Flip-Flops angibt.
Die Flip-Flop-Schaltungsanordnung wirkt wie folgt: Es wird davon ausgegangen, daß Feldeffekttransistoren mit p-leitenden Kanälen (p-type channels) angewandt werden und daß die Klemme O (in F i g. 3 das Substrat) an Erde und die Klemme 60 an einer negativen Speisespannung liegt. 'Die Klemme 70 wird dann an eine kleinere negative Speisespannung gelegt. Werden Feldeffekttransistoren mit n-leitenden Kanälen angewandt, so sollen die Polaritäten der Speisespannung und der Taktsignale umgekehrt werden.) Anfänglich wird z. B. die Klemme Q eine negative Spannung und die Klemme ζ? eine Nullspannung führen (s. F i g. 2). Der Transistor 2 ist dann leitend, aber der Transistor 6 nichtleitend. Zu dem Zeitpunkt, zu dem das Taktsignal T vom NuIlpegel in den negativen Zustand übergeht, werden die Transistoren 1, 8 und 18 leitend. Durch das Leitendwerden des Kreises 1, 2 wird daher die Spannung M an der Abzugekktrode (drain) des Transistors 4 gleich Null und wird der Transistor 5 daher nichtleitend werden, wodurch der Transistor 4 in den lei tenden Zustand gelangt und somit das Flip-Flop 4, 5 umschaltet. Dieser Zustand des Meister- und des Sklave-Flip-Flops wird beibehalten, bis das Taktsignal T wieder zum Nullpegel zurückkehrt. Die Transistoren 1, 8 und 18 werden dann wieder nichtleitend; durch das Umschalten des Flip-Flops 4, 5 wird der Transistor 9 leitend, der Transistor 17 hingegen nichtleitend, so daß nun die beiden Transistoren 17. 18 nichtleitend geworden sind, wobei der Transistor 15 leitend wird, wodurch die Spannung an der Torelektrode des Transistors 12 zum Nullpegel zurückkehrt und das Sklave-Flip-Flop 12,14 daher umschaltet.

Wie aus F i g. 2 ersichtlich ist, wird auf diese Weise eine Frequenzteilung des Taktsignals T erhalten, wobei das Sklave-Flip-Flop der Lage M des Meister-Flip-Flops mit einer durch die Breite eines Taktimpulses T bestimmten Zeitverzögerung folgt. Statt des in F i g. 2 dargestellten Taktimpulses T kann z. B.

ίο auch ein sinusförmiges Taktsignal angewandt werden, wobei dann als Breite das Zeitintervall zwischen den Augenblicken gilt, in denen das Taktsignal Γ einen genügend hohen Wert erreicht hat, um die Transistoren 1, 8 und 18 derart zu öffnen oder zu schließen, daß eines der beiden Flip-Flops umschaltet.

Die Schaltungsanordnung wird hier mit umgekehrter Logik betrieben, weil nur im negativen Zustand des Taktsignals T und des Ausgangssignais Q des Sklave-Flip-Flops das Teiltor 1, 2 geöffnet wird, während hingegen beim Nullzustand des Taktsignals T und des Ausgangssignals M des Meister-FHp-Flops das Teiltor 17, 18 nichtleitend wird und somit das Sklave-Flip-Flop umschaltet. Beim einen (negativen) Pegel des Taktsignals T wird daher eines der Teil tore der zuerst erwähnten Torschaltung 1.2,6 geöffnet, während dann die zweite Torschaltung 9, 8, 11, 15, 18, 17 geschlossen bleibt. Beim anderen Pegel (Nullpegel) des Taktsignals T ist hingegen die

erste Torschaltung 1, 2, 6 geschlossen, aber eines der Teiltore der zweiten Torschaltung 9, 8, 11, 15, 18, 17 geöffnet.

Die Anzahl benötigter Einzelteile ist bei dieser Schaltungsanordnung geringer als bei mit derselben

Logik betriebenen Toren; die Anzahl benötigter Tore ist geringer, die Verlustleistung nimmt ab und die benötigten Verbindungen zwischen den unterschiedlichen Schaltungselementen können verkürzt werden, was aus Fig. 3 hervorgehen wird. Ein wesentlicher

4" Vorieil besteht weiter darin, daß der Ausgang des einen Transistors des Meister-Flip-Flops (z. B. die Abzugselektroden der Transistoren 2 und 4) über die zweite Torschaltung (insbesondere die Transistoren 17, 18 und 15) mit demjenigen Transistor (14) des Sklave-Flip-Flops verbunden ist, dessen Ausgang (die Abzugselektroden der Transistoren 14 und 15) über die erste Torschaltung (insbesondere den Transistor 2) mit diesem Transistor (4) des Meisler-Flip-Flops verbunden ist. Wie aus F i g. 3 ersichtlich ist,

werden dadurch für die Integrationstechnik ungünstige sich kreuzende Verbindungen vermieden. Die erwähnten Vorteile treffen jedoch bei Verwendung sowohl von Feldeffekttransistoren, gegebenenfalls mit isolierter Torelektrode, als auch von Transistoren vom bipolaren Typ (Schichttransistoren = junction OcttiMstors) zu.

F i g. 3 zeigt in vergrößertem Maßstab eine Draufsicht auf einen Halbleiter-Einkristall, in dem di( Flip-Flop-SchalUingsanordnung nach Fig. 1 inte

gricrte Schallung (integrated circuit) ausgebildet ist Die in Grau dargestellten Teile bezeichnen die an di< Oberfläche tretenden Teile des Kristallsubstrats, da den einen Leitfähigkeitslyp (z. B. den n-Leitfähig keitstyp) aufweist. In Schwarz sind Teile dargestellt

bei denen eine untiefe Diffusion stattgefunden hai wodurch an dieser Stelle Zonen vom entgegengesetz ten (p-)Leitfähigkeitslyp gebildet sind. Insofern dies Zonen mit weiteren Schichten überzogen sind, sin

die unsichtbar. Nach diesem Diffusionsschritt wird der Kristall einer Atmosphäre ausgesetzt, durch die er mit einer Isolierschicht überzogen wird, die z. B. aus einem Oxyd oder einem Nitrid besteht. An den Stellen, an denen die Kanäle der Feldeffekttransistoren gebildet werden sollen, wird diese Schicht entweder auf die richtige (geringe) Dicke oder völlig weggeätzt, wonach eine erheblich dünnere Isolierschicht angebracht wird. Das Ganze, ist von einer Kratzbahn zum Zerbrechen des Kristalls umgeben, was grob schraffiert dargestellt ist. Fenster, an denen die Oxydschicht zum Anbringen von Metallkontakten entfernt worden ist, sind fein schraffiert dargestellt. Schließlich wird auf dem Ganzen eine Metallkontaktierungsschicht angebracht, die in F i g. 3 weiß gelassen ist.

Die gebildeten Feldeffekttransistoren sind mit T₁ bis J₂₃ bezeichnet, wobei der Index den in F i g. 1 bezeichneten Transistoren entspricht. Die Taktsignale treffen über einen in der Figur nicht dargestellten Anschlußkontakt am' Fenster 30 ein und werden über die Leiter 31, 32 und 33 den Torelektroden g_v g₁₈ und g₈ der Transistoren T₁, T₁₈ und T₈ zugeführt. Die Quellenelektrode (source) S₁ des Transistors T₁ ist am Fenster 29 mit dem Substrat verbunden, während seine Abzugselektrode (drain) d_x zugleich die Quellenelektrode J₂ des Transistors T₂ bildet, wobei über das Fenster 34, den Leiter 35 und das Fenster 36 eine Verbindung mit der Quellenelektrode ί₆ des Transistors T₆ hergestellt wird. Die Abzugselektrode d_e des letzteren Transistors bildet zugleich die Quellenelektrode J₇ des Transistors T₁, dessen mäanderförmig dargestellte Oxydhaut oder andere Isolierschicht mit einer gestrichelten Linie angedeutet ist. Auf ähnliche Weise bildet die Abzugselektrode d₂ des Transistors T₂ zugleich die Quellenelektrode J₃ des Transistors T₃, dessen Kanal unter der gestrichelt dargestellten mäanderförmigen Oxydhaut oder einer anderen Isolierschicht liegt, die an der Abzugselektrode ά_Ά endet, die zugleich die Abzugselektrode d₁₉ des Transistors T₁₉ bildet. Der Anschlußkontakt 60 für die Speisespannung ist über die Fenster 37 und 38 mit dieser Abzugselektrode d_s und auch mit den Torelektroden (gates) g₃ und g₁₉ verbunden, die die beiden mäanderförmigen mit gestrichelten Linien dargestellten Oxydhäute der Transistoren T, und T₁₉ abdecken. Über diese Torelektroden g₃ "und g₁₉ und die Torelektroden g₁₆, g_JS, g. und g₁₀ der Transistoren T₁₆, T₁₃, T. und T₁₀ ist der Anschlußkontakt 60 gleichfalls mit dem Fenster 39 verbunden, bei dem mit der gemeinsamen Abzugselektrode d₇ und d_ia der Transistoren T₁ und T₁₀ eine Verbindung hergestellt wird, deren mäanderförmige mit gestrichelten Linien dargestellte Oxydhäute mit den miteinander verbundenen Torelektroden g₇ und g₁₀ bedeckt werden. Die Abzugselektrode d₂ bildet zugleich eine Diffusionszone mit der Abzugselektrode d_t des Transistors T₄, dessen Quellenelektrode J₄ eine Diffusionszone bildet, die sich über die Quellenelektroden J₁₄, J₁₅, J₁₇ und J₁₈ der Transistoren T_lt, T₁₅, T₁₁ und T,₁₈ erstreckt und Uai 4Q ej«sn Kcntskt iriit dern Substrat bildet. Die Torelektrode g₄ des Transistors T₄ ist über einen Leiter 41 mit dem Fenster 42 verbunden, an dem eine Verbindung mit der Abzugselektrode d_s des Transistors T_s hergestellt wird. Auf gleiche Weise ist die Torelektrode g, des Transistors T₅ über das Fenster 43 mit der Abzugelektrode d_A des Transistors T₄ verbunden. Die Diffusionszone, die die Abzugselektrode d₂ des Transistors T₂ und zugleich die Quellenelektrode J₁ des Transistors T₃ bildet, ist über das Fenster 44 und den Leiter 45 mit der Torelektrode g₁₇ des Transistors T₁₇ verbunden. Die Abzugelektrode d_l7 des Transistors T₁₇ ist über das Fenster 47 und den Leiter 48 mit der Torelektrode g₁₅ des Transistors T₁₅ verbunden, während sie gleichfalls mit der Abzugelektrode d_lB des Tran-

sistors T₁₈ und der Quellenelektrode J₁₉ des Transistors T₁₉ eine Diffusionszone bildet. Die Abzugelektroden der Transistoren T₁₄ und T₁₅ (</₁₄ bzw. d_u) bilden mit der Quellenelektrode j_ie des Transistors T₁₆ eine Diffusionszone, wobei die Abzugelektrode d_1% des Transistors T₁₆ über das Fenster 50 mit seiner Torelektrode g₎₆ verbunden ist. Die Verbindung zwischen der Torelektrode g_u des Transistors T₁₄ und der Abzugelektrode d₁₂ des Transistors T₁₂ wird über das Fenster 51 hergestellt, während die Verbindung zwischen dessen Torelektrode g,, und der Abzugelektrode d_u des Transistors T₁₄ über das Fenster 52 und die Verbindung zwischen dieser Abzugelektrode d_H und der Torelektrode f>₂ des Transistors T₂ über das Fenster 53 her-

gestellt wird. Wie aus der" Zeichnung ersichtlich ist, sind die übrigen Transistoren symmetrisch angeordnet, wobei die Quellen-, Tor- und Abzugelektroden sich wieder an entsprechenden Stellen befinden, und wobei zusätzliche sich kreuzende Verbindungen, die

erforderlich sind, wenn das Meister- und das Sklave-Flip-Flop mit der gleichen Logik betrieben werden würden, vermieden sind.

Aus F i g. 3 geht außerdem hervor, daß das Länge-Breite-Verhältnis der Kanäle für die Schalttransistören der mit dem Meister-Flip-Flop verbundenen ersten Torschaltung (T₁, T₂, T₀) und das Länge-Breite-Verhältnis der zugehörigen als Widerstände geschalteten Transistoren T₃ und T₇ völlig verschieden von dem Länge-Breite-Verhältnis der Kanäle für die Transistoren der mit der Sklave-Flip-Flop verbundenen zweiten Torschaltung (T₉, T₈, T₁₁, T₁₅, ^ri8< ^ris) gewählt ist. Der Schalttransistor T₁, der ersten Torschaltung weist ein Länge-Breite-Verhältnis von etwa 1,2 auf; für die zugehörigen (Wider-

stands-)Transistoren T₃ und T₇ beträgt dieses Verhältnis etwa 60. Hingegen ist für das Länge-Breite-Verhältnis der Kanäle der Schalttransistoren T₈ und T₁₈ der zweiten Torschaltung ein Wert von etwa 0,4 und für das Länge-Breite-Verhältnis der zugehöri-

gen (Widerstands-)Transistorcn T₁₀ und T₁₉ ein Wert von etwa 40 gewählt. Der Quotient der beiden Länge-Breite-Verhältnisse beträgt dann im ersteren Falle etwa 50 (wobei der Einfluß der diesen Wert tatsächlich noch herabsetzenden in Reihe mit dem Transistor 1 angeordneten Transistoren 2 oder 5 vernachlässigt wird), aber im letzteren Falle, etwa 100 (wobei der Einfluß der diesen Wert tatsächlich noch erhöhenden mit den Stufen 8, 10 bzw. 18, 19 in Kaskade geschalteten Stufen 11, 13 bzw. 15, 16 vernachlässigt wird). Erwünschtcnfalls können in Reihe mit den Transistoren 10 und 19 (Fig. 1) noch kleine Transistoren 24, 25 rnii nahezu gleicher Länge und Breite der Kanäle angeordnet sein, deren Tor- und Abzugelektrodcn miteinander verbunden sind und die bewirken, daß über ihnen ein nahezu konstanter Spannungsabfall auftritt. Auch dadurch wird ein Beitrag zum Vermeiden des nachstehend noch zu beschreibenden unzeitigen Umschaltens der Fiip-

Flops geliefert. In üblichen als integrierte Schaltungen ausgebildeten Meister-Sklave-Flip-Flop-Schaltungsanordnungen werden die beiden Flip-Flops identisch ausgeführt, d. h., daß die Länge-Brcite-Verhältnisse der Kanäle für die beiden Torschaltungen bzw. die beiden Flip-Flops und auch die Werte für die zugehörigen Widerstandstransistoren gleich gewählt sind. Durch die angegebenen Maßnahmen wird eine erheblich zuverlässigere Wirkung erzielt, was aus nachstehendem hervorgeht.

Wie oben erwähnt wurde, wird, ausgehend von einem Zustand, bei dem das Signal Q einen negativen Pegel aufweist und das Taktsignal Γ vom Nullpegel auf den negativen Pegel übergeht, das Meister-Flip-Flop die Neigung haben, vom negativen Pol auf den Nullpegel umzuschalten. Zu diesem Zeitpunkt wird also der Transistor 17 nichtleitend und wird gleichzeitig der Transistor 18 leitend gemacht. Da jedoch die Flankensteilheit der Taktimpulse nicht unendlich groß ist, eine mögliche Steuerung mit Hilfe sinusförmiger Taktsignale auch wünschenswert ist und auch aus anderen Gründen Trägheitserscheinungen infolge von Streukapazitäten u. dgl. berücksichtigt werden müssen, braucht der Zeitpunkt des Leitendwerdens des Transistors 18 nicht genau mit dem Zeitpunkt zusammenzufallen, zu dem der Transistor 17 nichtleitend ist, aber es kann kurzzeitig eine negative Spannung an den Abzugelektroden der Transistoren 17 und 18 auftreten. Im allgemeinen wird angenommen, daß diese Spannung derart gering ist und sich außerdem infolge der vorhandenen Kapazitäten derart träge auswirkt, daß der Transistor 15 dadurch noch nicht geöffnet werden würde; letzteres hätte nämlich zur Folge, daß das Sk;ave-Flip-Flop unzeitig umschalten würde. Durch die angegebenen Maßnahmen wird jedoch eine nahezu vollständige Unabhängigkeit von Streuerscheinungen erzielt, so daß auch für beliebig geringe Flankensteilheit des Taktsignals zu dem oben angegebenen Zeitpunkt eine zuverlässige Umschaltung des Meister-Flip-Flops und nicht des Sklave-Flip-Flops auftritt. Dies läßt sich wie folgt erklären:

Bei einem größeren Längc-Breite-Verhältnis der Kanäle der Schalttransistoreti wird ein bestimmter durchgelassener Strom erst bei einer höheren Spannung an der Torelektrode erreicht werden. Je nachdem das Länge-Breite-Verhaltnis der Kanäle der Widerstandstransistoren größer gewählt ist, wird bei einer gegebenen Spannung ein geringerer Strom durch diese Widerstandstransistoren fließen. Im beschriebenen Beispiel wird nun die Torelektrodenspannung, die benötigt wird, um den Transistor 1 derart stark leitend zu machen, daß das Meister-Flip-Flop umschaltet, höher als die Torelektrcidenspannung sein, die benötiizi wird, um den Transistor 18 genügend stromführend zu machen, damit der Transistor 115 gesperrt bleibt. Auf diese Weise wird also unzeitiges Umschalten vermieden. Aus ähnlichen Gründen wird auch ein unzeitiges Umschalten des Meister-Flip-Flops zu dem Zeitpunkt, zu dem das Taktsignal vom negativen Pegel zum Nullpegel zurückkehrt und somit das Skläve-Flip-Flop umschaltet, verhindert: der Transistor 1 ist dann gesperrt., bevor der Transistor 15 (bzw. 11) geöffnet wird.

Viele Varianten des Schaltbildes nach Fig. 1 sind möglich. So können sowohl das Meister-Flip-Fiop wie auch das Sklave-Flip-Flop mit anders ausgebildeten Torschaltungen versehen werden, während dennoch die beiden Flip-Flops mit »umgekehrter« Logik betrieben werden, d. h., daß eines der mit dem einen Flip-Flop (4, 5) verbundenen Teiltore (1, Z) sich nur in dem einen (negativen) Zustand der diesem Teiltor zugeführten Signale (Γ und Q) öffnet, während hingegen eines der mit dem anderen Flip-Flop (12, 14) verbundenen Teiltore (17, 18, 15) sich nur in dem anderen (Null-)Zustand der diesem Teiltor zugeführten Signale (T und M) öffnet. Die

ίο beider. Teiltore (1, 2 bzw. 1, 6) der ersten Torschaltung (1, 2, 6) enthalten zu diesem Zweck jeweils zwei Transistoren (1, 2 bzw, I₁ 6) mit in Reihe geschalteten Hauptstrombahnen, wobei dem einen Transistor (1) das Taktsignal T, dem anderen Transistor (2 bzw. 6) das Ausgangssignal (Q bzw. Q~) des nicht zu (dieser Torschaltung gehörigen Flip-Flops (12, 14) zugeführt wird; die beiden Teiltore (17, 18, 15 bzw, 9', 8, 11) des anderen Flip-Flops (12, 14) enthalten hingegen jeweils zwei Transistoren (18, 19 bzw. 8, 9) mit parallelgeschalteten Hauptstrombahnen, wobei dem einen Transistor (18 bzw. 8) das Taktsignal Γ, dem anderen Transistor (17 bzw. 9) das Ausgangssignal (M bzw. "M) des nicht zu dieser Torschaltung gehörigen Flip-Flops (4, 5) zugeführt wird. Die Torschaltungen 1, 2, 6 bzw. 9, 8, 11, 15, 18, 17 wirken dabei derart, daß stets nur eines der beiden Teiltore (entweder 1, 2, oder 1, 6 bzw. entweder 9, 8, 11 oder 15, 18, 17) umschaltet, während dann das andere dieser Teiltore keine Umschaltung des zugehörigen Flip-Flops hervorruft.

Im Schaltbild nach F i g. 4 ist eine Abwandlung der Fig. 1 gezeigt, bei der das Meister-Flip-Flop aus den Transistoren 34 und 35 mit den als Widerstände geschalteten Transistoren 33 und 37 besteht, während das Sklave-Flip-Flop die Transistoren 42 und 44 mit den als Widerstände geschalteten Transistoren 413 und 46 enthält. Wie aus der Figur ersichtlich ist, werden die Taktsignale T den Transistoren 31, 51 und 48, die Ausgangssignale M bzw. M des Meister-Flip-Flops den Transistoren 47 bzw. 39 und die Ausgangssignale Q bzw Q~ des Sklave-Flip-Flops den Transistoren 32 bzw. 36 zugeführt, wobei wieder die mit dem einen Flip-Flop (34, 35) verbundene Torschaltung aus Teiltoren (31, 32 bzw. 51, 36) aufgebaut ist, die jeweils zwei Transistoren mit parallelgeschalteten Hauptstrombahnen enthalten, wobei dem einen dieser Transistoren (31 bzw. 51) das Taktsignal T und dem anderen (32 bzw. 36) die Ausgangssignale Q bzw. Q~ des nicht zugehörigen Flip-Flops (42, 44) zugeführt werden, während die mit diesem anderen Flip-Flop (42, 44) verbundene Torschaltung aus Teiltoren (48, 47 bzw. 48 39) aufgebaut ist, die jeweils zwei Transistoren mi in Reihe geschalteten Hauptstrombahnen enthalten wobei dem einen (48) dieser Transistoren das Takt signal T und dem anderen dieser in Reihe geschalte ten Transistoren (47 bzw. 39) die Ausgangssignal· (M bzw. Ή) des nicht zugehörigen einen Flip-Flop (33, 35) zugeführt werden. Der Quotient der Länge

Breite-S^erhältnisse der Kanäle der Widerstandstran sistoren 33 bzw. 37 und der Kanäle der zugehörige] Schalttransistoren 31 bzw. 51 ist höher als der Quo tient der Länge-Breite-Verhältnisse der Kanäle de Widerstandstransistoren 43 bzw. 46 und des Kanal des Schalttransistors 48 gewählt. Dadurch ist ein große Betriebssicherheit erhalten, während ferner di Widerstandstransistoren 43 bzw. 46 des Sklave-Flif Flops 42, 44 verhältnismäßig niederohmig sein kör

nen, so daß ein verhältnismäßig großer Strom zur Steuerung folgender Stufen am Ausgang zur Verfugung kommt. Außerdem ist die Anzahl von Widerstandstransistoren erheblich verringert, wodurch die Verlustleistung geringer als in der Schaltungsanordnung nach F i g. 1 ist.

Oben wurde stets das Flip-Flop 4, 5 als das Meister-Flip-Flop und das Flip-Flop 12, 14 als das Skliive-Flip-Flop bezeichnet. Es dürfte einleuchten, daß diese Bezeichnung nur beliebig ist und auch umgekehrt hätte gewählt werden können. Auch ist es nicht wesentlich, welchen der beiden Flip-Flops das Ausgangssignal Q entnommen wird. Die angegebene Maßnahme in bezug auf die Länge-Breite-Verhältnisse der unterschiedlichen Kanäle kann auch bei JK- bzw. DK-Flip-Flops angewandt werden, bei denen es auch ein Meister- und ein Sklave-Flip-Flop gibt und bei denen auch aus ähnlichen Gründen ein unzeitiges Umschalten des einen Flip-Flops zum Umschaltzeitpunkt des anderen Flip-Flops ver-

10

mieden werden muß. Die Eingangstore des Meister-Flip-Flops werden dann etwas verwickelter, weil dieses Flip-Flop nicht nur von den Ausgangssignalen Q und £7 des Sklave-Flip-Flops und den Taktsignalen, sondern auch von dem J- bzw. /(-Signal (oder D- bzw. F-Signal) gesteuert werden muß. Nur ist wesentlich, daß der Quotient des Widerstandes 3 (bzw. 7 bzw. 43 bzw. 46) und des Länge-Breite-Verhältnisses des Kanals des Transistors 1 (bzw. 48) kleiner

ίο als der Quotient des Widerstandes 19 (bzw. 10 bzw. 33 bzw. 37) und des Länge-Breite-Verhältnisses des Kanals des Transistors 18 (bzw. 8 bzw. 31 bzw. 51) ist, wobei die vom Taktsignal Γ und dem Ausgangssignal des einen Flip-Flcps gesteuerten Transistoren 1, 2 (bzw. 1, β bzw, 48- 47 bzw. 48, 39) in Reihe geschaltete Hauptstrombahnen haben, während die vom Taktsignal T und dem Ausgangssignal des anderen Flip-Flops gesteuerten Transistoren 18, 17 (bzw. 8, 9 bzw. 31, 32 bzw. 51, 36) parallelgeschaltete Hauptstrombahnen aufweisen.

Hierzu 3 Blatt Zeichnungen

Claims (3)

i^ Torschaltung je die Reihenschaltung der Hauptstrom-Patentansprüche· bahnen eines vom Taktsignal und eines vom Ausgangssignal des anderen Flip-Flops gesteuerten Tran-

1. Meister-Sklave-Flip-Flop-Schaltungsanord- sistors und die mit diesem anderen Flip-Flop verbunnung mit einer ersten, von Taktsignalen und vom 5 dene Torschaltung je die Reihenschaltung der Haupt-Ausgang des Sklave-Flip-Flops gesteuerten, mit strombahnen eines vom Taktsignal und eines vom dem Meister-Flip-Hop verbundenen Torschaltung Ausgangssignal des einen Flip-Flops gesteuerten und einer zweiten, von den Taktsignalen und vom Transistors enthält.

Ausgang des Meister-Flip-Flops gesteuerten, mit Eine derartige Schaltungsanordnung ist aus der dem Sklave-Flip-Flop verbundenen Torschaltung, io US-PS 29 45 965 bekannt, die mit bipolaren Tranwobei die mit dem einen Flip-Flop verbundene sistoren aufgebaut ist. Durch die Verwendung einer Torschaltung je die Reihenschaltung der Haupt- Reihenschaltung von Transistoren in der einen Torstrombahnen eines vom Taktsignal und eines vom schaltung und der Parallelschaltung von Transisto-Ausgangssignal des anderen Flip-Fiops gesteuer- ren in der anderen Torschaltung können beide Torten Transistors und die mit diesem anderen Flip- 15 schaltungen mit demselben Taktsignal angesteuert Flop verbundene Torschaltung je die Parallel- werden, wodurch dann jeweils eine Torschaltung leischaltung der Hauptstrombahnen eines vom Takt- tend und die andere gesperrt ist. Beim Übergang des signal und eines vom Ausgangssignal des einen Taktsignals von einem Pegel zum anderen Pegel entFlip-Flops gesteuerten Transistors enthält, da- steht dabei jedoch zwangsläufig ein Zustand, bei dem durch gekennkeichnet, daß die mit ao vorübergehend beide Torschaltungen gleichzeitig einFeldeffekttransistoren mit isolierter Torelektrode geschaltet sind, was besonders bei Taktsignalen mit aufgebauten Torschaltungen (1, 2, 6; 8, 9, 11,15, langsamen Übergängen zu einem unkontrollierten 17,18) mit Belastungswiderständen (3, 7,10, 19) Verhalten des Flip-Flops führen kann. Um dies mit versehen sind, wobei der Quotient dieses Wider- Sicherheit zu verhindern, müßten Schwellwertschalstandes (3, 7) und des Länge-Breite-VerhäJ&üsses 25 tungen in den Torschaltungen vorgesehen werden,
des Kanals des zugehörigen Feldeffekttransistors Aufgabe der Erfindung ist es daher, eine Meister-(1), dem das Taktsignal (T) zugeführt wird und Sklave-Flip-Flop-Schaltungsanordnung der eingangs dessen Hauptstrombahn in Reihe mit der des vom genannten Art anzugeben, bei der während des Über-Ausgangssignal (Q, g) des nicht zugehörigen Flip- gangs des Taktsignals ein solcher unkontrollierbarer Flops (12, 14) gesteuerten Transistors (2, 6) ge- 30 Zustand nicht auftreten kann. Diese Aufgabe löst die schaltet ist, kleiner als der Quotient des BeIa- Erfindung durch die im Anspruch 1 angegebenen stungswiderstandes (10,19) und des Länge-Breite- Merkmale. Durch den Aufbau der Torschaltungen Verhältnisses des Kanals des zugehörigen Feld- mit Feldeffekttransistoren mit den angegebenen geoeffekttransistors (8. 18), dem das Taktsignal (T) metrischen Verhältnissen wird mit Sicherheit verhinzugeführt wird und dessen Hauptstrombahn zu 35 dert, daß die Flip-Flop-Schaltungsanordnung auch der des vom Ausgangssignal (M, JT) des nicht zu- bei langsamen Taktsignalübergängen in einen unkongehörigen Flip-Flops (4, 5) gesteuerten Transistors trollierbaren Zustand gerät,
parallel geschaltet ist, gewählt ist. Weiterbildungen der Erfindung sind in den Unter-

2. Flip-Flop-Schaltungsanordnung nach An- ansprüchen gekennzeichnet.

spruch 1, dadurch gekennzeichnet, daß die aus 40 Ausführungsbeispiele werden nachstehend an Hand der Parallelschaltung der Hauptstrombahnen je der Zeichnung erläutert. Es zeigt
zweier Transistoren (8, 9, 17,18) gebildeten Tor- F i g. 1 ein Schaltbild einer ersten Ausführungsschaltungen je als Belastungswiderstand die Rei- form einer Flip-Flop-Schaltungsanordnung nach der henschaltung der Hauptstrombahnen mindestens Erfindung,

zweier als Widerstände geschalteter Feldeffekt- 45 Fig. 2 Spannungs-Zeit-Diagramme zur Erläute-

transistoren (10, 24, 19, 25) mit isolierter Tor- rung der Wirkungsweise der Schaltung nach Fig. 1,

elektrode enthalten. F i g. 3 eine Topologie einer integrierten Schaltung

3. Flip-Flop-Schaltungsanordnung nach An- zur Realisierung der Schaltungsanordnung nach spruch 1 oder 2, dadurch gekennzeichnet, daß Fig. 1,

sämtliche Transistoren und die zugehörigen Be- 50 F i g. 4 eine andere Ausführungsform einer erfinlastungswiderstände in Form von Feldeffekttran- dungsgemäßen Flip-Flop-Schaltungsanordnung,
sistoren mit isolierter Torelektrode auf einem ein- F i g. 1 zeigt eine mit Feldeffekttransistoren mil

zigen Halbleitersubstrat integriert sind (F i g. 3). isolierter Torelektrode aufgebaute Flip-Flop-Schal

tungsanordnung, die ein Meister-Flip-Flop 4, 5 unc 55 ein Sklave-Flip-Flop 12, 14 enthält. Die Flip-Flop« sind vom üblichen Typ, bei dem die Abzugelektrode (drain) eines Transistors mit der Torelektrode (gate' des anderen Transistors verbunden ist und umge kehrt. Als Belastungswiderstände für die Transi-60 stören dieser Flip-Flops dienen die als Widerstands

Die Erfindung bezieht sich auf eine Meister-Sklave- geschalteten Feldeffekttransistoren mit isolierter Tor Flip-Flop-Schaltungsanordnung mit einer ersten, von elektrode 3, 7, 13 und 16, deren Torelektroden mi Taktsignalen und vom Ausgang des Sklave-Flip-Flops den Abzugelektroden verbunden sind. Erforderlichen gesteuerten, mit dem Meister-Flip-Flop verbundenen falls können die Torelektroden auch an eine ändert Torschaltung und einer zweiten, von Taktsignalen 65 feste Spannung — z. B. eine negative Spannung — und vom Ausgang des Meister-Flip-Flops gesteuer- als die Abzugelektroden gelegt werden, die mit de: ten, mit dem Sklave-Flip-Flop verbundenen Torschal- Speiseklemme 60 verbunden sind. Auch können zu tun£, wobei die mit dem einen Flip-Flop verbundene Raumersparung auf den Halbleiterkristall mehren