DE1285525B - Taktimpulsgeber mit einer Verzoegerungsleitung - Google Patents
Taktimpulsgeber mit einer VerzoegerungsleitungInfo
- Publication number
- DE1285525B DE1285525B DEW42407A DEW0042407A DE1285525B DE 1285525 B DE1285525 B DE 1285525B DE W42407 A DEW42407 A DE W42407A DE W0042407 A DEW0042407 A DE W0042407A DE 1285525 B DE1285525 B DE 1285525B
- Authority
- DE
- Germany
- Prior art keywords
- input
- output
- network
- delay line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C21/00—Digital stores in which the information circulates continuously
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
- H03K5/15046—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a tapped delay line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
Die vorliegende Erfindung bezieht sich auf einen An Hand der Figuren möge ein Ausführungsbei-
Taktimpulsgeber mit einer Verzögerungsleitung, ins- spiel der Erfindung nähere Erläuterung finden,
besondere zur Vorgabe des Zeitsteuertaktes von elek- Die F i g. 1 veranschaulicht ein mit Anzapfungen
ironischen Rechenmaschinen. versehenes Zeitnetzwerk 10, das aufeinanderfolgende
Elektronische Rechenmaschinen fordern nämlich 5 Zeitsignale für die Verwendung in Rechenmaschinen
Zeitsignale, um die Zeit festzulegen, in welcher die oder anderen elektronischen Geräten erzeugt. Dieses
Information übertragen werden soll bzw. alle anderen Netzwerk 10 hat eine normale, mit Anzapfungen verlogischen
Ereignisse auftreten sollen. Andere elektro- sehene Verzögerungsleitung 12. Eingang und Ausnische
und logische Stromkreise stellen ähnliche For- gang der Verzögerungsleitung 12 sind mit 14 bzw. 16
derungen. io bezeichnet. Die Verzögerungsleitung weist Abgriffe
Zur Erzeugung von Zeitsignalen in wirtschaftlicher , 18-1,18-2,18-3 auf. Selbstverständlich können auch
Weise kann ein Verzögerungsnetzwerk in Betracht ' noch weitere Abgriffe vorgesehen sein. Die mit Angezogen
werden, das in geeigneter Form eine wieder- zapfungen versehene Leitung 12 ist eine Verzögeholbare
Arbeitsweise zulaßt. Das Verzögerungsnetz- rungsleitung, die in Abständen angeordnete Parawerk
hat eine vorherbestimmte elektrische Länge, 15 meter enthält und aus einer bestimmten Anzahl von
und es kann die gewünschten Zeitspannen zwischen LC-Abschnitten in der üblichen Weise gebildet wird,
aufeinanderfolgenden Signalen, die an den Abgriff- Der Verzögerungsleitung 12 ist ein Eingangsstrompunkten
und an den Endpunkten der Verzögerungs- kreis 20 zugeordnet, welcher einen Eingangsimpulsleitung
abgreifbar sind, liefern. Bei Anwendung verstärker 22 üblicher Bauart enthält. Signale, die in
hoher Geschwindigkeiten ist eine mit mehreren Ab- 20 die Verzögerungsleitung 12 einlaufen sollen, kommen
griffen versehene Verzögerungsleitung wegen der aus dem Verstärker 22 bei der Klemme 14 an und
mechanischen Schwierigkeiten beim genauen Abgrei- werden durch die Verzögerungsleitung transportiert,
fen, z.B. eine Ultraschallverzögerungsleitung, und wonach sie an der' Ausgarigsklemme 16 erscheinen,
wegen der Unwirtschaftlichkeit einer langgestreckten An diesem Ausgang 16 ist ein Ausgangsverstärker
Parameterleitung, z. B. eines Koaxialkabels, erfor- 25 24 angeschlossen, der den Signalpegel anhebt und
derlich. das Signal über den; Rüekkopplungsweg 26 einem
Es ist wichtig, daß eine Verzögerungsleitung mit Undgatter 28 eingibt, das sein Ausgangssignal erneut
Abgriffen mit hoher Zeitgenauigkeit arbeitet, ohne auf den Eingangsstromkreis über das Odergatter 30
daß kleinste Störsignale, welche im allgemeinen durch gibt :·:-..
Kontaktprellen beim Starten auftreten, andere Strom- 30 Die Eingangsschaltung 20 enthält das Odergatter
kreise beeinflussen. Demgemäß ist der Erfindungs- 30 und einen bistabilen Kippkreis (Flip-Flop) 32. Der
gegenstand ein Taktimpulsgeber, bestehend aus einer Betrieb der Verzögerungsleitung "wird eingeleitet
Verzögerungsleitung mit Abgriff en in Verbindung mit durch Anlegen eines. Startimpulses von einer nicht
einer Eingangsschaltung. Der Betrieb wird eingeleitet näher veranschaulichten Quelle an die Eingangsdurch
Aufschalten eines Startsignals auf den Ein- 35 klemme 34 des Odergatters, dessen Ausgang den
gangsstromkreis, und die Verzögerungsleitung ist Setzeingang S des Flip-Flops 32 belegt. Durch den
ausgangsseitig mit der Eingangsschaltung gekoppelt, Startimpuls wird die Flip-Flop-Stufe 32 gesetzt, die
um eine sich ständig wiederholende Arbeitsweise zu an ihrem Ausgang eine Signalspannung abgibt, die
sichern. Um das Wirksamwerden von Störsignalen von der Ausgangsklemme 36 über den Verstärker 22
auf der Verzögerungsleitung völlig zu unterbinden 40 dem Eingang 14;äer· Verzögerungsleitung zugeführt
und um die Anzahl der Impulse auf der Leitung zu . wird. Sobald das Signal in. die Verzögerungsleitung
begrenzen, besteht eine Rückkopplungsverbindurig eingegeben ist, erscheinen Signale nacheinander an
von jedem Abgriff der Verzögerungsleitung zum den Abgriffen 18-1, 18-2 und 18-3, wo sie von den
Eingangskreis. nachgeschalteten Verstärkern 38-1, 38-2 und 38-3
Der erste Abgriff definiert die Dauer der Impulse, 45 weiterverarbeitet werden.-Demzufolge sind aufein-
und die verbleibenden Abgriffe sind vorzugsweise anderfolgende Zeitsignale an den Ausgangsklemmen
elektrisch verteilt angeordnet, um den Eingangsstrom- 40, 42 und 44 verfügbar, ebenso an der Ausgangskreis
bei Störungsfällen zu sperren, sobald der Start- klemme 16. Diese Signale können Computern eingeimpuls
auf die Leitung gegeben ist Durch einen Ver- ; geben werden ader ν anderweitig weiterverarbeitet
stärker ist sichergestellt, daß jedes Signal am Abgriff 50 werden. Nach Eingabe des Startsignals kann der
für Rückkopplungszwecke Verwendung finden kann Flip-Flop 32 wieder gelöscht werden, z. B. durch
und außerdem Steuereingriffe von außen möglich Sigrialgabe auf seinen "Ruckstelleingaiig, wobei die
sind. Sobald ein Störsignal erzeugt wird, wird der .-Klemme 36 Nullsignal ^rhält. Kontaktprellen, oder
gestörte Eingangskreis normalerweise mittels eines eine absichtliche Wiedereinschaltung des Startsignals
Rückkopplungsstromkreises gesperrt, um einen 55 können den Flip-Flop 32 wieder in seinen Setz-Wiederumlauf
eines solchen Impulses zu ver- zustand umsteuern. Um zu verhindern, daß Störspanhindern;
diese Sperrung hält mindestens so lange nungen auftreten, z. B. auf Grund des Kontaktprelan,
bis das Störsignal aus dem Netzwerk ver- lens der Startimpulsstromquelle oder bei mehrfacher
schwunden ist. Aussendung des Startsignals oder bei induktiver bzw.
Aufgabe der Erfindung ist es daher, einen Takt- 60 kapazitiver Kopplung zwischen dem Stromkreis 10
impulsgenerator mit einer Verzögerungsleitung mit und benachbarten Stromleitern, ist ein Rückkopp-Abgriffen
zu schaffen, welcher mit hinreichender Ge- lungssperrkreis 46 vorgesehen, welcher den Flipschwindigkeit
zu arbeiten vermag und dessen Funk- Flop-Ausgang 36 bei bestimmten Anlässen auf NuIltion
einer Selbststeuerung unterworfen ist, die das signal hält.
Auftreten von Störsignalen verhindert, ungeachtet der 65 Die elektrische Zeitverzögerung zwischen dem
Veränderungen in der Verzögerungsleitung auf Grund Eingang der Verzögerungsleitung an Klemme 14 und
der Veränderungen der Umgebungstempera- dem ersten Abgriff an der Klemme 18-1 ist eingetur
od. dgl. stellt durch die Lage des Abgriffs 18-1; damit ist der
zeitliche Abstand der erzeugten Impulse festgelegt. Sobald das vorliegende Ende des Eingangssignals am
Abgriff 18-1 erscheint, wird ein Rückkopplungssignal erzeugt, welches, verstärkt durch den Verstärker 38-1,
dem Eingang des Odergatters 48 zugeführt wird. Erscheint das Signal am Ausgang des Odergatters 48,
so wird es in der nachfolgenden NichtStufe 50 invertiert, wobei die Ausgangsklemme 36 des Flip-Flops
Nullsignal erhält und damit gesperrt wird. Der Flip-Flop 32 wird dadurch gelöscht. Der Eingang 14 der
Verzögerungsleitung 12 wird damit plötzlich auf Nullsignal gebracht, wobei die Abfallflanke für das
Signal gebildet und die Impulsform ergänzt wird.
Die elektrische Zeitverzögerung zwischen aufeinanderfolgenden
Abgriffklemmen der Verzögerungsleitung soll im wesentlichen dem vorbestimmten Zeitmuster
der Ausgangssignalfolge entsprechen und vorzugsweise kleiner sein als die vorherbestimmte Impulslänge,
so daß der Flip-Flop 32 bei Nullsignal ohne Rücksicht auf irgendwelche Störimpulse wäh- äo
rend des Fortschreitens der Impulse durch die Verzögerungsleitung gesperrt werden kann. Die Weitergabe
von Störimpulsen durch den Eingangsverstärker 22 ist auf diese Weise im wesentlichen unterbunden.
Da die Impulslänge im wesentlichen durch die Lage des ersten Abgriffpunktes bestimmt ist, ist eine
Selbststeuerung möglich, um Impulsüberlappungen mit charakteristischen Änderungen entsprechend der
Umgebungstemperaturänderungen zwischen aufeinanderfolgenden Abgriffpunkten zu erhalten. Ein Impuls
beispielsweise, der eine sinkende zeitliche Länge auf Grund einer durch die Umgebung verursachten
Verminderung der Zeitlänge in der Verzögerungszeit zwischen Verzögerungsleitungseingang und dem
ersten Abgriffpunkt aufweist, schreitet längs der Verzögerungsleitung 12 mit einer Abgriffpunktüberlappung
fort, weil die entsprechenden Verzögerungen zwischen aufeinanderfolgenden Abgriffpunkten sich
entsprechend derselben Verminderung der zeitlichen Länge, die durch die Umgebung verursacht ist, vermindern.
Sobald die voreilende Flanke des Impulses den Ausgang der Verzögerungsleitung an der Klemme 16
erreicht, wird der Impuls durch den Ausgangsverstärker 24 verstärkt und dem einen Eingang des Undgatters
28 zugeleitet. Der Ausgang des Undgatters 28 belegt den Eingang des Odergatters 30 und setzt den
Flip-Flop 32, sofern ein Dauersignal an der Klemme 52 des Undgatters 28 anliegt. Sobald die Abstiegsflanke des Impulses den letzten Abgriff 18-3 der
Verzögerungsleitung 12 erreicht, wird der Flip-Flop-Ausgang 26 auf 1-Signal gehalten, bis der Rückkopplungsverstärker
38-1 angesprochen hat und den Flip-Flop 32 löscht und seinen Ausgang bei Anlegen
des Nullsignals sperrt. Hierdurch tritt ein neuer Impuls in die Verzögerungsleitung 12 ein. Eine Fortsetzung
des beschriebenen Vorgangs ermöglicht eine wiederholbare Taktung für den Stromkreis 10. Wenn
die Arbeitsweise des Stromkreises 10 unterbrochen oder die Wiederholung des Arbeitsablaufs unterbunden
werden soll, dann braucht nur das Dauersignal vom Eingang 52 des Undgatters 28 abgeschaltet zu
werden.
Sobald aus einem Grunde sich ein Störsignal auf der Verzögerungsleitung befindet, ist ein Widereintritt
eines Nutzimpulses in die Verzögerungsleitung unterbunden, weil der Flip-Flop-Ausgang 36 vermittels
des Rückkopplungsstromkreises 46 normalerweise ständig gesperrt ist und auf Nullsignal gehalten
wird, solange sich ein Impuls durch die Verzögerungsleitung hindurchbewegt. Ist der Spörimpuls durch die
Verzögerungsleitung hindurchgelaufen, dann wird der Flip-Flop-Ausgang schnell wieder entsperrt und auf
1-Signal eingestellt, wobei ein neuer Nutzimpuls in die Verzögerungsleitung 12 eingegeben wird, um die
Fortsetzung des wiederholten Impulslaufbetriebes zu ermöglichen.
Obwohl andere Schwellenwertglieder, wie z. B. Schmitt-Trigger, angewendet werden können, enthält
jeder Abgriffverstärker 38-1, 38-2 oder 38-3 einen NAND-Stromkreis 53, die in den F i g. 2, 3 oder 4
veranschaulicht sind. Der Baustein enthält ein Paar Transistoren 54 und 56 oder entsprechende integrierte
Schalteinheiten, die einem Transistorpaar entsprechen. Jeder Transistor 54 oder 56 hat eine Ausgangskollektorklemme.
In der F i g. 2 ist der Transistor 54 als NAND-Stromkreis
geschaltet, mit Basisansteuerungsmöglichkeit durch eine kleine Spannung, wenn eine Eingangsspannung
großer als der Schwellenwert an die Klemmen 58 und 60 über Diodenschwellwertwege
angelegt wird. Der Transistor 56 ist für die Abgriffsignalspannung bestimmt, wobei er nur nominale Verzögerungsleitungsabgriffsbelastungen
erzeugt. Hauptsächlich eine der Verzögerungsleitungsabgriffklemmen, nämlich die Klemme 18-1, ist mit dem Eingangskreis
des Transistors verbunden, wobei die Basisansteuerung vermittels eines Widerstandes 62 erfolgt.
Um Leistungsabfälle an den Abgriffpunkten zu verhindern, kann die Impedanz der Verzögerungsleitung
bedeutend kleiner als die Impedanz des Abgriffverstärkereingangs sein. Handelt es sich bei dem
logischen Stromkreis 53 um einen integrierten Schaltkreis, dann kann der Widerstand 62 als Außenwiderstand
angeschlossen sein. Die logische Eingangsklemmen 64, 66 und 68 können unbeschaltet bleiben, oder
sie können zur NAND-Steuerung verwendet werden, mit Basisansteuerung des Transistors 56 vom Abgriff
18-1 her.
In der F i g. 3 sind Transistoren 54 und 56 als getrennte Abgriffverstärker angeordnet. Der Abgriff
18-1 ist über den Widerstand 62 zur Basisansteuerung des Transistors 56 vorgesehen, und der Abgriff
18-2 beeinflußt über den Widerstand 70 den Eingangskreis des Transistors 54.
In der F i g. 4 arbeiten die Transistoren 54 und 56 als getrennte Verstärker und erzeugen vielfach verstärkte
Ausgangssignale für den gemeinsamen Abgriff, z. B. den Abgriff 18-3. Ein einziger Widerstand
72 liegt zwischen dem Abgriff 18-3 und einer Klemme 74, von der aus beide Eingangskreise der Transistoren
54 und 56 angesteuert werden. Ein Widerstand 57 (F i g. 1) ist an die Ausgangsklemme 16 der Verzögerungsleitung
16 angeschlossen, um Reflexionen zu verhindern.
Bei Verwendung des Stromkreises 10 wird eine hohe Taktgenauigkeit erreicht, ohne daß Störsignale
die Arbeitsweise beeinträchtigen können. Die Schaltungsanordnung ist auch besonders wirtschaftlich
durch die Verwendung von Bausteinen als Abgriffverstärker, welche die Verzögerungsleitung nur unwesentlich
belasten, sobald Signale für die Steuerung der Rückkopplungsgenauigkeit oder für äußere Taktungen
erzeugt werden. Ein weiterer Vorteil der NAND-Abgriffverstärker ist in der schnellen Arbeitsweise
und in der Verwendung viel weniger Elemente
zu sehen, als sie sonst in herkömmlichen Aufbauten Verwendung finden.
Claims (4)
1. Taktimpulsgeber, insbesondere zur Vorgabe des Zeitsteuertaktes bei elektronischen Rechenmaschinen,
bestehend aus einem eine Verzögerungsleitung enthaltenden Zeitnetzwerk mit einem
Eingang, einem Ausgang und mehreren weiteren Abgriffen zwischen Ein- und Ausgang, dadurch
gekennzeichnet, daß dem Netzwerk (10) eingangsseitig ein Eingangsstromkreis (20) für die Eingabe eines Steuersignals (34) zugeordnet
und mindestens einem der Abgriffe (18-1, 18-2, 18-3), der Verzögerungsleitung (12)
eine Schaltvorrichtung (48) nachgeschaltet ist, die bei Eintreffen des eingegebenen Signals (34) an
dieser Abgriffstelle des Netzwerks am Ausgang des Eingangsstromkreises (20) ein Sperrsignal
auslöst, das die Dauer des durch das Netzwerk ao laufenden Taktimpulses auf einen vorgegebenen
Wert begrenzt, und daß das dem Ausgang (16) des Netzwerks entnehmbare Taktsignal zur Erzeugung
einer Taktsignalfolge vorgegebener Impulsfolgefrequenz vom Ausgang (16) des Netz- as
werkes vermittels einer Rückkoppelschaltung (24, 26,28, 30) dem Eingang des Eingangsstromkreir
ses (20) wiedereingebbar ist.
2. Taktimpulsgeber nach Anspruch 1, dadurch gekennzeichnet, daß der Eingangsstromkreis (20)
aus einer bistabilen Kippstufe (Flip-Flop 32) besteht, deren Setzeingang (5) oder Odergatter (30)
mit zwei Eingängen zugeordnet ist, dessen einer Eingang durch das Steuer- (Start-) Signal (34)
belegbar und dessen zweiter Eingang mit dem Ausgang des Netzwerks über ein Undgatter (28)
verbunden ist, und deren Setzausgang (36) an den Netzwerkeingang (14) angeschlossen ist.
3. Taktimpulsgeber nach Anspruch 1, dadurch gekennzeichnet, daß jeder Abgriff (18-1, 18-2,
18-3) des Netzwerks (10) den Eingang eines Odergatters (48) belegt, dessen Ausgang über eine
Nichtstufe (50) an den Setzausgang (36) der Kippstufe (32) angeschlossen ist.
4. Taktimpulsgeber nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß zwischen der
Kippstufe (32) und dem Netzwerkeingang (14), zwichen Netzwerkausgang (16) und dem Undgatter
(28) sowie zwischen den Netzwerkabgriffen (18-1, 18-2, 18-3) und den Eingängen des Odergatters
(48) Verstärker (22, 24, 38-1, 38-2, 38-3) eingeschaltet sind.
Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US505690A US3418498A (en) | 1965-10-29 | 1965-10-29 | Delay line timing circuit for use with computer or other timed operation devices |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1285525B true DE1285525B (de) | 1968-12-19 |
Family
ID=24011411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEW42407A Pending DE1285525B (de) | 1965-10-29 | 1966-09-14 | Taktimpulsgeber mit einer Verzoegerungsleitung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3418498A (de) |
JP (1) | JPS4529521Y1 (de) |
BE (1) | BE689074A (de) |
DE (1) | DE1285525B (de) |
GB (1) | GB1159697A (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3588544A (en) * | 1968-03-20 | 1971-06-28 | Hazeltine Research Inc | Signal generating circuits using internal semiconductor capacitance |
US3624519A (en) * | 1969-11-10 | 1971-11-30 | Westinghouse Electric Corp | Tapped delay line timing circuit |
US3775696A (en) * | 1971-11-18 | 1973-11-27 | Texas Instruments Inc | Synchronous digital system having a multispeed logic clock oscillator |
US4134073A (en) * | 1976-07-12 | 1979-01-09 | Honeywell Information Systems Inc. | Clock system having adaptive synchronization feature |
US4105978A (en) * | 1976-08-02 | 1978-08-08 | Honeywell Information Systems Inc. | Stretch and stall clock |
US4103251A (en) * | 1977-05-05 | 1978-07-25 | The United States Of America As Represented By The Secretary Of The Navy | Stabilized delay line oscillator |
US4241418A (en) * | 1977-11-23 | 1980-12-23 | Honeywell Information Systems Inc. | Clock system having a dynamically selectable clock period |
US4458308A (en) * | 1980-10-06 | 1984-07-03 | Honeywell Information Systems Inc. | Microprocessor controlled communications controller having a stretched clock cycle |
US4714924A (en) * | 1985-12-30 | 1987-12-22 | Eta Systems, Inc. | Electronic clock tuning system |
US4769558A (en) * | 1986-07-09 | 1988-09-06 | Eta Systems, Inc. | Integrated circuit clock bus layout delay system |
US5065041A (en) * | 1989-01-05 | 1991-11-12 | Bull Hn Information Systems Inc. | Timing generator module |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA609125A (en) * | 1960-11-22 | A. F. Williams Nigel | Electronic signal delay circuits |
-
1965
- 1965-10-29 US US505690A patent/US3418498A/en not_active Expired - Lifetime
-
1966
- 1966-09-14 DE DEW42407A patent/DE1285525B/de active Pending
- 1966-10-05 GB GB44465/66A patent/GB1159697A/en not_active Expired
- 1966-10-28 BE BE689074D patent/BE689074A/xx unknown
- 1966-10-29 JP JP1966100229U patent/JPS4529521Y1/ja not_active Expired
Non-Patent Citations (1)
Title |
---|
None * |
Also Published As
Publication number | Publication date |
---|---|
GB1159697A (en) | 1969-07-30 |
BE689074A (de) | 1967-03-31 |
JPS4529521Y1 (de) | 1970-11-13 |
US3418498A (en) | 1968-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1952203B2 (de) | Elektronisch regulierter zeitmesser mit niedrigem energieverbrauch | |
DE3708499A1 (de) | Digitale gegentakt-treiberschaltung | |
DE1285525B (de) | Taktimpulsgeber mit einer Verzoegerungsleitung | |
DE2755714C3 (de) | Logische Schaltung | |
DE4120903C2 (de) | Verzögerungsschaltung | |
DE1947555B2 (de) | ||
EP0303916A2 (de) | Taktstromversorgung | |
EP0128228B1 (de) | Verfahren und Anordnung zur Erzeugung von Impulsen beliebiger Zeitrelation innerhalb unmittelbar aufeinanderfolgender Impulsintervalle mit sehr hoher Genauigkeit und zeitlicher Auflösung | |
DE1537236B2 (de) | Im Takt geschalteter ein und ruck stellbarer FUp Flop | |
DE2811188C3 (de) | Josephson-Schaltkreis mit automatischer Rückstellung | |
DE2833211A1 (de) | Elektronischer zaehler fuer elektrische digitalimpulse | |
DE1262340C2 (de) | Signalabtastschaltung mit zwei in sperrichtung vorgespannten dioden | |
DE2315201A1 (de) | Flip-flop-schaltung | |
DE2732498A1 (de) | Integrierte kristalloszillatorschaltung | |
DE2535661A1 (de) | Logischer schaltkreis | |
DE2805217C3 (de) | Monolithisch integrierte I2 L-Schaltung fur ein Zweiphasen-Schieberegister | |
DE3226032A1 (de) | Gatterkreis fuer einen universalzaehler | |
DE1101028B (de) | Einrichtung zum Vor- und Rueckwaertszaehlen von zeitlich aufeinanderfolgenden Vorgaengen | |
DE1275597B (de) | Elektronischer Schalter mit einem oberflaechenpotentialgesteuerten Transistor | |
DE3637158C2 (de) | ||
DE1185226B (de) | Zaehlkette aus elektronischen Schalteinheiten | |
DE3131362C2 (de) | Taktgenerator für Start-Stop-Betrieb | |
DE2406923B2 (de) | Mit digitalen bauelementen aufgebautes monoflop | |
DE1163905B (de) | Logische Folgeschaltung aus getakteten bilateralen logischen Vorrichtungen | |
DE2258210C3 (de) | Elektronische Quarzuhr |