DE2535661A1 - Logischer schaltkreis - Google Patents

Description

10-05237 Ge 8. August 1975

HONEYWELL INC.
2701 Fourth Avenue South Minneapolis, Minn., USA

Logischer Schaltkreis

Die Erfindung betrifft einen logischen Schaltkreis zur Ausführung einer UND- bzw. einer negierenden ODER-Funktion, sowie beide Funktionen ausführende zusammengesetzte Schaltkreise.

Das Aufkommen der Integrationstechnik in großem Umfang hatte zur Folge, daß monolithisch integrierte Schaltkreise erhältlich wurden, bei denen immer mehr digitale Systemfunktionen eines digitalen Systemes auf einem einzigen Chip realisiert wurden. Die Vergrößerung der Funktionsdichte und somit der Schaltkreisdichte in einem monolithisch integrierten Schaltkreis weist verschiedene Vorteile auf. So ergeben sich wesentliche Einsparungen hinsichtlich der Zusammenbaukosten des digitalen Systems usw. Weiterhin ergibt sich eine verbesserte Zuverlässigkeit, da weniger Verbindungen zwischen den das digitale System bildenden Komponenten erforderlich sind. Schließlich ergibt sich ein Zuwachs hinsichtlich der Operationsgeschwindigkeit, da die in dem System zu übertragenden Signale lediglich über geringe Entfernungen übertragen werden müssen.

_ O —

Diese und andere Vorteile schaffen das Bedürfnis, die Anzahl der logischen Gatter in einem monolithisch integrierten Schaltkreis zu vergrößern und somit die logische Funktionsdichte in einer solchen Anordnung zu erhöhen. Mit dem Wunsch nach Erhöhung der Geschwindigkeit der auszuführenden logischen Funktionen zwecks Verbesserung der Fähigkeiten des digitalen Systems, ist die Forderung nach Erhöhung der Operationsgeschwindigkeit der logischen Gatter in einem monolithisch integrierten Schaltkreis identisch. Einer Erhöhung der Schaltkreisdichte und einer damit einhergehenden Geschwindigkeitssteigerung hinsichtlich der Schaltoperationen steht eine Zunahme der Verlustwärme innerhalb des monolithisch integrierten Schaltkreises entgegen, so daß im Hinblick auf die Lebensdauer des monolithisch integrierten Schaltkreises für eine ausreichende Wärmeabführung gesorgt werden muß.

Bisher wurde dem Erfordernis nach schnell arbeitenden digitalen monolithisch integrierten Schaltkreisen im allgemeinen durch Transistor-Transistor-Logikschaltkreise (TTL), insbesondere durch eine mit einer Klemmschaltung mit Schottky-Dioden betriebenen TTL-Logik und durch emitter-gekoppelte Logikschaltkreise (ECL) entsprochen. Die in diesen logischen Familien verwendeten Logikgatter benötigen im Mittel mehr als einen Transistor pro verwirklichter logischer Funktion.

Es ist die Aufgabe der vorliegenden Erfindung, logische Schaltkreise zur Ausführung bestimmter logischer Funktionen anzugeben, die bei ihrer Integration möglichst wenig Platz beanspruchen, eine hohe Arbeitsgeschwindigkeit gewährleisten und einen geringen Leistungsverbrauch aufweisen. Die Lösung dieser Aufgabe gelingt gemäß der in den Ansprüchen 1 und 4 gekennzeichneten Erfindung. Beiden logischen Schaltkreisen zur Ausführung einer UND- bzw. einer negierenden ODER-Funktion ist die Verwendung eines einzigen Transistors gemeinsam, wobei dieser Transistor entweder mehrere Emitter- oder mehrere Basisanschlüsse aufweist und jeweils in bestimmter Weise beschaltet ist. Beide logische Schaltkreise

60 9 810/0829

2 b 3 b b 6

bilden eine logische Familie und können mit Logikgattern der TTL- und ECL-Logikfamilien ohne Schwierigkeiten und ohne wesentliche zusätzlichen Schaltkreiskomponenten verbunden werden.

Anhand von in den Figuren der beiliegenden Zeichnungen dargestellten Ausführungsbeispielen sei die Erfindung im folgenden näher erläutert. Es zeigen:

Figur 1 ein Schaltbild eines erfindungsgemäßen NOR-Gatters, Figur 2 ein Schaltbild eines modifizierten NOR-Gatters gemäß der Erfindung,

Figur 3 ein Schaltbild eines erfindungsgemäßen UND-Gatters, Figur 4 ein Schaltbild eines modifizierten UND-Gatters gemäß der Erfindung,

Figur 5 ein Schaltbild eines logischen Schaltkreises mit verschiedenen Stufen unter Verwendung von Logikgattern gemäß der vorliegenden Erf indung,

Figur 6 ein Schaltbild eines logischen Schaltkreises mit verschiedenen Stufen unter Verwendung von Logikgattern gemäß der vorliegenden Erfindung sowie zusätzlicher anderer Logikgatter, Figuren 7 bis 9 die Auslegung von monolithisch integrierten Schaltkreisen von Logikgattern gemäß der vorliegenden Erfindung.

Figur 1 zeigt ein Schaltbild hinsichtlich eines Logikgatters zur Ausführung einer negierten logischen ODER-Funktion (NOR-Funktion), wobei der dargestellte Schaltkreis einen bipolaren Transistor mit einem Mehrfach-Basis- und einem Ilehrfach-Emitter-Anschluß aufweist. Hierbei ist jeweils ein Emitter einer von verschiedenen getrennten Basen zugeordnet, wobei die Basen im allgemeinen in einer Kollektorzone angeordnet sind und die Emitter intern kurzgeschlossen sind. Auf diese Weise wird ein Mehrfach-Basis-Transistor geschaffen. Eine monolithisch integrierte Schaltkreisauslegung für ein NOR-Gatter mit einem solchen Transistor ist in einer nachfolgenden Zeichnung näher dargestellt und wird anhand dieser später näher beschrieben.

6 0 9 8 1 Ü / 0 8 2 9

Der Transistor 10 weist drei Basen 11, 12 und 13, sowie drei zugeordnete Emitter 14, 15 und 16 auf. Die Basen 11, 12 und 13 dienen als Eingänge und werden an logische Signale angeschlossen, die sie beispielsweise von einem vorgeschalteten logischen Gatter empfangen.

Ein zwischen die Emitter des Transistors 10 und Masse geschalteter Widerstand 17 dient der Reduzierung des Strom-Wegschnappeffekts, der zwischen den verschiedenen Basis- und Emitterkombinationen des Transistors 10 auftreten kann. Die Verwendung des Widerstandes verringert den erwähnten Effekt mit dem z.B. die bekannte DCTL-Logikfamilie behaftet ist, ohne jedoch den hohen Raumbedarf aufzuweisen, den die ebenfalls diesen Effekt begrenzende RTL-Logikfamilie beansprucht.

Ein Lastwiderstand 18 zwischen dem Kollektor und der positiven Betriebsspannung dient der Erzeugung eines Spannungsabfalles am Ausgang 19 des NOR-Gatters in Abhängigkeit von den an die Easen 11, 12 oder 13 angelegten Eingangssignalen. Der Transistor 10 ist als Schottky-Transistor dargestellt, d. h. als ein in einer Klemmschaltung mit einer Schottky-Diode betriebener Transistor, die zwischen jede Basis und den Kollektor geschaltet ist, wobei die Kathode mit dem Kollektor verbunden ist und die den Transistor 10 an einem Betrieb im Sättigungsbereich hindert, so daß seine Schaltgeschwindigkeit vergrößert wird.

Das Logikgatter gemäß Figur 1 führt eine logische KOR-Funktion zwischen den Basiseingängen 11 bis 13 und dem Ausgang 19 aus. Befindet sich die Basis 11, 12 oder 13 in dem dem hohen Potential entsprechenden Logikzustand, so ist der Transistor 10 leitend und es befindet sich der Ausgang 19 in etwa auf dem dem Massepotential entsprechenden Logikzustand. Befinden sich die Basen 11 bis 13 auf dem niedrigen Potential, so ist der Transistor 10 ausgeschaltet und eine an den Ausgang 19 angeschaltete Last erhält

B09810/0829

einen entsprechenden Strom über den Lastwiderstand 18 aus der positiven Betriebsspannung zugeführt. Wie aus der Literatur bestens bekannt, kann jede Bool'sche logische Funktion durch die alleinige Verwendung von NOR-Gattern realisiert werden.

Ein solches NOR-Gatter weist viele Vorteile im Vergleich mit den Gattern der TTL- und ECL-Logikfamilien auf. Die hervorstechendsten Vorteile ergeben sich aus der Verwendung eines einzigen Transistors zur Realisierung der gesamten logischen NOR-Funktion, d. h. einer einzigen Kollektorzone, die die anderen Transistorteile aufweist. Die Verwendung eines einzigen aktiven Elementes reduziert den Raumbedarf in einem monolithisch integrierten Schaltkreis hinsichtlich des logischen Gatters und führt somit zu einer verbesserten Schaltkreisdichte. Der reduzierte Platzbedarf für das logische Gatter bedingt zudem eine erhöhte Operationsgeschwindigkeit des Gatters. Die Erhöhung der Schaltgeschwindigkeit ist im wesentlichen auf eine Verminderung der Kapazität zwischen den aktiven Komponenten und dem Material des Substrats zurückzuführen, da die zur Ausführung einer logischen Funktion erforderlichen aktiven Komponenten auf ein Minimum, d. h. auf einen Transistor beschränkt werden.

Weiterhin kann das in Figur 1 dargestellte NOR-Gatter im Vergleich mit den herkömmlichen TTL-NAND-Gattern oder den herkömmlichen ECL-ODER/NOR-Gattern mit einer wesentlich geringeren Versorgungsspannung betrieben v/erden. Dies ist darauf zurückzuführen, daß bei den früheren Schaltkreisen lediglich ein einziger Basis-Emitter-Spannungsabfall zwischen der Betriebsspannung auftrat. Das NOR-Gatter gemäß Figur 1 kann mit einer Spannung betrieben werden, die gerade die Basis-Emitterspannung (1 V_ßE) übertrifft. Aus Gründen der Geschwindigkeit und der Spannungsregelung wird man jedoch in der Praxis zu einer etwas höheren Spannung greifen.

609810/0829

Die Verwendung eines zweiten Gattertypes innerhalb der logischen Schaltkreisfamilie gemäß der vorliegenden Erfindung erfordert, wie weiter unten noch auszuführen sein wird, eine minimale Versorgungsspannung von ungefähr 1,5 V__, wobei jedoch in der

DL·

Praxis aus den erwähnten Gründen diese Spannung etwas höher gewählt wird.

Die Verwendung einer niedrigeren Versorgungsspannung im Vergleich mit den anderen bekannten Logikfamilien führt zunächst zu geringeren SpannungsSchwankungen, wodurch die Arbeitsgeschwindigkeit des Schaltkreises vergrößert wird, da die Kapazitäten innerhalb des Schaltkreises entsprechend geringere Umladungen erfahren. Diese mögliche Verbesserung hinsichtlich der Operationsgeschwindigkeit kann durch die Klemmspannung entsprechend eines nachfolgenden an den Ausgang angeschlossenen Schaltkreises aufgehoben werden. Eine solche Klemmung tritt zwischen Mitgliedern der Logikfamilie gemäß der vorliegenden Erfindung auf, wie weiter unten noch ausgeführt wird. Weiterhin wird bei einer vorgegebenen Gatterleistung und einer Reduzierung der Betriebsspannung die Operationsgeschv/indigkeit des logischen Gatters vergrößert, da der Ladestrom für die Schaltkreiskapazitäten vergrößert werden kann, ohne daß die vorgegebene Gatterleistung überschritten wird.

Ein typischer monolithischer integrierter Schaltkreis, v/ie er in Figur 1 dargestellt ist, wird mit einer Betriebsspannung von 2 Volt betrieben und weist eine Leistungsaufnahme von 4 mW pro Gatter und eine mittlere Gatterverzögerung von weniger als eine Nanosekunde auf. Der Widerstand 18 in einem solchen Gatter besitzt einen Wert von ungefähr 650 Ohm, während der Widerstand 17 einen Wert von ungefähr 25 bis 50 Ohm aufweist.

Figur 2 zeigt das Schaltbild eines anderen logischen Gatters zur Ausführung der logischen NOR-Funktion unter Verwendung eines bipolaren Schottky-Transistors 20 mit einer Mehrfachbasis, die in

609810/0829

einer Kollektorzone gebildet ist und mit einem einzigen der Mehrfachbäsis gemeinsamen Emitter. Die Mehrfachbasis besteht aus drei Basisanschlüssen 21, 22 und 23. Ein Widerstand 24 wird wiederum benutzt zur Begrenzung des Strom-Wegschnappeffektes und ein Lastwiderstand 25 dient der Erzeugung eines Spannungsabfalles am Ausgang 26 des logischen Gatters.

Die Vorteile des in Figur 2 dargestellten NOR-Gatters stimmen mit denjenigen des NOR-Gatters gemäß Figur 1 überein, wobei jedoch durch die Anordnung eines einzigen Emitters eine platzmäßig noch günstigere Ausführung des Transistors 20 erzielt wird. Bei dieser Art des Transistors macht es Schwierigkeiten, sehr viele Basen in dem einen Transistor vorzusehen und es tritt zudem eine Beeinflussung zwischen den Basen auf, die überwacht werden muß, wenn der Transistor effektiv als Mehrfach-Basen-Transistor arbeiten soll. Ein Beispiel für die Verwirklichung eines ähnlichen Transistors ist in der US-PS 3 569 800 gegeben.

Wie zuvor bereits erwähnt, kann ein NOR-Gatter alle Bool¹sehen logischen Funktionen ausführen, ohne daß ein anderer Gattertyp erforderlich ist. Ein logisches Gatter, das eine andere grundlegende logische Funktion ausführt, kann jedoch nützlich sein, falls diese besondere logische Funktion in einem digitalen System benötigt wird, da in diesem Fall nur ein einziges logisches Gatter erforderlich ist, um diese Funktion auszuführen, anstelle einer Kombination von NOR-Gatterη.

Ein solches weiteres und kompatibles Mitglied der logischen Familie gemäß der vorliegenden Erfindung ist in Figur 3 dargestellt und realisiert eine logische UND-Funktion. Dieses Gatter weist wie noch zu erläutern sein wird, einige zusätzliche weitere Vorteile auf. Das logische Gatter gemäß Figur 3 benutzt einen bipolaren Transistor 30 mit einen. Mehrfach-Emitter, wobei die Mehrfach-Emitter in einer einzigen Basiszone gebildet sind, die seinerseits in einer Kollektorzone angeordnet ist. Die Mehrfach-

!·. 09810/0879

2 5 3BBbI

Emitter sind mit Anschlüssen 31, 32 und 33 versehen. Der Emitter

31 ist intern mit der Basis des Transistors 30 kurzgeschlossen. Ein Strom wird der Basis des Transistors 30 über einen Basiswiderstand 34 aus der positiven Betriebsspannungsquelle zugeführt.

Die logische UND-Funktion tritt zwischen den durch die Emitter

32 und 33 gebildeten Eingängen und dem Ausgang 35 auf, der durch den Kollektor des Transistors gebildet wird. Wenn ein oder beide Emitter 32 und 33 an das niedrige Potential gelegt v/erden, so befindet sich der Transistor 30 im leitenden Zustand, so daß der Ausgang 35 ebenfalls das niedrige Potential einnimmt. Befinden sich beide Emitter 32 und 33 in dem hohen Potentialzustand, so ist der Transistor 30 ausgeschaltet und es befindet sich der Ausgang 35 in dem hohen Potentialzustand. Die an den Ausgang angeschlossene Last wird hierbei über den Basiswiderstand 34 mit Strom und Spannung versorgt.

Eine Schwierigkeit hinsichtlich der zuvor beschriebenen NOR-Gatter gemäß der vorliegenden Erfindung liegt in dem relativ begrenzten Fan-out, falls andere NOR-Gatter als Last benutzt werden. Dies ist auf das Strom-Wegschnapp-Problem zurückzuführen, welches auch dann noch in einem gewissen Maß besteht, wenn Emitter-Widerstände in diesen Gattern verwendet werden, sowie auf den begrenzten Strombetrag, der diese Gatter speisen kann. Die Verwendung von UND-Gattern der in Figur 3 gezeigten Art als einzige Art von Last für den Ausgang eines der zuvor beschriebenen NOR-Gatter kann den Fan-out des NOR-Gatters zumindest verdoppeln. Dieser verbesserte Fan-out ist auf die relativ geringe Stromaufnahme dieser UND-Gatter zurückzuführen, wenn entweder wenigstens ein Eingangs-Emitter in dem hohen Potentialzustand und wenigstens ein anderer Eingangs-Emitter in dem niedrigen Potentialzustand sich befindet oder wenn die logische UND-Bedingung hinsichtlich aller Eingangs-Emitter durch den hohen Potentialzustand erfüllt ist, woraus eine Ausschaltung des Transistors 30 gemäß Figur 3 resultiert.

609810/0029

Bei der inversen Betriebsweise des Transistors 30 werden die Emitter als Kollektoren und der Kollektor als Emitter betrieben, so daß die vorangehende Logikstufe die Kollektorlast für den invers betriebenen Transistor 30 bildet. Jedes als Last an das treibende NOR-Gatter angeschlossene UND-Gatter, dessen logische UND-Funktion erfüllt ist und dessen Transistor invers betrieben wird, zieht einen inversen Kollektorstrom aus dem NOR-Gatter. Ein Strom wird ebenfalls in dem anderen Fall gezogen, wenn die Eingangs-Emitter sich im entgegengesetzten Zustand befinden, entsprechend der immer in Durchlaßrichtung betriebenen Kollektor-Basisverbindung, wodurch der Stromdurchgang zwischen Emittern in entgegengesetztem Zustand erleichtert wird. Dieses sind die Ströme, die es niedrig zu halten gilt, um ein verbessertes Fanout der auf die NOR-Gatter arbeitenden UND-Gatter zu erzielen.

Um die durch den Transistor in einem UND-Gatter an seinen in dem hohen Potentialzustand befindlichen Emittern aus den vorangehenden NOR-Gattern aufgenommenen Ströme zu begrenzen, ist es erforderlich _f daß entweder der Transistor selbst durch diese Emitter wenig Strom zieht oder daß der gezogene Strom aus einer Quelle gespeist wird, die nicht mit dem vorangehenden NOR-Gatter identisch ist. Bas Kurzschließen des Emitters 31 mit der Easis des Transistors 30 bewirkt eine Stromversorgung der auf hohem Potential befindlichen Emitter in einer solchen Weise, daß der Transistor 30 außer von der vorangehenden logischen Stufe, von einer weiteren Stromquelle gespeist wird.

Diese weitere Stromquelle ergibt sich aus der Spannungsquelle mit dem hohen Potential, dem Basiswiderstand 34 und durch den Kurzschluß der Basis mit dem Emitter 31. Indem die effektive Zone des Emitters 31 größer als die Zone der Emitter 32 und 33 gestaltet wird, kann nahezu der gesamte von dem Transistor 30 geforderte Strom für einen oder mehrere in dem hohen Potential- . zustand befindliche Emitter über den Easiswiderstand 34 und den

6 0981G/Ö829

Emitter 31 geliefert werden. Auf diese Weise bildet das UND-Gatter gemäß Figur 3 eine wesentliche und vorteilhafte Komponente innerhalb der Logikfamilie gemäß der vorliegenden Erfindung, indem es einen verbesserten Fan-out eines NOR-Gatters bewirkt.

Die Verwendung eines bipolaren Transistors, dessen Basis mit einem Emitter kurzgeschlossen ist, in einer nicht-invertierenden Schaltoperation gemäß dem UND-Gatter in Figur 3 unterscheidet sich von dem Emitter-Basis-Kurzschluß eines im inversen Schaltbetrieb arbeitenden Transistors. Bei einem invers betriebenen Schalttransistor dient der Kurzschluß eines Emitters mit der Basis dem gänzlich unterschiedlichen Zweck einer Reduzierung des LadungsSpeichereffektes und der damit verbundenen Sättigung, wodurch die Schaltgeschwindigkeit des invers betriebenen Transistors erhöht wird. Als Beispiel eines solchen Anwendungsfalles sei auf die US-PS 3 233 125 verwiesen.

Ein anderer wichtiger Vorteil des UND-Gatters gemäß Figur 3 liegt in seiner extremen Operationsgeschwindigkeit, die die des zuvor beschriebenen NOR-Gatters übertrifft. Diese hohe Operationsgeschwindigkeit wird ohne die Verwendung eines Schottky-Transistors erreicht, wie dies durch das Standardsymbol für den Transistor 30 in Figur 3 anstelle des Symbols für einen Schottky-Transistor angedeutet ist. Diese Schnelligkeit ergibt sich direkt aus der Verwendung des Transistors 30 in einem nicht-invertierenden Schaltbetrieb, wie zuvor erwähnt, so daß/wenn immer eine Sättigung auftritt, diese die Schaltgeschwindigkeit des Transistors erhöht, anstatt zu erniedrigen, wodurch die Notwendigkeit der Verbindung einer Schottky-Diode von der Basis nachdem Kollektor des Transistors vermieden wird. Dies wird verständlich durch den Hinweis, daß die effektive Miller-Kapazität des Transistors die Schaltgeschfaindigkeit des invertiert betriebenen Transistors zu erniedrigen versucht* und andererseits die Schaltgeschwindigkeit eines nicht-Invertierenden Transistors erhöht.

809810/0829

2 b 3 5 6 6 1 - li -

Ein weiterer Vorteil beim Gebrauch des UND-Gatters besteht darin, daß es mit kleineren Abmessungen als das NOR-Gatter ausgeführt werden kann, da die Mehrfach-Emitter in einer einzigen Basiszone des Transistors 30 angeordnet werden können, ohne daß eine spezielle Geometrie hinsichtlich der Basiszone erforderlich ist. Der Transistor 30 beansprucht somit im Vergleich mit den mit Mehrfach-Basen ausgestatteten Transistoren 10 und 20 weniger Platz.

Figur 4 zeigt eine verbesserte Ausführung des UND-Gatters gemäß Figur 3, wobei die Verbesserung in der Hinzufügung eines Kollektorwiderstandes 36 besteht. Dieser Kollektorwiderstand versorgt in erster Linie die an den Ausgang 35 des UND-Gatters gemäß Figur 4 angeschlossene Last mit Strom, wenn die logische UND-Funktion an den Eingängen des Transistors 30 erfüllt ist und somit der Transistor 30 bei seinem inversen Betrieb sich im nicht leitenden Zustand befindet. Dieser Strom muß normalerweise durch den Basiswiderstand 34 und die in Durchlaßrichtung betriebene Kollektorverbindung des Transistors 30 gemäß Figur der Last zugeführt werden. Gemäß Figur 4 kann der Basiswiderstand 34 einen sehr viel höheren Wert aufweisen, da ein Großteil des der Last zugeführten Stromes des logischen Gatters gemäß Figur 4 durch den Widerstand 36 geführt wird.

Die Vergrößerung des Basiswiderstandes 34 bringt eine Anzahl von Vorteilen mit sich, die unter anderem eine Reduzierung des inversen Kollektorstromes des Transistors 30 betreffen, wenn dieser im inversen Betrieb betrieben wird. Weiterhin wird die

de* s

Schwankungen Stromes durch den Basiswiderstand 34 auf Grund von Änderungen in der Versorgungsspannung und der Basis-Emitter-spannung des Transistors 30 verringert. Solche Schwankungen des Stromes durch den Basiswiderstand 34 führen zu Veränderungen der aufgenommenen Leistung innerhalb des logischen Gatters und

h09810/OÖ?9

seiner Operationsgeschwindigkeit. Ferner beeinflußt der parasitäre pnp-Txansistor, der durch die Easis und den Kollektor des Transistors 30 zusammen mit dem Substrat gebildet wird, wenn das logische Gatter in einem monolithischen integrierten Schaltkreis fabriziert wird, nicht langer den Stromfluß durch die an den Ausgang 35 des logischen Gatters gemäß Figur 4 angeschlossene Last. Dies ergibt sich aus der Tatsache, daß der Strom durch die Last numehr durch den Kollektorwiderstand 36 zugeführt wird. Die Verwendung des Kollektorwiderstandes 36 vermindert ebenfalls den unerwünschten Strom, welcher durch die Emitter des UND-Gatters vorangehenden Logikgattern im niedrigen Logikzustand zugeführt wird, wenn diese Logikgatter an die Emitter des UND-Gatters angeschlossen sind.

Die in Figur 4 dargestellten Widerstände 34 und 36 weisen typische Werte von 5 KH und 650 Ohm auf bei einer Spannungsversorgung jait 2 Volt, an die die Widerstände 34 und 36 angeschlossen sind.

Gemäß Figur 5 ist ein Logikschaltkreis mit vier Stufen dargestellt, der von den zuvor beschriebenen logischen Gattern Gebrauch macht und ein logisches Gatter pro Stufe aufweist. Die vier logischen Gatter umfassen ein NOR-Gatter 50, ein UND-Gatter 51 und zwei weitere NOR-Gatter 52 und 53. Die in Figur 5 verwendeten, logischen Gatter entsprechen dem NOR-Gatter gemäß Figur 1 und dem UND-Gatter gemäß Figur 4, obwohl die Gatter gemäß den Figuren 2 und 3 ebensogut verwendet werden können.

Der einzige sich zwischen den Gattern gemäß Figur 5 und den Gattern gemäß den Figuren 1 und 4 zeigende Unterscheid besteht in der Weglassung des Kollektorwiderstandes in dem NOR-Gatter 50 im Vergleich zu dem.NOR-Gatter gemäß Figur 1. Da das NOR-Gatter 50 lediglich Strom von dem UND-Gatter 51 aufnehmen muß,

^535661

besteht keine Notwendigkeit für einen Kollektorwiderstand zur Speisung irgendeines Stromes zu dem UND-Gatter 51, so daß der Kollektorwiderstand aus Gründen der Platzersparnis und Energieersparnis in einem entsprechenden monolithischen integrierten Schaltkreis entfallen kann. Wie zuvor beschrieben,wird die dem UND-Gatter 51 und seiner Last zugeführte Leistung über den Basis- und Kollektorwiderstand zugeführt.

Diese Kombination der in Figur 5 dargestellten logischen Gatter erlaubt die Abschätzung der Größe der Spannungswerte für den hohen und niedrigen Logikzustand hinsichtlich der logischen Gatter gemäß den Figuren 1 und 4,wenn diese Gatter miteinander verbunden werden und somit als Last an den Ausgängen füreinander dienen. Zunächst seien die NOR-Gatter 52 und 53 betrachtet. Wenn sich der Ausgang des NOR-Gatters 52 im niedrigen Zustand befindet, d. h. wenn der Transistor des NOR-Gatters 52 sich im leitenden Zustand befindet, so befindet sich der Transistor des NOR-Gatters 53 klar ersichtlich in dem nicht leitenden Zustand. In dieser Situation ergibt sich die Spannung am Ausgang des NOR-Gatters 52 und dementsprechend die Spannung am Eingang des NOR-Gatters 53 als der V_n -Spannungsabfall des Transistors im NOR-Gatter 52 minus dem Spannungsabfall der in Durchlaßrichtung betriebenen Schottky-Diode im NOR-Gatter 52, d. h. V - V ,,unter Vernachlässigung des geringen Spannungsabfalles über dem verhältnismäßig kleinen Emitterviderstand des NOR-Gatters 52.

Andererseits wird, falls der Transistor des NOR-Gatters 52 sich im nicht leitenden Zustand befindet, die Spannung am Ausgang des NOR-Gatters 52 auf den V_p -Spannungsabfall des ITOR-Gatters 53 heruntergezogen, wobei der geringe Spannungsfall über dem verhältnismäßig kleinen Emitterwiderstand des NOR-Gatters 53 vernachlässigt werden kann. Die Spannung am Ausgang des NOR-Gatters 52 und am Eingang des NOR-Gatters 53

B09810/0829

2b3S661

bewegt sich somit zwischen der Easis-Emitterspannung V des

LJiLi

NOR-Gatters 53, wenn das NOR-Gatter 52 am Ausgang hohes Potential zeigt und dem Wert V__t - V₀ . des NOR-Gatters 52, wenn

BL Sch

das NOR-Gatter 52 an seinem Ausgang das niedrige Potential aufweist.

Wenn der Transistor des UND-Gatters 51 sich im nicht leitenden Zustand befindet, d. h. wenn sich bei einem inversen Betrieb des Transistors der Ausgang des UND-Gatters 51 auf dem hohen Potential befindet, so ergibt sich die Spannung an diesem Ausgang und damit auch die Spannung am Eingang des NOR-Gatters als der V -Spannungsabfall des NOR-Gatters 52 unter Vernachlässigung des Spannungsabfalles über dem Emitterwiderstand dieses Gatters. In dieser Situation nimmt der Eingang des UND-Gatters 51 und somit auch der Ausgang .des NOR-Gatters 50 den hohen Potentialzustand ein und die Analyse zeigt, daß der Spannungspegel im Verbindungspunkt dieser beiden Gatter ungefähr dem V -Spannungsabfall entspricht, so wie es auch der Fall sein würde, falls das NOR-Gatter 50 ein weiteres NOR-Gatter ansteuern würde.

Wenn der Transistor des NOR-Gatters 50 und der Transistor des UND-Gatters 51 sich beide im leitenden Zustand befinden, so weist die Spannung im Verbindungspunkt zwischen diesen beiden Gattern den niedrigen Potentialzustand auf und ist durch den Spannungsabfall V - V-. des Transistors des NOR-Gatters 50 gegeben. Die Spannung im Verbindungspunkt zwischen dem UND-Gatter 51 und dem NOR-Gatter 52 liegt sodann oberhalb dieser Spannung im Verbindungspunkt der beiden Gatter 50 und 51, wobei der Unterschied durch die Sättigungsspannung des Transistors des Gatters 51 gegeben ist.

6098 10/08

2 5 3 b 6 6 1

Wie zuvor bereits erwähnt wurde, war die bekannte DCTL-Logikfamilie hinsichtlich des damit verbundenen Strom-Wegschnappeffektes unbefriedigend und die RTL-Logikfamilie stellte eine Lösung dieses Problemes dar. Die RTL-Logikfamilie weist jedoch ihre eigenen Nachteile auf, die insbesondere in der Vielzahl der vorzusehenden Basiswiderstände zu sehen sind. Die Basiswiderstände vergrößern die Komponentenanzahl, nehmen zusätzlichen Platz in Anspruch und verlangsamen schließlich die Operationsgeschwindigkeit dieser logischen Familie. Kichtsdestoweniger besitzen das herkömmliche RTL-Gatter und Varianten desselben einige nützliche Eigenschaften und diese Gatter sind mit den logischen Gattern der logischen Familie gemäß der vorliegenden Erfindung, wie sie anhand der Figuren 1 bis 4 beschrieben wurden,kompatibel. Einige Möglichkeiten zur Verwendung von RTL-Gattern sind in Figur 6 dargestellt.

Gemäß Figur 6 arbeitet ein NOR-Gatter 60 auf zwei RTL-Gatter 61 und 62, die ebenfalls eine logische NOR-Funktion ausführen. Das RTL-Gatter 61 arbeitet auf ein UND-Gatter 63, während das RTL-Gatter 6 2 ein logisches Ausgangs-Gatter darstellt, das auf irgendeine Ausgangseinrichtung arbeitet und beispielsweise Signale an einen anderen monolithisch integrierten Schaltkreis weitergibt. Ein anderes UND-Gatter 64 arbeitet auf einen anderen Eingang des RTL-Gatters 62.

Die Verwendung der RTL-Gatter 61 und 62 in dem Schaltkreis gemäß Figur 6 vermeidet eine erste Einschränkung hinsichtlich der Verbindung der logischen Gatter der logischen Familie gemäß der vorliegenden Erfindung. Diese Einschränkung besteht darin, daß bei Verwendung eines NOR-Gatters gemäß den Figuren 1 oder 2 zur Ansteuerung einer Vielzahl von ähnlichen NOR-Gattern die zueinander parallel geschaltet sind, wobei einem oder mehreren aus dieser Vielzahl von NOR-Gattern ein UKD-Gatter am Ausgang angeschaltet ist, ein Strom-Wegschnappeffekt zwischen der Vielzahl

fc09810/0829

von NOR-Gattern innerhalb der zweiten Stufe auftritt. Die Verwendung von RTL-Gattern 61 und 62 anstelle von NOR-Gattern gemäß den Figuren 1 uhd 2 innerhalb der zweiten Stufe, wobei diese gemeinsam durch ein NOR-Gatter angesteuert werden, löst dieses Strom-Wegschnapp-Problem.

Eine zweite Einschränkung hinsichtlich der Verbindung der logischen Gatter der vorgegebenen logischen Familie sei an dieser Stelle erwähnt und besteht darin, daß ein UND-Gatter nicht ein weiteres UND-Gatter ansteuern kann, sofern die geforderte Eool'sche logische Funktion ausgeführt werden soll. Dies bedeutet jedoch keine wesentliche Einschränkung, da auch ein einziges UND-Gatter mit der erforderlichen Anzahl von Eingängen verwendet werden kann.

Die Verwendung eines RTL-Gatters am Ausgang weist noch zusätzliche Vorteile auf. Zunächst gestattet die Weglassung des Emitterwiderstandes bei dem Gatter 62 die Reduzierung des Spannungspegels am Ausgang auf ein Minimum, da mit der Wegnahme dieses Widerstandes jeglicher Spannungsabfall über diesem Widerstand entfällt. Bei einer logischen Ausgangsstufe kann dieser Emitter-Spannungsabfall ganz beträchtliche Werte annehmen, da ein solches Ausgangsgatter oftmals einen beträchtlich größeren Strom ziehen muß. Der Transistor des logischen Ausgangsgatters ist"gewöhnlicherweise ein großer Transistor, der diesen zusätzlichen Strom ziehen kann.

Weiterhin kann die Kompatibilität mit einem TTL-Schaltkreis als Last für das logische RTL-Ausgangsgatter ohne Reduzierung des Störabstandes des TTL-Schaltkreises erzielt werden, wenn das /uisgangsgatter aus einer 5 Volt Spannungsquelle anstelle einer 2 Volt Spannungsquelle gespeist wird. Dies kann bewerkstelligt werden, indem mit dem Kollektor des RTL-Gatters 62 ein anderer Lastwiderstand 68 verbunden wird. Das andere Ende des Lastwiderstandes 6 8 wird an die 5 Volt Spannungsquelle angeschlossen.

£09810/0829

Sofern die 5 Volt Spannungsquelle in einem monolithisch integrierten Schaltkreis verfügbar ist, kann der Widerstand 68 in diesem Schaltkreis vorgesehen werden. Andernfalls oder auch im Fall von diskreten Bauelementen kann der Widerstand 68 als externer Widerstand vorgesehen sein.

Aus den gleichen Gründen,betreffend die höheren Lastströme und die Kompatibilität mit anderen logischen Familien,kann ein RTL-Gatter als Eingangsgatter für einen logischen Schaltkreis verwendet werden. Die Verwendung von RTL-Gattern ist jedoch, v/o immer dies möglich ist, zu vermeiden, da dadurch eine Vergrößerung der Komponentenanzahl erfolgt, was zu einem erhöhten Platzbedarf und zu einer Verringerung der Operationsgeschwindigkeit der digitalen Schaltkreise führt. Die UND-Gatter gemäß den Figuren 3 und 4 stellen somit befriedigende Eingangsschaltkreise dar ur.d v/o spezielle Eingangsbedingungen berücksichtigt werden müssen, können diese UKD-Gatter typischerweise verwendet werden.

'ilicr. eier iorr.patibilität mit anderen logischen Familien sind die ^;J;.u-Götter und !.OR-Gatter der logischen Familie gemäß der vorIiO-JOr-OOn J.rfindung bei einem Eetrieb mit 2 Volt in einer TTL-Lo'j-Ji' vorv/ondbar, wobei jedoch der Störabstand reduziert wiru. L-io ]o'jicchon Gatter gemäß der vorliegenden Erfindung sine tfc/or.f al lii r.it herkömmlichen ECL-Schaltkreisen kompatibel, falls UiO aio hohe Spannung führende Anschlußklemme geerdet wird und aio die niedrige Versorgungsspannung führende Klemme an - 2 Volt gelegt wird.

Eine volle Kompatibilität mit herkömmlichen TTL-Schaltkreisen unter Wahrung des vollen Störabstandes kann auf eine Weise mit den logischen Gattern der logischen Familie gemäß der vorliegenden Erfindung bewerkstelligt werden, indem auf einem monolithisch integrierten Schaltkreischip ein herkömmliches TTL-Gatter entweder am Eingang, am Ausgang oder am Ein- und Ausgang der verwendeten monolithisch integrierten Schaltkreischips gebildet

609 8 10/082 9

wird und die TTL-Gatter mit 5 Volt betrieben werden. Andere herkömmliche Gatter, wie beispielsweise DTL-Gatter, die mit 5 Volt betrieben werden, können zwecks Erzielung einer vollen Kompatibilität ebenfalls an den Ein- und Ausgängen eines monolithisch integrierten Schaltkreises angeordnet werden. Bei diesem Anwendungsfall können die Gatter der logischen Familie gemäß der vorliegenden Erfindung ebenfalls mit 5 Volt betrieben werden, sofern sie Eingangs- oder Ausgangsgatter zur Erzielung der Kompatibilität bilden.

Die Figuren 7 und 8 zeigen Draufsichten auf zwei monolithisch integrierte Schaltkreisversionen von NOR-Gattern der logischen Familie gemäß der vorliegenden Erfindung, wobei in beiden Darstellungen die Metallisierung fehlt. Das in Figur 7 dargestellte Gatter entspricht dem logischen Gatterschaltkreis gemäß Figur Eine isolierende Zone 70 umgibt eine isolierte Zone 71. Emitterzonen vom n-Leitfähigkeitstyp sind vorgesehen,um Emitter 72, Kontaktzonen 73 und einen Emitterwiderstand 74 zu bilden. Alle diese Zonen werden in einer einzigen n⁺-Diffusion gebildet. Basiszonen vom p-Leitfähigkeitstyp sind vorgesehen und umfassen Basen 75 und eine einen Widerstand 74 isolierende Zone 76. Diese Zonen werden in einer einzigen p-Diffusion erzeugt. Die isolierende Zone 70 ist ebenfalls vom p-Leitfähigkeitstyp und wird durch eine Diffusion in einer Epitaxialschicht vom η-Typ gebildet, die die isolierte Zone 71 verkörpert. Der Teil der isolierten Zone 71, der mehr oder weniger zwischen den beiden Kontaktdiffusionen 73 liegt, bildet einen Epitaxialwiderstand 77.

Verschiedene Schnitte werden in dem Masken- und Schutzfilm, der typischerweise aus Silicon-Dioxyd besteht, angebracht, um Verbindungsleitungen zur elektrischen Verbindung der verschiedenen zuvor erwähnten Zonen miteinander und mit anderen Zonen zwecks Bildung von Schaltkreisen herzustellen. Diese Schnitte dienen

809610/0829

der Aufnahme einer metallischen Ablagerung oder möglicherweise der Aufnahme eines aufgestrichenen Polysiliconmittels, wodurch die erwähnten Verbindungen hergestellt werden.

Einschnitte 78 sind angeordnet zur Freilegung sowohl der verschiedenen Basen 75 als auch von !eilen der isolierten Zone 71 über dem p-n-übergang zwischen den Basen 75 und der isolierten Zone 71. Durch Ablagerung von Matall in diesen Einschnitten wird ein doppelter Kontakt in Form eines ohm'sehen Kontaktes zu einer Basis 75 und ein Schottky-Kontakt zu der isolierten Zone 71 hinsichtlich jeder der Basen 75 hergestellt und es wird eine Verbindung zwischen diesen doppelten Kontakten simultan erzeugt. Dieser Vorgang dient der Bildung von Schottky-Dioden, von denen jeweils eine von jeder Basis 75 zu der isolierten Zone 71 gerichtet ist, die als Kollektor dient, wobei die Diodenkathode mit der isolierten Zone 71 verbunden ist und somit einen Schottky-Transistor bildet.

Einschnitte 79 dienen der Herstellung von Emitterkontakten, welche zwecks Kurzschließung der Emitter 72 alle miteinander verbunden werden müssen und diese kurzgeschlossenen Emitter sind ferner über den Einschnitt 80 mit dem Emitterwiderstand 74 verbunden. Der Emitterwiderstand 74 entspricht dem Widerstand 17 gemäß Figur 1. Ein Einschnitt 81 gestattet die Verbindung des Emitterwiderstandes 74 mit Masse. Die Ablagerung im Einschnitt 81 schließt das Ende des Emitterwiderstandes 74 mit der Zone 76 kurz. Die Zone 76 befindet sich in Kontakt mit Masse, indem sie die isolierende Zone 70 überschneidet.

Ein Einschnitt 82 bildet den Kollektorkontakt und die daran angeschlossene Verbindungsleitung bildet die Ausgangsleitung des logischen Gatters. Eingangsleitungen können an die metallischen Ablagerungen in den Einschnitten 79 angeschlossen werden. Ein Einschnitt 83 erlaubt den Anschluß an die Versorgungsspannung.

Γ» 09810/0879

Die Zone 77, die den Epitaxialwiderstand bildet, entspricht dem Widerstand 18 gemäß Figur 1.

Das logische Gatter gemäß Figur 7 wird unter Benutzung eines herkömmlichen bipolaren Verfahrens hergestellt. Dieses Gatter wird in einer typischen Epitaxialschicht von einer Dicke von ungefähr 4,5 /u und einer spezifischen Leitfähigkeit von 0,35 Ohm cm gebildet. Eingegrabene Schichten des gewöhnlichen Types werden unter Teilen der isolierten Zone 71 unter Benutzung von herkömmlichen Verfahren gebildet.

Die extreme Packungsdichte des sich ergebenden logischen Gatters geht aus Figur 7 hervor. Der gesainte, von der Oberfläche des monolithischen integrierten Schaltkreischips eingenommene Bereich ist kleiner als 0,01mn?.Dies gestattet eine sehr hohe logische Funktionsdichte und eine sehr schnelle Schaltgeschwindigkeit des Transistors, die sich irr. mittel unterhalb einer Nanosekunde bewegt, falls das Herstellungsverfahren so gewählt ist, daß sich geeignete dünne Basen von zufriedenstellender Leitfähigkeit ergeben.

Figur 8 zeigt einen monolithischen integrierten Schaltkreis in einer Version eines logischen Gatters mit zwei Eingängen anstelle des drei Eingänge aufweisenden logischen Gatters gemäß dem Schaltbild nach Figur 2. Dieser monolithische integrierte Schaltkreis wird wiederum unter Heranziehung einer herkömmlichen bipolaren Verfahrenstechnik hergestellt, wobei von verdeckten Schichten Gebrauch gemacht wird. Eine isolierende Zone 800 umgibt wiederum eine isolierte Zone 801, die aus einer Epitaxialschicht vom η-Typ gebildet wird. Emitterzonen werden durch eine n⁺-Typ-Diffusion gebildet und umfassen einen einzigen Emitter 802 und eine Kontaktzone 803. Durch eine p-Typ-Diffusion erhält man Easiszonen, welche eine einzige Easis 804, einen Emitterwiderstand 805 und einen Kollektorwiderstand 806 umfassen.

609810/0829

Zwei Merkmale dieser Anordnung seien hier erwähnt. Zunächst wird die Transistorbasis 804, die eine einzige Basiszone darstellt, so aufgebaut, daß sie hinsichtlich ihrer Betriebsweise zwei Teile aufweist, einen ersten Teil 307 und einen zweiten Teil 808. Diese beiden Teile sind mehr oder weniger voneinander durch die Anordnung des Emitters 802 isoliert, wobei der Emitter 802 relativ kleine Teile der Basis 804 zur Verbindung der Basisteile 807 und 808 stehen läßt. Diese Verbindungsteile besitzen somit einen wesentlichen Widerstand, so daß die Basisteile 807 und 808 im wesentlichen als unabhängige Basen wirken, wobei eine gewisse Widerstandsverbindung zwischen diesen Basen besteht. Das zweite, hier festzustellende Merkmal ist in der Leichtigkeit der Schaffung von Querverbindungen zwischen den Widerständen 805 und 806 zu sehen. Dies ist durch die gestrichelten Verbindungsleitungen 809, 810 und 811 angedeutet. Selbstverständlich können die Widerstände 805 und 806 durch andere Mittel wie beispielsweise Epitaxialwiderstände oder durch aufgetragene Polysiliconablagerungen miteinander verbunden werden.

Verschiedene Einschnitte sind in der schützenden Deckschicht angeordnet und dienen der Herstellung von Kontakten für Schaltkreisverbindungen mittels Verbindungsmitteln, wie beispielsweise einer Metallisierung. Diese Einschnitte umfassen einen Emittereinschnitt 812, einen Doppelkontakt- und Verbindungseinschnitt 813, der der Bildung eines Schottky-Transistors und dem Anschluß von Eingangsleitungen dient, einen Kollektorkontakteinschnit 814, sowie Widerstandskontakteinschnitte 815.

Figur 9 zeigt die Draufsicht eines monolithisch integrierten Schaltkreises entsprechend dem UND-Gatter gemäß Figur 4, jedoch mit drei Eingängen, wobei dieser integrierte Schaltkreis durch ein herkömmliches bipolares Herstellverfahren gefertigt wird. Irgendeine Metallisierung oder irgendwelche Verbindungsleitungen sind wiederum nicht dargestellt. Wie zuvor wird eine isolierende Zone 900 vom p-Typ durch Diffusion in einer Epitaxialschicht vom

609810/0829

η-Typ in eine isolierte Zone 901 umgewandelt. Emitterzonen werden durch eine n⁺-Typ-Diffusion gebildet und umfassen einen vergrößerten Emitter 902 und Eingangsemitter 903, sowie Kontaktzonen 904. Durch eine p-lyp-Diffusion wird eine Transistorbasis 905 gebildet.

Wiederum werden verschiedene Einschnitte in dem Schutzfilm über der Siliconschicht der Epitaxialschicht, die die isolierte Zone.901 bildet, angebracht, um die verschiedenen zuvor erwähnten Zonen durch Verbindungsmittel miteinander zu verbinden. Drei Emitter-Kontakteinschnitte 906 sind für Eingangsanschlüsse vorgesehen. Ein weiterer Emitter-Kontakteinschnitt ist angeordnet und erstreckt sich unter den vergrößerten Emitter 902 und in die Basis 905. Eine Ablagerung in dem Emittereinschnitt 907 schließt diesen vergrößerten Emitter mit der Basis durch Bildung eines ohm¹sehen Kontaktes kurz.

Ein Kollektor-Kontakteinschnitt 908 ist für den Anschluß einer Ausgangsleitung vorgesehen. Ein Kontakteinschnitt 909 dient dem Anschluß an eine Spannungsversorgung auf hohem Pegel. Ein Widerstands-Kontakteinschnitt 910 erlaubt die Verbindung mit dem Kollektor über den Kontakteinschnitt 908. Dieser Teil der Epitaxialschicht zwischen den Kontakteinschnitten 908 und 909, d. h. der mit der Bezugsziffer 911 versehene Teil der isolierten Zone 901 dient als Basiswiderstand entsprechend dem Widerstand 34 gemäß Figur 4. Der mit der Bezugsziffer 912 versehene Teil der isolierten Zone 901 dient als Kollektorwiderstand entsprechend dem Widerstand 36 in Figur 4.

Aus Figur 9 geht wiederum die Packungsdichte des logischen Gatters hervor. Ferner repräsentieren die gestrichelten Linien 913, 914 und 915 Verbindungsleitungen, die verschiedene dieser UND-Gatter, welche in gleicher Weise und parallel zueinander angeordnet sind, ohne Überschneidung mit anderen Verbindungslinien verbinden können. Dies ist oftmals der Fall, wenn die

6 0 9 8 1 0 / 0 S 2 9

gemeinsam verbundenen Gatter Teil eines Fan-out von einem gemeinsamen Steuergatter sind. Für das in Figur 8 dargestellte Gatter bestehen weniger bequeme gemeinsame Verbindungsmöglichkeiten, da die für die Basiszone erforderliche spezielle Ausbildung die Anordnung der Kontakteinschnitte 813 beschränkt. Die gemeinsame oder anderweitige Verbindung der Eingänge der Logikgatter gemäß Figur 7 kann gegenüber dem Logikgatter gemäß Figur 8 noch schwieriger werden, da wegen der inneren Kurzschließung eines jeden Emitters Zwischenverbindungseinrichtungen vorgesehen sein müssen, die mit Eingangs-Leitungsverbindungen überlappen können.

Die gestrichelte Zwischenverbindungleitung 916 gemäß Figur 9 stellt die Möglichkeit des Verlaufs einer Zwisehenverbindungsleitung über jene Teile des Logikgatters dar, die Widerstandskomponenten enthalten und für die eine Unterschneidung erforderlich ist. Selbstverständlich können diese Widerstandskomponenten auf andere Weise erzeugt v/erden, z. E. als Widerstände, gebildet aus einer Basiszone gemäß Figur 8, Einschnürungswiderstände oder durch aufgetragenes Polysilicon. Die Verwendung einer dieser anderen Methoden kann die Eildung von Unterschneidungen erleichtern oder andere Entwurfsprobleme lösen. Die Verwendung von Epitaxialwiderständen führt andererseits zu einer Platzersparnis und reduziert die parasitäre Kapazität in monolithisch integrierten Schaltkreisen, was zu einer Verbesserung der Operationsgeschwindigkeit führt. Die dichte Packung eines digitalen logischen Systems in Form eines monolithisch integrierten Schaltkreises unter Verwendung der NOR-Gatter und UND-Gatter gemäß den Figuren 7, 8 und 9 ist auf die dichte Packung dieser Gatter selbst zurückzuführen, wie dies zuvor beschrieben wurde, sowie auf die mögliche Vereinfachung des Entwurfes in einem integrierten Schaltkreischip, was auf die Verwendung dieser Gatter und deren Geometrie, sowie die Möglichkeiten von Unterschneidungen gegeben ist. Ferner erlaubt die Verfügbarkeit von zwei ähnlich herstellbaren aber funktionsmäßig verschiedenen

£0981Ό/0829

Logikgattertypen eine beträchtliche Flexibilität bei der Herstellung eines Digitalsysteir.es durch einen monolithisch integrierten Schaltkreis Γ

Zu der Kompaktheit und_ Anpassungsfähigkeit gesellt sich die hohe verfügbare Leistungsfähigkeit bei der Verwendung der zuvor beschriebenen Gatter. Die Verfügbarkeit von mittleren Schaltverz'ögerungeiT in Sub-Nanosekundenbereich und die kurzen möglichen Distanzen zwischen benachbarten Logikgattern auf einem monolithischen Schaltkreischip führen zu einer hohen Leistungsfähigkeit. Eine Computersimulation des KOR-Gatters der Logikfamilie gemäß der vorliegenden Erfindung sowie eines herkömmlichen PCL-Gatters und eines herkömmlichen Schottky-TTL-Gatters, wobei jedes Gatter zwei Eingänge aufwies, wurde durchgeführt*. Jedes dieser Gatter wurde als internes Gatter für einen digitalen, logischen monolithisch integrierten Schaltkreis verwendet und jedes Gatter wurde unter Verwendung der gleichen Koifiponentenmodelle simuliert. Als Ergebnis zeigte sich, daß die mittlere Schaltverzögerung des NOR-Gatters der Logikfamilie gemäß der vorliegenden Erfindung ungefähr die Hälfte der kürzesten mittleren Schaltverzögerung der anderen beiden Logikfamilien betrug.

Es sei hier unterstellt, daß eine gewisse Unsicherheit bei einer solchen Computersimulation gegeben ist und daß verschiedene andere Faktoren die mittlere Verzögerungszeit eines Gatters beeinflussen, die in dem Simulationsmodell nicht ohne weiteres berücksichtigt werden können und somit die Genauigkeit der Simulation reduzieren. Nichtsdestoweniger zeigt die wesentliche Verbesserung h'insichtlich der Schaltverzögerung, daß mit der Logikfamilie gernSß der vorliegenden Erfindung bedeutende Fortschritte erzielt werden können. Um die UnwägLarkeiten einer Computersimulation auszuschalten, wurde zusätzlich die Prüfung der neuen Logikfamilie in Eezug auf die bekannten Logikfamilien anhand eines

00 98 10/08 29

digitalen Systems in Form einer arithmetischen Recheneinheit (ALU) durchgeführt. Beim Vergleich ergab sich, daß die aus der Logikfamilie gemäß der vorliegenden Erfindung aufgebaute arithmetische Recheneinheit einen Koeffizienten aufwies, der aus dem Produkt von Geschwindigkeit, Leistung und Platzbeanspruchung gebildet wurde, der ungefähr halb so groß wie das kleinste Produkt der nächstbesten Recheneinheit war, die aus einer ECL-Logikfamilie bestand. Eine Kenngröße bipolarer Transistoren ist das Produkt aus Kurzschlußstrom im Emitterbasisbetrieb und Verstärkungsbandbreite, d. h. die Frequenz f_, bei welcher die Stromverstärkung einer Emitterbasisschaltung im Kurzschlußbetrieb gleich 1 ist. Das obige Ergebnis wurde durch die Verwendung von Transistoren in der Recheneinheit aus Gattern der Logikfamilie gemäß der Erfindung erzielt, deren Kenngröße f etwa halb so groß war wie diejenige des Transistors mit dem höchsten Wert f_ in jeder Recheneinheit aus Gattern der anderen beiden zum Vergleich herangezogenen Logikfamilien.

609810/0829

Claims (22)

1. Patentansprüche

   Logischer Schaltkreis zur Ausführung einer UND-Funktion, gekennzeichnet durch ein Gatter (51, 63, 64; Figur 3 und 4) in Form eines einzigen bipolaren Transistors (30) , mit einer Basis, einem Kollektor und mehreren Emittern (31, 32, 33), von denen ein Emitter (31) mit der Basis verbunden ist und die anderen Emitter (32, 33) an Signalquellen angeschlossen sind, sowie durch einen ersten Widerstand (34) zwischen der Basis und einer ersten Spannungsquelle.
2. 2. Schaltkreis nach Anspruch 1, gekennzeichnet durch einen zweiten Widerstand (36) zwischen dem Kollektor und einer zweiten Spannungsquelle.
3. 3. Schaltkreis nach Anspruch 2, dadurch gekennzeichnet , daß die zweite Spannungsquelle mit der ersten Spannungsquelle identisch ist.
4. 4. Schaltkreis zur Ausführung einer NOR-Funktion, gekennzeichnet durch ein Gatter (52, 62; Figur 1 und 2) in Form eines einzigen bipolaren Transistors (10, 2O) mit einem Kollektor, einem Emitter und mehreren Basen (11, 12, 13; 21, 22, 23), die an Signalquellen anschließbar sind, durch einen ersten Widerstand (17, 24) zwischen dem Emitter und einer ersten Spannungsqüelie und durch einen zweiten Widerstand (18, 25) zwischen dem Kollektor und einer zweiten Spannungsquelle.
5. 5. Schaltkreis nach Anspruch 4, dadurch gekennzeichnet, daß zwischen einer der Basen und dem Kollektor eine Schottky-Diode geschaltet ist.

   09810/0829
6. 6. Schaltkreis nach Anspruch 4, dadurch gekennzeichnet, daß die Signale der Signalquellen den Basen über Basiswiderstände (Stufen 61, 6 2) zugeführt sind.
7. 7. Schaltkreis nach Anspruch 1 und 4, dadurch gekennzeichnet, daß der Kollektor des UND-Gatters (51, 63, 64) mit einer Basis des NOR-Gatters (52, 62) verbunden ist.
8. 8. Schaltkreis nach den Ansprüchen 1 und 4, dadurch gekennzeichnet , daß ein Tmitter (32, 33) des UKD-Gatters (51, 63) mit dem Ausgang (19, 26) des NOR-Gatters (50, 61) verbunden ist.
9. 9. Schaltkreis nach Anspruch 1 in monolithisch integrierter Form, gekennzeichnet durch mehrere isolierte Zonen auf einem Halbleibermaterial von einem ersten Leitfähigkeitstyp und mit einer ersten Leitfähigkeit, mit einer ersten isolierten Zone (901), eine erste Basiszone (905) von einem zweiten Leitfähigkeitstyp innerhalb der ersten isolierten Zone (901), wobei eine erste Basisverbindung zwischen dieser ersten Basiszone und dieser ersten isolierten Zone besteht,

   eine erste Vielzahl von Emitterzonen vom ersten Leitfähigkeitstyp und mit einer zweiten Leitfähigkeit innerhalb der ersten Basiszone, umfassend erste und zweite Emitterzonen (902, 903), wobei erste und zweite Emitterverbindungen zwischen den ersten und zweiten Emitterzonen und der ersten Basiszone bestehen, eine erste Doppelkontakt- und Verbindungseinrichtung (907) über dieser ersten Emitterverbindung zwischen der ersten Emitterzone (902) und der ersten Basiszone (905), wobei die Einrichtung (907) einen ohm'sehen Kontakt zwischen der ersten Basiszone (905) und der ersten Emitterzone (902) herstellt, einen ersten Satz ohm¹scher Emitterkontakte (906) für die erste Vielzahl von Emitterzonen, umfassend einen ersten Emitterkontakt für die zweite Emitterzone (903) in Form von Emitterverbindungsleitungen (913, 914, 915) zur Übertragung von Signalen,

   609810/0829

   — ZO —

   einen ersten ohm'sehen Basiskontakt (907) für die erste Basiszone,

   einen ersten ohm¹sehen Kollektorkontakt (908) für die erste isolierte Zone und

   einen ersten Widerstand (912) zur Verbindung des ersten Basiskontaktes mit einer ersten Verbindungsleitung für eine Versorgungsspannung.
10. 10. Schaltkreis nach Anspruch 9, gekennzeichnet durch einen zweiten Widerstand (911) zur Verbindung des ersten Kollektorkontaktes (908) mit einer zweiten Verbindungsleitung für eine Versorgungsspannung.
11. 11. Schaltkreis nach Anspruch 9, gekennzeichnet durch

    eine Vielzahl von Basiszonen, umfassend eine zweite Basiszone (75, 804) vom erwähnten Leitfähigkeitstyp innerhalb einer zweiten isolierten Zone. (71, 801) und die erste Basiszone (905), wobei eine zweite Basisverbindung zwischen der zweiten Basiszone und der zweiten isolierten Zone besteht, eine dritte Emitterzone (72, 802) vom ersten Leitfähigkeitstyp und mit der zweiten Leitfähigkeit innerhalb der zweiten Basiszone (75, 804),

    eine Vielzahl von ohm'sehen Basiskontakten zusätzlich zu dem ersten Basiskontakt (907), wobei die ohm¹sehen Basiskontakte an jene Basiszonen angeschlossen sind, welche gänzlich innerhalb der zweiten isolierten Zone (71, 801) angeordnet sind und an Basis-Verfaindungsleitungen angeschlossen sind, und wobei die ohm'schen Kontakte einen zweiten Basiskontakt (78, 813) für die zweite Basiszone umfassen, einen zweiten ohm'schen Kollektorkontakt (82, 814) für die zweite isolierte Zone (71, 801),

    einen zweiten ohm'schen Emitterkontakt (79, 812) für die dritte Emitterzone (72, 802),

    809810/OS29

    einen zweiten Widerstand (77, 806) zur Verbindung des zweiten Kollektorkontaktes (82, 814) mit einer dritten Verbindungsleitung für eine Spannungsversorgung und einen dritten Widerstand (74, 805) zwischen dem zweiten Emitterkontakt (79, 812) und einer vierten Verbindungsleitung für eine Versorgungsspannung.
12. 12. Schaltkreis nach Anspruch 10,dadurch gekennzeichnet , daß der erste und zweite Widerstand (912, 911) durch das Halbleitermaterial in der ersten isolierten Zone (901) gebildet werden und daß die ersten und zweiten Verbindungsleitungen an eine gemeinsame Spannungsversorgung mittels eines ohm¹sehen Kontaktes mit der ersten isolierten Zone angeschlossen sind.
13. 13. Schaltkreis nach Anspruch 10, dadurch gekennzeichnet , daß der erste Widerstand durch Polysilicon gebildet ist.
14. 14. Schaltkreis nach Anspruch 10, dadurch gekennzeichnet , daß der erste Widerstand in einer zweiten Basiszone vom zweiten Leitfähigkeitstyp angeordnet ist.
15. 15. Schaltkreis nach Anspruch 11, dadurch gekennzeichnet , daß wenigstens zwei Basiszonen innerhalb der Vielzahl von Basiszonen vom zweiten Leitfähigkeitstyp gänzlich innerhalb der zweiten isolierten Zone (71) angeordnet sind, die ihrerseits die zweite Basiszone (75) aufweist, daß zusätzlich zu der ersten Basisverbindung weitere Basisverbindungen angeordnet sind, so daß eine Verbindung zwischen jeder der Vielzahl von Basiszonen und der zweiten isolierten Zone besteht, die ihrerseits die zweite Basisverbindung aufweist und daß eine zweite Vielzahl von Emitterzonen zusätzlich zu der ersten Vielzahl von Emitterverbindungen gänzlich

    B098 10/0829

    -30- 253566

    innerhalb einer dieser Basiszonen in der zweiten isolierten Zone mit der dritten Emitterzone (72) angeordnet sind, wobei jede Emitterzone innerhalb der zweiten Vielzahl von Emitterzonen vom ersten Leitfähigkeitstyp ist und die zweite Leitfähigkeit aufweist.
16. 16. Schaltkreis nach Anspruch 11, dadurch gekennzeichnet, daß die Emitter-Verbindungsleitung den zv/eiten Kollektorkontakt herstellt.
17. 17. Schaltkreis nach Anspruch 11, dadurch gekennzeichnet , daß die Basis-Verbindungsleitung den ersten Kollektorkontakt herstellt.
18. 18. Schaltkreis nach Anspruch 4 in monolithisch integrierter Form, gekennzeichnet durch mehrere isolierte Zonen auf einem Halbleitermaterial von eineiii ersten Leitfähigkeitstyp und mit einer ersten Leitfähigkeit mit einer ersten isolierten Zone (71, 801), eine erste Basiszone (75, 804) von einem zweiten Leitfähigkeitstyp innerhalb der ersten isolierten Zone (71, 801), v/obei eine erste Basisverbindung zwischen dieser ersten Basiszone und dieser ersten isolierten Zone besteht, eine erste Emitterzone (72, 802) vom ersten Leitfähigkeitstyp und mit der zweiten Leitfähigkeit innerhalb der ersten Basiszone (75, 804),

    eine Vielzahl von ohm'sehen Basiskontakten, die jeweils an Basiszonen innerhalb der zweiten isolierten Zone (71, 801) angeschlossen sind und mit Basis-Verbindungsleitungen zwecks übertragung von Signalen in Verbindung stehen und wobei die ohm¹sehen Basiskontakte einen ersten Basiskontakt (78, 813) für die erste Basiszone umfassen,

    einen ersten ohm¹sehen Kollektorkontakt (82, 814)' für die erste isolierte Zone (71, 801),

    609810/082

    einen ersten ohm'sehen Emitterkontakt (79, 812) für die erste Emitterzone (72, 802),

    einen ersten Widerstand (77, 806) zur Verbindung des ersten Kollektorkontaktes (82, 814) mit einer ersten Verbindungsleitung für eine Versorgungsspannung und einen zweiten Widerstand (74, 805) zwischen dem ersten Emitterkontakt (79, 812) und einer zweiten Verbindungsleitung für eine Versorgungsspannung.
19. 19. Schaltkreis nach Anspruch 18, dadurch gekennzeichnet , daß der erste und zweite Widerstand durch das Halbleitermaterial in der ersten isolierten Zone gebildet werden.
20. 20. Schaltkreis nach Anspruch 18, dadurch gekennzeichnet , daß der zweite V/iderstand durch PoIysilicon gebildet ist.
21. 21. Schaltkreis nach Anspruch 18, dadurch gekennzeichnet , daß der zweite Widerstand in einer zweiten Basiszone angeordnet ist.
22. 22. Schaltkreis nach Anspruch 18, dadurch gekennzeichnet , daß eine Vielzahl von Basiszonen vom zweiten Leitfähigkeitstyp angeordnet ist, welche gänzlich innerhalb der die erste Basiszone aufweisenden ersten isolierten Zone angeordnet sind, daß eine Vielzahl von Basisverbindungen vorhanden ist, wobei eine jede Basisverbindung aus dieser Vielzahl zwischen einer dieser Vielzahl von Basiszonen und dieser ersten isolierten Zone angeordnet ist und daß eine Vielzahl von Emitterzonen vom ersten Leitfähigkeitstyp und mit der zweiten Leitfähigkeit innerhalb einer diese erste Emitterzone umfassenden Basiszonen angeordnet ist.

    609810/0829