DE19541065A1 - Taktableitschaltung - Google Patents
TaktableitschaltungInfo
- Publication number
- DE19541065A1 DE19541065A1 DE19541065A DE19541065A DE19541065A1 DE 19541065 A1 DE19541065 A1 DE 19541065A1 DE 19541065 A DE19541065 A DE 19541065A DE 19541065 A DE19541065 A DE 19541065A DE 19541065 A1 DE19541065 A1 DE 19541065A1
- Authority
- DE
- Germany
- Prior art keywords
- clock
- signal sequence
- binary
- signals
- binary signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Taktableit
schaltung der im Oberbegriff des Patentanspruchs 1 genannten
Art.
Die Erfindung bezieht sich allgemein auf digitale Übertragungs
systeme und insbesondere auf die Taktableitanordnungen für der
artige Systeme. Die Erfindung bezieht sich weiterhin auf Multi
plexer-/Demultiplexer, die derartige Taktableitanordnungen auf
weisen.
Ein Schlüsselmerkmal bei jedem digitalen Übertragungssystem, bei
dem eine Vielzahl von Signalen multiplexiert und demultiplexiert
werden, besteht in der Schaffung irgendwelcher Sychronisations
einrichtungen, um sicherzustellen, daß die Taktsteuerung von
Übertragungsgeräten, wie z. B. eines Multiplexers-/Demultiple
xers, an die Taktsteuerung des Signals angepaßt ist.
Üblicherweise wird diese "örtliche" Synchronisation durch Ableiten der
Zeitsteuer- oder Taktinformation aus dem digitalen Signal selbst
erzielt.
Wenn die Übertragungs-Bitraten vergrößert werden, um eine ent
sprechende Vergrößerung der Systemkapazität zu erzielen, wird
die Genauigkeit der abgeleiteten Zeitsteuer- oder Taktinforma
tion mehr und mehr kritisch. Ein besonderes Problem bei üblichen
Taktableittechniken bei Anwendung bei diesen höheren Bitraten
besteht in dem Auftreten von Phasenschwankungen in den abgelei
teten Taktsignalen, wobei entsprechend die genaue Taktsteuerung
verlorengeht. Eine Lösung dieses Problems bestand in der Ent
wicklung von Taktableit-Begrenzungen, bei denen eine phasen
starre Schleife eine im wesentlichen phasenschwankungsfreie
"Schwungrad"-Synchronisation mit einem empfangenen Digitalsignal
ergibt. Eine typische Technik mit phasenstarrer Schleife ist
in der GB-A-22 55 480 beschrieben. Obwohl diese Technik eine
wirkungsvolle Lösung ergibt, sind die erforderlichen Schaltungen
kompliziert und damit relativ kostspielig.
Das Ziel der Erfindung besteht in einer weitgehenden Verringe
rung oder Beseitigung dieses Nachteils, so daß eine Phasenab
leitschaltung mit minimalen Phasenschwankungen und geringem Auf
wand geschaffen wird.
Diese Aufgabe wird durch die im Anspruch 1 bzw. Anspruch 4 an
gegebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung
ergeben sich aus den Unteransprüchen.
Gemäß einem Grundgedanken der Erfindung wird eine Taktableit
schaltung für ein digitales Übertragungssystem geschaffen, das
zur Ableitung von Taktinformationen aus einer ternären Datenim
pulsfolge ausgebildet ist, um auf diese Weise die ternäre Daten
impulsfolge nachzutakten, wobei die Schaltung Einrichtungen zur
Ableitung erster und zweiter binärer Signalfolgen, die den
positiv bzw. negativ verlaufenden Impulsen der ternären Daten
inpulsfolge entsprechen, Einrichtungen zur Kombination der
ersten und zweiten binären Signalfolgen zur Erzeugung einer
weiteren binären Signalfolge, einen örtlichen Takt einschließen
de Einrichtungen zur Erzeugung einer Bezugssignalfolge aus der
weiteren binären Signalfolge, Einrichtungen zum Nachtakten der
ersten und zweiten binären Datenfolgen auf die Bezugssignalfolge
und Einrichtungen zur Rekombination der nachgetakteten binären
Datenfolgen einschließt, wodurch eine nachgetaktete ternäre
Datenfolge erzeugt wird. Gemäß der Erfindung wird die Bezugs
signalfolge durch Nachtakten der weiteren binären Signalfolge
auf den örtlichen Takt, durch Verzögern der nachgetakteten
weiteren binären Signalfolge um einen Taktimpuls und Kombinieren
der verzögerten binären Signalfolge mit der weiteren binären
Signalfolge erzeugt, um ein Taktsignal mit der doppelten Bitrate
zu schaffen, dessen Anstiegsflanken mit der weiteren binären
Signalfolge ausgerichtet sind und einen Taktbezug für das
Nachtakten der ersten und zweiten binären Signalfolgen bilden.
Gemäß einem weiteren Grundgedanken der Erfindung wird ein Ver
fahren zum Nachtakten einer ternären Datensignalfolge in einem
digitalen Übertragungssystem geschaffen, wobei das Verfahren das
Ableiten erster und zweiter binärer Datensignalfolgen, die den
positiv bzw. negativ verlaufenden Impulsen der ternären Daten
signalfolge entsprechen, die Kombination der ersten und zweiten
binären Datensignalfolgen zur Schaffung einer weiteren binären
Datensignalfolge, die Erzeugung einer Bezugssignalfolge aus der
weiteren binären Datensignalfolge und aus einem örtlichen Takt,
das Nachtakten der ersten und zweiten binären Datensignalfolgen
auf die Bezugssignalfolge und die erneute Kombination der nach
getakteten binären Datensignalfolgen einschließt, um eine
nachgetaktete ternären Datensignalfolge zu erzeugen. Gemäß der
Erfindung wird die Bezugssignalfolge durch Nachtakten der
weiteren binären Datensignalfolge auf den örtlichen Takt,
Verzögern der nachgetakteten weiteren binären Datensignalfolge
um einen Taktimpuls und Kombinieren der verzögerten binären
Datensignalfolge mit der weiteren binären Datensignalfolge
erzeugt, um ein Taktsignal mit der doppelten Bitrate zu erzeu
gen, dessen Anstiegsflanken mit der weiteren binären Daten
signalfolge ausgerichtet sind und einen Taktbezug zum Nachtakten
der ersten und zweiten binären Datensignalfolgen bilden.
Die Schaltung kann zum Nachtakten von ternären Daten in einem
digitalen Zwischenverstärker verwendet werden.
Eine Ausführungsform der Erfindung wird nunmehr unter Bezugnahme
auf die beigefügten Zeichnungen beschrieben, in denen:
Fig. 1 ein Schaltbild einer digitalen Multiplexer-/
Demultiplexer-Anordnung ist,
Fig. 2 schematisch einen digitalen Prozessor zur Ver
wendung in der Multiplexer-/Demultiplexer-
Anordnung nach Fig. 1 zeigt,
Fig. 3 eine Taktableitschaltung zur Verwendung in dem
Prozessor nach Fig. 2 zeigt, und
Fig. 4 u. 5 Signalschwingungsformen für die Schaltung nach
Fig. 3 zeigen.
Gemäß Fig. 1 schließt die Multiplexer-/Demultiplexer-Anordnung
einen digitalen Prozessor 11 ein, der mit einem Satz von Unter
kanal-Eingängen 110 und Unterkanal-Ausgängen 111 gekoppelt ist.
Typischerweise umfassen die Unterkanäle drahtgebundene Eingänge
und Ausgänge und führen Daten mit einer Rate vom 2 mb/s. Der
Prozessor 11 ist weiterhin mit zwei Lichtleiter-Abschlußeinhei
ten (OLTU1 und OLTU2) verbunden, die eine Schnittstelle zu
einem optischen Übertragungsnetz 12 bilden, das beispielsweise
ein passives optisches Netz einschließt. Im Betrieb wird ledig
lich eine der Leitungsabschlußeinheiten zu einer bestimmten
Zeit in Betrieb gesetzt, während die andere Einheit eine Reserve
im Fall eines Systemausfalls bildet.
Der Prozessor ist ausführlicher in Fig. 2 gezeigt und schließt
Einrichtungen 21 zur Regeneration und Einrichtungen 22 zum Nach
takten ternär kodierter Daten, beispielsweise HDB3-Daten von dem
Unterkanal-Eingang oder von den Leitungsabschlußeinheiten ein.
Der Regenerator 21 gibt zwei binäre Signalfolgen DP und DN ab,
die den positiv verlaufenden bzw. negativ verlaufenden Impulsen
der ternären Datensignalfolge entsprechen. Diese Signale werden
jeweiligen Flip-Flop-Schaltungen 23P und 23N zugeführt, deren
Takteingänge eine Taktinformation von den Nachtaktungseinrich
tungen oder der Taktableitschaltung 22 empfangen. Die nachge
takteten HDB3-Signale werden parallel zwei Ausgangspuffern 24A
und 24B zugeführt. Der Prozessor empfängt vier Unterkanal-
Eingangssignale von den von ihm bearbeiteten Geräten und führt
eine Regeneration oder Nachtaktung oder Neu-Taktung dieser Daten
aus, um zwei identische Kopien der Eingangs-Datensignalfolge zur
Übertragung an das Netz zu liefern. Alarmsignale, wie z. B. für
den Eingangssignalverlust, das Vorhandensein von AIS und von
HDB3-Kodierfehlern werden von den Eingangs-Datensignalfolgen
abgeleitet. In der Rückwärtsrichtung empfängt der Prozessor acht
Eingänge von den Empfangsseiten der optischen Leitungsabschluß
einheiten. Die Alarmsignale werden aus diesen Datensignalfolgen
gesammelt, und wahlweise kann der Prozessor eine Überprüfung auf
Rahmenausricht- und Rahmenfehler durchführen. Die Unterkanal-
Ausgänge werden entweder einzeln oder als Block von vier Aus
gängen geschaltet.
Die Taktableiteinheit ist in Fig. 3 gezeigt, während die zuge
hörigen Signalschwingungsformen in den Fig. 4 und 5 gezeigt
sind. Um das Verständnis der Technik zu erleichtern, ist die
Zeitachse nach Fig. 5 gegenüber der nach Fig. 4 komprimiert.
Die positiv verlaufenden und negativ verlaufenden Teile der
HDB3-Datensignalfolge werden zur Erzeugung jeweiliger Daten
signalfolgen DP und DN verwendet. Diese Datensignalfolgen werden
in einem NAND-Verknüpfungsglied 31 (Fig. 3) kombiniert, um eine
einzige Datensignalfolge D (Fig. 4) zu liefern. Diese Datensig
nalfolge D wird dann nachgetaktet (Fig. 5), wobei der externe
Takt SLCLK verwendet wird, um eine Schwingungsform R1, die auf
den nächsten positiv verlaufenden Taktimpuls zeitbezogen ist,
und eine zweite Schwingungsform R2 zu erzeugen, die gegenüber R1
um einen Taktimpuls verzögert ist. Es ist verständlich, daß,
obwohl die Schwingungsform R2 direkt erzeugt werden kann, es
bequemer ist, diese Schwingungsform indirekt aus R1 zu erzeugen.
Die Schwingungsformen D und R2 werden dann in einem XOR-Verknüp
fungsglied 32 (Fig. 3) kombiniert, um einen Takt mit der doppel
ten Bitrate (Fig. 5) zu erzeugen, dessen Anstiegsflanken mit der
Datensignalfolge ausgerichtet sind und der zum Nachtakten der
Eingangs-Datensignalfolge verwendet werden kann. Die Abfall
flanken des XOR-Ausganges sind mit dem Reservetakt ausgerichtet,
so daß der Taktimpuls ein Impuls-/Pausenverhältnis innerhalb
gesetzter Grenzen aufweist. Die Abfallflanken sind Phasenschwan
kungen ausgesetzt, weil sie nicht auf die Datenfrequenz bezogen
sind, doch stellt dieses keinen Nachteil dar, weil die Abfall
flanken in dem Nachtaktungsvorgang nicht verwendet werden.
Der Lücken aufweisende Takt, der am Ausgang des XOR-Verknüp
fungsgliedes erzeugt wird, wird zum kontinuierlichen Rücksetzen
des Zählers 33 (Fig. 3) verwendet. Wenn eine Null oder eine
Impulspause in dem Ausgangssignal auftritt, so kann der Zähler
laufen, bis er seinen Endwert erreicht, bei dem QA = QB = QC = 1
ist und unter dieser Bedingung wird ein einzelner Taktimpuls am
Ausgang des UND-Verknüpfungsgliedes 34 erzeugt. Dieser Taktim
puls wird zum Nachtakten der Null-Werte verwendet. Obwohl die
ser Takt nicht auf die Datensignalfolge bezogen ist, werden
keine Phasenschwankungen eingeführt, weil die Null-Werte oder
Impulspausen keinerlei Taktinformation enthalten. Es besteht
keine Notwendigkeit, die nachgetakteten Daten zu dekodieren,
bevor sie den Ausgangspuffern 23 (Fig. 2) zugeführt werden, um
eine Punkt-zu-Mehrpunkt-Sendemöglichkeit zu schaffen.
Claims (7)
1. Taktableitschaltung für ein digitales Übertragungs
system, das zur Ableitung von Taktinformationen aus einer
ternären Datenimpulsfolge ausgebildet ist, um auf diese Weise
die ternäre Datenimpulsfolge nachzutakten, wobei die Schaltung
Einrichtungen zur Ableitung erster und zweiter binärer Signal
folgen (DP, DN), die den positiv bzw. negativ verlaufenden
Impulsen der ternären Datenimpulsfolge (HDB3) entsprechen,
Einrichtungen zur Kombination der ersten und zweiten binären
Signalfolgen zur Lieferung einer weiteren binären Signalfolge
(D), einen örtlichen Takt einschließende Einrichtungen zur
Erzeugung einer Bezugssignalfolge (XOR) aus der weiteren binären
Signalfolge, Einrichtungen zum Nachtakten der ersten und zweiten
binären Datenfolgen auf die Bezugssignalfolge, und Einrichtungen
zur Rekombination der nachgetakteten binären Datenfolgen ein
schließt, um auf diese Weise eine nachgetaktete ternäre Daten
impulsfolge zu erzeugen,
dadurch gekennzeichnet, daß die Bezugssignalfolge durch Nach
takten der weiteren binären Signalfolge auf den örtlichen
Takt, Verzögern der nachgetakteten weiteren binären Signal
folge und Kombinieren der verzögerten binären Signalfolge mit
der weiteren binären Signalfolge erzeugt wird, um ein Taktsignal
mit der doppelten Bitrate zu erzeugen, dessen Anstiegsflanken
mit der weiteren binären Signalfolge ausgerichtet sind und einen
Taktbezug zum Nachtakten der ersten und zweiten binären Signal
folgen ergeben.
2. Taktableitschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß die nachgetakteten Signale als zwei
identische parallele Signale erzeugt werden.
3. Taktableitschaltung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die ternären Signale HDB3-Signale
sind.
4. Verfahren zum Nachtakten eines ternären Datensignals in
einem digitalen Übertragungssystem, wobei das Verfahren die
Ableitung erster und zweiter binärer Signalfolgen (DP, DN), die
den positiv bzw. negativ verlaufenden Impulsen der ternären
Datenfolge (HDB3) entsprechen, die Kombination der ersten und
zweiten binären Signalfolgen zur Schaffung einer weiteren binä
ren Signalfolge (D), die Erzeugung einer Bezugssignalfolge
(XOR) aus der weiteren binären Signalfolge und aus einem örtli
chen Takt, das Nachtakten der ersten und zweiten binären Daten
folgen auf die Bezugssignalfolge und die erneute Kombination
der nachgetakteten binären Datenfolgen einschließt, wodurch eine
nachgetaktete ternäre Datenfolge erzeugt wird,
dadurch gekennzeichnet, daß die Bezugssignalfolge durch Nach
takten der weiteren binären Signalfolge auf einen örtlichen
Takt, durch Verzögern der nachgetakteten weiteren binären
Signalfolge um einen Taktimpuls und durch Kombinieren der
verzögerten binären Signalfolge mit der weiteren binären Signal
folge zur Erzeugung eines Taktsignals mit der doppelten Bitrate
erzeugt wird, dessen Anstiegsflanken mit der weiteren binären
Signalfolge ausgerichtet sind und einen Zeitbezug zum Nachtakten
der ersten und zweiten binären Signalfolgen ergeben.
5. Verfahren nach Anspruch 4,
dadurch gekennzeichnet, daß die nachgetakteten Signale als zwei
identische Signale parallel erzeugt werden.
6. Verfahren nach Anspruch 4 oder 5,
dadurch gekennzeichnet, daß die ternären Signale HDB3-Signale
sind.
7. Datenübertragungs-Zwischenverstärker, der mit einer
Taktableitschaltung nach einem der Ansprüche 1-3 versehen ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9422233A GB2294850B (en) | 1994-11-03 | 1994-11-03 | Clock extraction circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19541065A1 true DE19541065A1 (de) | 1996-05-09 |
Family
ID=10763870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19541065A Withdrawn DE19541065A1 (de) | 1994-11-03 | 1995-11-03 | Taktableitschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5781587A (de) |
DE (1) | DE19541065A1 (de) |
FR (1) | FR2726714B1 (de) |
GB (1) | GB2294850B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1297935B1 (it) * | 1997-12-23 | 1999-12-20 | Alsthom Cge Alcatel | Procedimento e dispositivo per la rivelazione della condizione di perdita di segnale all'ingresso di un'interfaccia di linea di |
JP2001053732A (ja) * | 1999-08-13 | 2001-02-23 | Oki Comtec Ltd | 非線形抽出回路及びクロック抽出回路 |
DE10005152A1 (de) * | 2000-02-07 | 2001-08-09 | Deutsche Telekom Mobil | Verfahren zur Regeneration eines Taktsignals aus einem HDB3-codierten Eingangssignal und Taktregenerator zur Durchführung des Verfahrens |
JP6163895B2 (ja) * | 2013-06-10 | 2017-07-19 | 株式会社明電舎 | 受信クロック抽出回路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4284843A (en) * | 1979-05-10 | 1981-08-18 | General Electric Company | Repeating station for use in digital data communications link |
US4456890A (en) * | 1982-04-05 | 1984-06-26 | Computer Peripherals Inc. | Data tracking clock recovery system using digitally controlled oscillator |
US4696016A (en) * | 1986-10-02 | 1987-09-22 | Rockwell International Corporation | Digital clock recovery circuit for return to zero data |
FR2646742B1 (fr) * | 1989-05-03 | 1994-01-07 | Telecommunications Sa | Dispositif pour synchroniser un signal pseudo-binaire avec un signal d'horloge regeneree a sauts de phase |
US5056118A (en) * | 1989-05-16 | 1991-10-08 | Rockwell International Corporation | Method and apparatus for clock and data recovery with high jitter tolerance |
GB9108654D0 (en) * | 1991-04-23 | 1991-06-12 | Motorola Israel Ltd | A data demodulator |
GB2259632B (en) * | 1991-09-13 | 1995-03-22 | Al Sammak Abdul Imam Jassim | An encoder/decoder for manchester code |
GB2263609B (en) * | 1991-09-30 | 1995-03-29 | Plessey Telecomm | Clock extract circuit |
GB2260883B (en) * | 1991-10-24 | 1995-06-21 | Northern Telecom Ltd | Telecommunications system |
US5259005A (en) * | 1992-03-26 | 1993-11-02 | Motorola, Inc. | Apparatus for and method of synchronizing a clock signal |
US5455540A (en) * | 1994-10-26 | 1995-10-03 | Cypress Semiconductor Corp. | Modified bang-bang phase detector with ternary output |
-
1994
- 1994-11-03 GB GB9422233A patent/GB2294850B/en not_active Expired - Fee Related
-
1995
- 1995-11-03 FR FR9512998A patent/FR2726714B1/fr not_active Expired - Fee Related
- 1995-11-03 DE DE19541065A patent/DE19541065A1/de not_active Withdrawn
- 1995-11-03 US US08/553,106 patent/US5781587A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2726714A1 (fr) | 1996-05-10 |
FR2726714B1 (fr) | 2000-08-11 |
GB2294850A (en) | 1996-05-08 |
GB2294850B (en) | 1999-01-13 |
GB9422233D0 (en) | 1994-12-21 |
US5781587A (en) | 1998-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69922972T2 (de) | System und verfahren zum senden und empfängen von datensignalen über eine taktsignalleitung | |
EP0269812B1 (de) | Verfahren und Anordnung zur Versorgung einer Taktleitung mit einem von zwei Taktsignalen in Abhängigkeit vom Pegel eines der beiden Taktsignale | |
DE3214150A1 (de) | Schaltungsanordnung zum begrenzen der anzahl gleicher aufeinanderfolgender bits in einer folge von bits bei einer digitalen uebertragungseinrichtung | |
DE2705780B2 (de) | Wiederholungsvorrichtung zum Empfang und Senden von Datensignalen | |
EP0115327B1 (de) | CMI-Decoder | |
DE3442613C2 (de) | ||
DE102014107585A1 (de) | Modale PAM2/PAM4 geteilt durch N (Div-N) automatische Korrelationsmaschine (ACE) für einen Empfänger | |
DE2448683C2 (de) | Verfahren zur Digitaldatensignalisierung und zugehörige Geräte | |
EP0464910A2 (de) | Übertragungseinrichtung mit einem blockcode-codiertem Hauptkanal und mit einem Zusatzkanal | |
EP0164676A1 (de) | Selbstsynchronisierender Verwürfler | |
EP0101056B1 (de) | Synchronisieranordnung | |
DE19541065A1 (de) | Taktableitschaltung | |
EP0680215A2 (de) | Verfahren zur Aufbereitung und Wiedergewinnung von Daten sowie Anordnungen hierzu | |
DE3031579C2 (de) | CMI-Codierer | |
DE2718317A1 (de) | Digital koppelnde fernmeldevermittlungseinrichtung | |
EP0419895B1 (de) | Taktversorgung für Multiplexsysteme | |
DE3312400A1 (de) | Verfahren zur uebertragung von binaersignalen mindestens zweier kanaele | |
DE2153165A1 (de) | Verfahren und System zur multiplexen Übertragung | |
DE3526051A1 (de) | Digitales nachrichtenuebertragungssystem mit einem nb/(n+1)b-leitungscode | |
DE2908366A1 (de) | Verfahren und schaltungsanordnung fuer einen phasenvergleich in einem digitalen nachrichtenuebertragungssystem | |
EP0160748B1 (de) | Codefehlereinblendung in digitale übertragungssignale | |
DE3526052A1 (de) | Digitales nachrichtenuebertragungssystem mit einem nb/(n+1)b-leitungscode | |
DE2729663C3 (de) | Synchronisierschaltung für ein Zeitmultiplex-Datenübertragungssystem | |
DE3248624C2 (de) | ||
DE3625589C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |