FR2726714A1 - Circuit d'extraction d'horloge pour systeme de transmissions numeriques et repeteur le comportant - Google Patents
Circuit d'extraction d'horloge pour systeme de transmissions numeriques et repeteur le comportant Download PDFInfo
- Publication number
- FR2726714A1 FR2726714A1 FR9512998A FR9512998A FR2726714A1 FR 2726714 A1 FR2726714 A1 FR 2726714A1 FR 9512998 A FR9512998 A FR 9512998A FR 9512998 A FR9512998 A FR 9512998A FR 2726714 A1 FR2726714 A1 FR 2726714A1
- Authority
- FR
- France
- Prior art keywords
- current
- resynchronized
- signals
- clock
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
L'invention concerne un circuit d'extraction d'horloge. Elle se rapporte à un circuit destiné à resynchroniser un courant de données ternaires et qui dérive des premier et second courants de signaux binaires correspondant respectivement aux impulsions allant vers les valeurs positives et négatives du courant de données ternaires (HDB3). Ces courants sont combinés pour la formation d'un courant binaire supplémentaire qui est resynchronisé sur une horloge locale pour la création d'un courant de signaux de référence destiné à resynchroniser les premier et second courants de données binaires sur le courant de référence. Les courants de données binaires resynchronisés sont combinés pour créer un courant de données ternaires resynchronisé. Application aux répéteurs de transmission de données.
Description
La présente invention concerne des systèmes de trans-
missions numériques et, en particulier, des circuits
d'extraction d'horloge destinés à de tels systèmes. L'inven-
tion concerne aussi des multiplexeurs-démultiplexeurs ayant de tels ensembles d'extraction d'horloge. Une caractéristique essentielle de tout système de transmissions numéricues dans Lequel plusieurs signaux sont multiplexés et démultiplexés est la présence d'un dispositif quelconque de synchronisation destiné à assurer l'adaptation de la synchronisation de 'lécuipement de transmission, par exemple un multiplexeur-démultiplexeur, à la synchronisation des signaux. De manijre classique, cette synchronisation
"locale" est réalisée par extraction d'informations d'hor-
loge ou de synchronisation du signal numéricque lui-même.
S15 Lorsque les fréquences des bits de transmission aug-
mentent afin que la capacité du système augmente de manière correspondante, la précision des informations extraites de
synchronisation d'horloge est de plus en plus primordiale.
Un problème particulier posé par les techniques classicques d'extraction d'horloge, lors de la transmission à ces fréquences élevées de bits, est celui d'une instabilité de base de temps du signal extrait d'horloge, avec réduction correspondante d'une synchronisation précise. Une solution à ce problème a été la détermination de limites d'extraction d'horloge entre lesquelles une boucle à verrouillage de phase assure une synchronisation "astable" pratiouement sans
instabilité de base de temps sur un signal numérique reçu.
Un exemple de technique à boucle à verrouillage de phase est décrit dans le document GB-A-2 255 480. Bien cue cette technique constitue une solution efficace, le circuit
nécessaire est complexe et i est donc relativement coûteux.
L'invention a donc pour objet la réduction au minimum
ou la suppression de cet inconvénient.
Dans un premier aspect, l'invention concerne un circuit d'extraction d'horloge destiné à un système de transmissions
numériques, destiné à extraire des informations de synchro-
nisation d'un courant d'imoulsions de données ternaires de
manière que le courant de données ternaires soit resynchro-
nisé, le circuit comprenant un dispositif destiné à dériver
des premier et second courants de signaux binaires corres-
pondant respectivement aux impulsions allant vers les valeurs positives et négatives du courant de données ter- naires, un dispositif destiné à combiner le premier et le second courant binaire pour la formation d'un courant binaire supplémentaire, un dispositif comprenant une horloge
locale pour la création, à partir du courant binaire supplé-
mentaire, d'un courant de signaux de référence, un dispo-
sitif de resynchronisation du premier et du second courant de données binaires sur le courant du signal de référence, et un dispositif de recombinaison des courants de données binaires resynchronisés de manière qu'un courant de données ternaires resynchronisé soit créé, caractérisé en ce que le
courant des signaux de référence est créé par resynchro-
nisation du courant binaire supplémentaire sur l'horloge locale, par retard d'une impulsion d'horloge du courant binaire supplémentaire resynchronisé, et par combinaison du courant binaire retardé au courant binaire supplémentaire pour la formation d'un signal d'horloge au double de la fréquence de bits dont les flancs montants sont alignés sur le courant binaire supplémentaire et forment une référence de synchronisation pour la resynchronisation des premiers et
seconds signaux binaires.
Dans un autre aspect, l'invention concerne un procédé de resynchronisation d'un signal de données ternaires dans
un système de transmissions numériques, le procédé compre-
nant la dérivation de premier et second courants de signaux binaires correspondant respectivement aux impulsions allant vers les valeurs positives et négatives d'un courant de données ternaires, la combinaison du premier et du second courant binaire pour la formation d'un courant binaire supplémentaire, la création, à partir du courant binaire supplémentaire et d'une horloge locale, d'un courant de signaux de référence, la resynchronisation des premier et second courants de données binaires sur le courant de signaux de référence, et la recombinaison des courants resynchronisés de données binaires de manière qu'un courant resynchronisé de données binaires soit créé, caractérisé en ce que le courant de signaux de référence est créé par resynchronisation du courant binaire supplémentaire sur
l'horloge locale, par retard du courant binaire supplémen-
taire resynchronisé d'une impulsion d'horloge, et par combinaison du courant binaire retardé au courant binaire supplémentaire pour la formation d'un signal d'horloge au double de la fréquence de bits dont les flancs montants sont alignés sur le courant binaire supplémentaire et donnent une référence de synchronisation pour la resynchronisation des
premier et second signaux binaires.
Le circuit peut être utilisé pour la resynchronisation
de données ternaires dans un répéteur numérique.
D'autres caractéristiques et avantages de l'invention
ressortiront mieux de la description qui va suivre d'un
exemple de mise en oeuvre, faite en référence aux dessins annexés sur lesquels:
la figure 1 est un schéma d'un circuit multiplexeur-
démultiplexeur numérique;
la figure 2 représente un schéma d'un processeur numé-
rique destiné à être utilisé dans le circuit multiplexeur-
démultiplexeur de la figure 1;
la figure 3 représente un circuit d'extraction d'hor-
loge destiné à être utilisé dans le processeur de la figure 2; et les figures 4 et 5 représentent des formes d'onde de
signaux du circuit de la figure 3.
On se réfère à la figure 1; le circuit multiplexeur-
démultiplexeur comporte un processeur numérique 11 couplé à
un ensemble d'entrées tributaires 110 et de sorties tribu-
taires 111. Par exemple, les éléments tributaires com-
prennent des entrées et sorties câblées et transmettent des données à une fréquence de 2 mégabits par seconde. Le processeur 11 est aussi couplé à deux unités de transmission par ligne optique (OLTU 1 et OLTU 2) qui forment une
interface avec un réseau de transmission optique 12 compre-
nant par exemple un réseau optique passif. Pendant l'utili-
sation, une seule des unités de terminaison de ligne est validée à un moment quelconque, l'autre unité constituant un dispositif de secours en cas de panne du système. Le processeur est représenté plus en détail sur la figure 2 et il comporte un dispositif destiné à régénérer (21) et resynchroniser (22) des données codées ternaires, par exemple HDB3, provenant de l'entrée tributaire ou des unités de terminaison de ligne. Le régénérateur 21 transmet deux courants de signaux binaires DP et DN correspondant respectivement aux impulsions allant vers les valeurs positives et négatives du courant de données ternaires. Ces signaux sont transmis à des bascules respectives 23P et 23N
dont les entrées d'horloge reçoivent l'information de syn-
chronisation du dispositif de resynchronisation ou du
circuit 22 d'extraction d'horloge. Les signaux resynchro-
nisés HDB3 sont transmis en parallèle à une paire de circuits tampons de sortie 24A et 24B. Le processeur accepte
quatre signaux d'entrées tributaires de l'équipement des-
servi et régénère et resynchronise les données si bien qu'il forme deux copies identiques du courant de données d'entrée pour la transmission au réseau. Des alarmes, telles qu'une perte du signal d'entrée, la présence d'un signal AIS ou des erreurs de codage HDB3 sont tirées des courants de données d'entrée. En sens inverse, le processeur accepte huit signaux d'entrée provenant des côtés de réception des unités de terminaison de ligne optique. Les alarmes sont collectées à partir de ces courants de données et, éventuellement, le processeur peut rechercher les alignements de blocs et les erreurs d'alignement. Les sorties tributaires sont commutées
individuellement ou par groupes de quatre.
L'unité d'extraction d'horloge est représentée sur la figure 3, et les formes d'onde des signaux associés sur les figures 4 et 5. L'axe des temps de la figure 5 est comprimé par rapport à celui de la figure 4 afin que la compréhension de cette technique soit plus facile. Les parties allant vers les valeurs positives et vers les valeurs négatives du courant de données HDB3 sont utilisées pour la création des courants respectifs de données DP et DN. Ces courants de données sont combinés par la porte NON-ET 31 (figure 3) avec formation d'un seul courant de données D (figure 4). Ce courant de données D subit une resynchronisation (figure 5) à l'aide de l'horloge externe SLCLK pour la création d'une forme d'onde Ri synchronisée sur l'impulsion d'horloge suivante allant vers les valeurs positives et d'une seconde forme d'onde R2 retardée d'une impulsion d'horloge après la forme d'onde Ri. Il faut noter que, bien que la forme d'onde R2 puisse être créée directement, il est plus commode de créer cette forme d'onde indirectement à partir de la forme d'onde Ri. Les formes d'onde D et R2 sont alors combinées dans la porte OU-EXCLUSIF 32 (figure 3) avec création d'un signal d'horloge XOR au double de la fréquence de bits (figure 5) ayant des flancs montants alignés sur le courant
de données et qui peuvent être utilisés pour la resynchro-
nisation du courant de données d'entrée. Les flancs descen-
dants du signal de sortie XOR sont alignés sur l'horloge permanente afin que l'impulsion d'horloge ait un rapport marque-espace compris entre des limites fixées. Les flancs descendants présentent une instabilité de base de temps car ils ne sont pas liés à la fréquence des données, mais il ne s'agit pas d'un inconvénient car les flancs descendants ne
sont pas utilisés dans l'opération de resynchronisation.
L'horloge à intervalles produite à la sortie de la porte OU exclusif est utilisée pour la remise à zéro continue du compteur 33 (figure 3). Lorsqu'un zéro ou un espace est rencontré dans le signal de sortie, le compteur peut fonctionner jusqu'à ce qu'il atteigne sa valeur de terminaison telle que QA = QB = QC = 1 et, dans ces conditions, une seule impulsion d'horloge est créée à la sortie de la porte ET 34. Cette impulsion d'horloge est utilisée pour la resynchronisation du zéro. Bien que cette horloge ne soit pas liée au courant de données, aucune instabilité de base de temps n'est ajoutée car les zéros ou
espaces ne contiennent aucune information de synchroni-
sation. Il n'est pas nécessaire de décoder les données resynchronisées avant application aux circuits tampons de sortie 23 (figure 2) pour la création de possibilités de transmission lors de l'émission. Il est bien entendu que l'invention n'a été décrite et représentée qu'à titre d'exemple préférentiel et qu'on pourra apporter toute équivalence technique dans ses
éléments constitutifs sans pour autant sortir de son cadre.
Claims (7)
1. Circuit d'extraction d'horloge destiné à un système de transmissions numériques, destiné à extraire des informations de synchronisation d'un courant d'impulsions de données ternaires de manière que le courant de données ternaires soit resynchronisé, le circuit comprenant un dispositif destiné à dériver des premier et second courants de signaux binaires (DP, DN) correspondant respectivement
aux impulsions allant vers les valeurs positives et néga-
tives du courant de données ternaires (HDB3), un dispositif destiné à combiner le premier et le second courant binaire pour la formation d'un courant binaire supplémentaire (D), un dispositif (32) comprenant une horloge locale pour la création, à partir du courant binaire supplémentaire, d'un courant de signaux de référence (XOR), un dispositif de resynchronisation du premier et du second courant de données
binaires sur le courant du signal de référence, et un dispo-
sitif de recombinaison des courants de données binaires resynchronisés de manière qu'un courant de données ternaires resynchronisé soit créé, caractérisé en ce que le courant des signaux de référence est créé par resynchronisation du courant binaire supplémentaire sur l'horloge locale, par retard d'une impulsion d'horloge du courant binaire supplémentaire resynchronisé, et par combinaison du courant binaire retardé au courant binaire supplémentaire pour la formation d'un signal d'horloge au double de la fréquence de bits dont les flancs montants sont alignés sur le courant
binaire supplémentaire et forment une référence de synchro-
nisation pour la resynchronisation des premiers et seconds
signaux binaires.
2. Circuit d'extraction d'horloge selon la reven-
dication 1, caractérisé en ce que les signaux resynchronisés sont créés sont forme de deux signaux identiques en parallèle.
3. Circuit d'extraction d'horloge selon la reven-
dication 1 ou 2, caractérisé en ce que les signaux ternaires
sont des signaux codés (HDB3).
4. Procédé de resynchronisation d'un signal de données ternaires dans un système de transmissions numériques, le
procédé comprenant la dérivation de premier et second cou-
rants de signaux binaires (DP, DN) correspondant respecti-
vement aux impulsions allant vers les valeurs positives et négatives d'un courant de données ternaires (HDB3), la combinaison du premier et du second courant binaire pour la
formation d'un courant binaire supplémentaire (D), la créa-
tion, à partir du courant binaire supplémentaire et d'une horloge locale, d'un courant de signaux de référence (XOR), la resynchronisation des premier et second courants de données binaires sur le courant de signaux de référence, et la recombinaison des courants resynchronisés de données binaires de manière qu'un courant resynchronisé de données binaires soit créé, caractérisé en ce que le courant de signaux de référence (XOR) est créé par resynchronisation du courant binaire supplémentaire sur l'horloge locale, par retard du courant binaire supplémentaire resynchronisé d'une impulsion d'horloge, et par combinaison du courant binaire retardé au courant binaire supplémentaire pour la formation d'un signal d'horloge au double de la fréquence de bits dont les flancs montants sont alignés sur le courant binaire supplémentaire et donnent une référence de synchronisation pour la resynchronisation des premier et second signaux
binaires.
5. Procédé selon la revendication 4, caractérisé en ce que les signaux resynchronisés sont créés sous forme de deux
signaux identiques en parallèle.
6. Procédé selon l'une des revendications 4 et 5,
caractérisé en ce que les signaux ternaires sont des signaux
codés (HDB3).
7. Répéteur de transmissions de données, caractérisé en ce qu'il comprend un circuit d'extraction d'horloge selon
l'une quelconque des revendications 1 à 3.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9422233A GB2294850B (en) | 1994-11-03 | 1994-11-03 | Clock extraction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2726714A1 true FR2726714A1 (fr) | 1996-05-10 |
| FR2726714B1 FR2726714B1 (fr) | 2000-08-11 |
Family
ID=10763870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9512998A Expired - Fee Related FR2726714B1 (fr) | 1994-11-03 | 1995-11-03 | Circuit d'extraction d'horloge pour systeme de transmissions numeriques et repeteur le comportant |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5781587A (fr) |
| DE (1) | DE19541065A1 (fr) |
| FR (1) | FR2726714B1 (fr) |
| GB (1) | GB2294850B (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1297935B1 (it) * | 1997-12-23 | 1999-12-20 | Alsthom Cge Alcatel | Procedimento e dispositivo per la rivelazione della condizione di perdita di segnale all'ingresso di un'interfaccia di linea di |
| JP2001053732A (ja) * | 1999-08-13 | 2001-02-23 | Oki Comtec Ltd | 非線形抽出回路及びクロック抽出回路 |
| DE10005152A1 (de) * | 2000-02-07 | 2001-08-09 | Deutsche Telekom Mobil | Verfahren zur Regeneration eines Taktsignals aus einem HDB3-codierten Eingangssignal und Taktregenerator zur Durchführung des Verfahrens |
| JP6163895B2 (ja) * | 2013-06-10 | 2017-07-19 | 株式会社明電舎 | 受信クロック抽出回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4284843A (en) * | 1979-05-10 | 1981-08-18 | General Electric Company | Repeating station for use in digital data communications link |
| US4696016A (en) * | 1986-10-02 | 1987-09-22 | Rockwell International Corporation | Digital clock recovery circuit for return to zero data |
| FR2646742A1 (fr) * | 1989-05-03 | 1990-11-09 | Telecommunications Sa | Dispositif pour synchroniser un signal pseudo-binaire avec un signal d'horloge regeneree a sauts de phase |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4456890A (en) * | 1982-04-05 | 1984-06-26 | Computer Peripherals Inc. | Data tracking clock recovery system using digitally controlled oscillator |
| US5056118A (en) * | 1989-05-16 | 1991-10-08 | Rockwell International Corporation | Method and apparatus for clock and data recovery with high jitter tolerance |
| GB9108654D0 (en) * | 1991-04-23 | 1991-06-12 | Motorola Israel Ltd | A data demodulator |
| GB2259632B (en) * | 1991-09-13 | 1995-03-22 | Al Sammak Abdul Imam Jassim | An encoder/decoder for manchester code |
| GB2263609B (en) * | 1991-09-30 | 1995-03-29 | Plessey Telecomm | Clock extract circuit |
| GB2260883B (en) * | 1991-10-24 | 1995-06-21 | Northern Telecom Ltd | Telecommunications system |
| US5259005A (en) * | 1992-03-26 | 1993-11-02 | Motorola, Inc. | Apparatus for and method of synchronizing a clock signal |
| US5455540A (en) * | 1994-10-26 | 1995-10-03 | Cypress Semiconductor Corp. | Modified bang-bang phase detector with ternary output |
-
1994
- 1994-11-03 GB GB9422233A patent/GB2294850B/en not_active Expired - Fee Related
-
1995
- 1995-11-03 US US08/553,106 patent/US5781587A/en not_active Expired - Lifetime
- 1995-11-03 DE DE19541065A patent/DE19541065A1/de not_active Withdrawn
- 1995-11-03 FR FR9512998A patent/FR2726714B1/fr not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4284843A (en) * | 1979-05-10 | 1981-08-18 | General Electric Company | Repeating station for use in digital data communications link |
| US4696016A (en) * | 1986-10-02 | 1987-09-22 | Rockwell International Corporation | Digital clock recovery circuit for return to zero data |
| FR2646742A1 (fr) * | 1989-05-03 | 1990-11-09 | Telecommunications Sa | Dispositif pour synchroniser un signal pseudo-binaire avec un signal d'horloge regeneree a sauts de phase |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2294850B (en) | 1999-01-13 |
| DE19541065A1 (de) | 1996-05-09 |
| FR2726714B1 (fr) | 2000-08-11 |
| GB2294850A (en) | 1996-05-08 |
| GB9422233D0 (en) | 1994-12-21 |
| US5781587A (en) | 1998-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6449315B2 (en) | Serial line synchronization method and apparatus | |
| EP2022273B1 (fr) | Transmission d'un signal de synchronisation dans un reseau a commutation par paquets | |
| GB2181325A (en) | Synchronising audio and video signals of a television transmission | |
| FR2828778A1 (fr) | Dispositif de syncronisation de trames et procede de syncronisation de trames | |
| EP0119004A2 (fr) | Système de communication à boucle | |
| FR2531588A1 (fr) | Systeme multiplex numerique du quatrieme ordre pour la transmission d'un certain nombre de signaux numeriques a un debit binaire nominal de 44.736 kbits/sec. | |
| WO2011134498A1 (fr) | Transmission de données impliquant un multiplexage et démultiplexage de signaux d'horloge incorporés | |
| FR2608874A1 (fr) | Procede de reglage du retard entre stations dans un systeme de transmission d'informations comprenant un grand nombre de stations relais en cascade et utilisant dans un sens de transmission le principe dit d'a.m.r.t. et systeme pour lequel est mis en oeuvre un tel procede | |
| FR2476880A1 (fr) | Procede et dispositif pour multiplexer un signal de donnees et plusieurs signaux secondaires, procede et dispositif de demultiplexage associes, et emetteur-recepteur d'interface en faisant application | |
| EP0053958A1 (fr) | Procédé de transcodage parallèle série d'un train numérique parallèle | |
| FR2726714A1 (fr) | Circuit d'extraction d'horloge pour systeme de transmissions numeriques et repeteur le comportant | |
| EP0396461B1 (fr) | Dispositif pour synchroniser un signal pseudo-binaire avec un signal d'horloge régénérée à sauts de phase | |
| EP0242915B1 (fr) | Dispositif pour la récupération de rythme convenant notamment pour un système de transmission d'informations utilisant dans un sens de transmission le principe dit d'A.M.R.T. | |
| FR2556534A1 (fr) | Dispositif d'alignement de trames utilisable dans des systemes de telecommunications | |
| EP0056748B1 (fr) | Procédé de synchronisation à la réception de signaux numériques transmis par paquets | |
| FR2855687A1 (fr) | Dispositif pour recuperer un signal de synchronisation | |
| EP0229738B1 (fr) | Procédé et dispositif de régénération de l'intégrité du débit binaire dans un réseau plésiochrone | |
| EP0165122A1 (fr) | Circuit de synchronisation dans un multiplexeur de signaux numériques plésiochrones | |
| FR2858730A1 (fr) | Procede pour ameliorer la resolution de mesures de temps et l'alignement dans des reseaux de transmission par paquets au moyen d'une modulation temporelle | |
| EP1164739A1 (fr) | Procédé de transmission de données avec code correcteur autosynchronisé, codeur et décodeur autosynchronisés, émetteur et recépteur correspondants | |
| JP2837293B2 (ja) | スペクトラム拡散通信用送受信機 | |
| JP2584808B2 (ja) | 時分割多重方式による光空間伝送装置 | |
| EP1021007A2 (fr) | Trame de transmission de données à ambiquité réduite, émetteur et récepteur adaptés à une telle trame | |
| JP2893721B2 (ja) | 多重化伝送方式 | |
| FR2487145A1 (fr) | Systeme de synchronisation des terminaux d'abonnes d'un reseau de telecommunication numerique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| ST | Notification of lapse |